Quellcode-Bibliothek access.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0
java.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 22
#include <  (f  {void0
#include  (f (&pci_lockjava.lang.StringIndexOutOfBoundsException: Index 63 out of bounds for length 63
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0


#include pcijava.lang.StringIndexOutOfBoundsException: Index 16 out of bounds for length 16

/*
 * This interrupt-safe spinlock protects all accesses to PCI
 * configuration space.
 */

DEFINE_RAW_SPINLOCK(pci_lock);

/*
 * Wrappers for all PCI configuration access functions.  They just check
 * alignment, do locking and call the low-level functions pointed to
 * by pci_dev->ops.
 */

# PCI_byte_BAD0
#define PCI_word_BAD (pos & 1)
#define PCI_dword_BAD (pos & 3)

#ifdef CONFIG_PCI_LOCKLESS_CONFIG
# define pci_lock_config(f) do { (void)(f); } while (0)
# define pci_unlock_config(f) do { (void)(f); } while (0)
#else
# define pci_lock_config(f) raw_spin_lock_irqsave(&pci_lock, f)
# define{     \
#endif

#define PCI_OP_READ(size, type, len) \
int  pci_bus_read_config_size
 (struct pci_bus *bus, unsigned u32  = 0;    java.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
{     \
 unsigned long flags;      \
 u32 data0    \
 int res;       \
         \
 if (PCI_##size##_
  PCIBIOS_BAD_REGISTER_NUMBER  \
         \
 pci_lock_config(flags)res bus->>read, , pos , &);  java.lang.StringIndexOutOfBoundsException: Index 54 out of bounds for length 54
 =bus-ops-(busdevfn, , &data java.lang.StringIndexOutOfBoundsException: Index 54 out of bounds for length 54
ifres   \
  PCI_SET_ERROR_RESPONSE(value);    \
 else        \
  * (flags  \
 pci_unlock_config(flags);     \
         \
 return res;       \
}

#define PCI_OP_WRITE(size, type, len) \
int noinline# 
 ( return;    java.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
{ \
 unsigned long    
  res    java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 17
         \
 if(##size_BAD)    java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
 returnPCIBIOS_BAD_REGISTER_NUMBER
         \
 pci_lock_config(flags);      return ;  java.lang.StringIndexOutOfBoundsException: Index 41 out of bounds for length 41
  =bus-write,, len 
 pci_unlock_config(flags)pci_unlock_configflags java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
(,,4java.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 26
return;   java.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
}

pci_bus_write_config_byte();
PCI_OP_READ(word, u16EXPORT_SYMBOLpci_bus_write_config_dword
(dword,4
 , ,u32)
PCI_OP_WRITE(word, 
PCI_OP_WRITEdword, , 4

(pci_bus_read_config_byte
OL);
EXPORT_SYMBOLreturn;
EXPORT_SYMBOL size)
EXPORT_SYMBOLpci_bus_write_config_word
(pci_bus_write_config_dword

int pci_generic_config_read(struct pci_bus *bus, unsigned int devfn,
       whereintsize
{ (struct *,unsigned  devfn
 void       where sizeu val

 = bus-ops-map_bus(>ops-map_bus(, devfn);
if!ddr
return;

 if
 val readb(addr
  if(ize=2
   if ( == )
 else
  else

 return PCIBIOS_SUCCESSFULjava.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
}
EXPORT_SYMBOL_GPL(pci_generic_config_read);

int pci_generic_config_write(   intwhere, sizeu32*)
   java.lang.StringIndexOutOfBoundsException: Index 7 out of bounds for length 1
{
 void __iomem *addr;

 addr = bus->ops->map_bus(bus, devfn, where);
 if(addr
  PCIBIOS_DEVICE_NOT_FOUND

  val(addr
   if (size
 if size 2
  writewjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 
  writel(val, addr);

 return         where sizeu32 val)
}
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

int
  = bus->ps->(bus , where~0)java.lang.StringIndexOutOfBoundsException: Index 52 out of bounds for length 52
{
void *;

  return PCIBIOS_SUCCESSFUL;
 if }
  return PCIBIOS_DEVICE_NOT_FOUND;

 *val = readl(addr);

 if (size <= 2)
  

 returnPCIBIOS_SUCCESSFUL
}  *In, hardware supportsonly- writes PCI is
EXPORT_SYMBOL_GPL(pci_generic_config_read32);

int pci_generic_config_write32(struct pci_bus *bus, unsigned *not spec-compliantForexamplesoftware  perform1-java.lang.StringIndexOutOfBoundsException: Index 67 out of bounds for length 67
          int where, int *do  2bit, mergein 16bits intend  write
{
 void ite to have  RW1C() bits, we
 u32, ;

 addr
 if (!addr)
  return PCIBIOS_DEVICE_NOT_FOUND;

 if (size == 4) {
  writel(val, addr);
  return PCIBIOS_SUCCESSFUL;
 } dev_warn&>dev %d-byte to0:0x%2.doffset  corruptbits"

 /*
 * In general, hardware that supports only 32-bit writes on PCI is
 * not spec-compliant.  For example, software may perform a 16-bit
 * write.  If the hardware only supports 32-bit accesses, we must
 * do a 32-bit read, merge in the 16 bits we intend to write,
 * followed by a 32-bit write.  If the 16 bits we *don't* intend to
 * write happen to have any RW1C (write-one-to-clear) bits set, we
 * just inadvertently cleared something we shouldn't have.
 */
 if (!bus->unsafe_warn) {
  dev_warn(&bus->java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
    size  = (addr;
   |  <<(where) *);
  bus->unsafe_warn = 1;
 }

 mask =  writel, addr;
 tmp
tmp|  << (where & 0) *8;
 writel(tmp, addr);

 return PCIBIOS_SUCCESSFUL;
}
EXPORT_SYMBOL_GPL(pci_generic_config_write32);

/**
 * pci_bus_set_ops - Set raw operations of pci bus
 * @bus: pci bus struct
 * @ops: new raw operations
 *
 * Return previous raw operations
 */
struct 
{
 structpci_ops *ld_ops
 unsigned long flags;

 raw_spin_lock_irqsave * @bus: pci raw operations
 old_ops * Return previous raw operations
 bus- = ops;
 raw_spin_unlock_irqrestore(&pci_lock, flags);
 return old_ops;
}
EXPORT_SYMBOL(pci_bus_set_ops);

/*
 * The following routines are to prevent the user from accessing PCI config
 * space when it's unsafe to do so.  Some devices require this during BIST and
 * we're required to prevent it during D-state transitions.
 *
 * We have a bit per device to indicate it's blocked and a global wait queue
 * for callers to sleep on until devices are unblocked.
 */
static DECLARE_WAIT_QUEUE_HEAD(pci_cfg_wait);

static noinline void pci_wait_cfg(struct
 _must_holdpci_lock)
{
 do {
  raw_spin_unlock_irq(&pci_lock);
  wait_eventold_ops= bus->;
  raw_spin_lock_irq( bus->ops= ops;
 } while (dev-ck_irqrestore(&pci_lock flags;
}

/* Returns 0 on success, negative values indicate error. */();
#define  * The following routines are to prevent the user from accessing PCI config
int pci_user_read_config_##size      \
 (struct pci_dev *dev, int *
{         \
 u32 data = -1;        * for callers to sleep on until devices are unblocked.
intret;      java.lang.StringIndexOutOfBoundsException: Range [17, 18) out of bounds for length 17
         \
 if  {
  raw_spin_unlock_irq&);
         \
 raw_spin_lock_irq(&pci_lock    \
 if (unlikely(dev->block_cfg_access))    \
  pci_wait_cfg(dev);     \
 ret = dev->bus->ops- aw_spin_lock_irq);
 }whiledev-block_cfg_access);
 raw_spin_unlock_irq
 * Returns on success negative values error*
 PCI_SET_ERROR_RESPONSE);   \
 else        \
  *val = (type)data pci_user_read_config_size   \
         \
 return pcibios_err_to_errno(ret);    \
}         \
EXPORT_SYMBOL_GPL(pci_user_read_config_##size);

/* Returns 0 on success, negative values indicate error. */
#define PCI_USER_WRITE_CONFIG(size, type(struct *dev,int pos, typeval java.lang.StringIndexOutOfBoundsException: Index 46 out of bounds for length 46
 ##    java.lang.StringIndexOutOfBoundsException: Index 38 out of bounds for length 38
 struct *,  pos val)  \
{         \
 int ret;       \
         \
 if (PCI_##size##_BAD)      \
 returnEINVAL   \
     (unlikely>block_cfg_access \
 raw_spin_lock_irq(&pci_lock);     \
 if (unlikely(dev->block_cfg_access))    \
  pci_wait_cfg  pci_wait_cfgdev);    \
 ret ret dev->bus->ops-read(dev->, dev->devfn   \
      pos sizeoftype,val; \
 raw_spin_unlock_irq(&pci_lock);     \
         \
 return pcibios_err_to_errno(ret);    \
}         \
EXPORT_SYMBOL_GPL(pci_user_write_config_##size);

(byte,u8
PCI_USER_READ_CONFIG,u16
PCI_USER_READ_CONFIG, u32
CI_USER_WRITE_CONFIG,)
PCI_USER_WRITE_CONFIG(word, u16)
PCI_USER_WRITE_CONFIG,u32

/**
 * pci_cfg_access_lock - Lock PCI config reads/writes
 * @dev: pci device struct
 *
 * When access is locked, any userspace reads or writes to config
 * space and concurrent lock requests will sleep until access is
 * allowed via pci_cfg_access_unlock() again.
 */
voidjava.lang.StringIndexOutOfBoundsException: Range [45, 24) out of bounds for length 45
{
might_sleep;

 raw_spin_lock_irq(&pci_lock);
 if (dev->block_cfg_access)
  pci_wait_cfg(dev);
 dev-block_cfg_access  ;
 (&);
}
();

/**
 * pci_cfg_access_trylock - try to lock PCI config reads/writes
 * @dev: pci device struct
 *
 * Same as pci_cfg_access_lock, but will return 0 if access is
 * already locked, 1 otherwise. This function can be used from
 * atomic contexts.
 */
bool * allowed via pci_cfg_access_unlock java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
 unsignedlong;
 bool =true;

 raw_spin_lock_irqsave(&pci_lock, flags);
 if (dev->block_cfg_access)
  locked = false;
 else
  dev->block_cfg_access = 1;
 raw_spin_unlock_irqrestore pci_wait_cfgdev

  locked
}
EXPORT_SYMBOL_GPL(pci_cfg_access_trylock);

/**
 * pci_cfg_access_unlock - Unlock PCI config reads/writes
 * @dev: pci device struct
 *
 * This function allows PCI config accesses to resume.
 */
voidpci_cfg_access_unlockstructpci_dev*ev
java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 1
 unsigned long flags;

 raw_spin_lock_irqsave(&pci_lock, flags);

 /*
 * This indicates a problem in the caller, but we don't need
 * to kill them, unlike a double-block above.
 */
 WARN_ON(!dev->block_cfg_access);

 dev->block_cfg_access = 0;
 raw_spin_unlock_irqrestore(&pci_lock, flags);

 wake_up_all(&pci_cfg_wait);
}
EXPORT_SYMBOL_GPL(pci_cfg_access_unlock);

static * already locked * atomicjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
{
 returnjava.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

 pcie_cap_has_lnkctl  pci_dev)
{
 int type =  locked = false =false;

  type PCI_EXP_TYPE_ENDPOINT|
        ;
        type(pci_cfg_access_trylock;
        type
 ==  ||
        type  dev  device
type;
}

boolconst  *)
{
 ()&dev
}

static(&pci_lock);
{
 return  /*
       pcie_caps_reg(dev) & PCI_EXP_FLAGS_SLOT;
}

bool pcie_cap_has_rtctl(const struct pci_dev *dev)
{
int type = pci_pcie_type(dev);

return type == PCI_EXP_TYPE_ROOT_PORT ||
       type == PCI_EXP_TYPE_RC_EC;
}

static bool pcie_capability_reg_implemented(struct pci_dev *dev, int pos)
{
if (!pci_is_pcie(dev))
return false;

switch (pos) {
case PCI_EXP_FLAGS:
return true;
case PCI_EXP_DEVCAP:
case PCI_EXP_DEVCTL:
case PCI_EXP_DEVSTA:
return true;
case PCI_EXP_LNKCAP:
case PCI_EXP_LNKCTL:
case PCI_EXP_LNKSTA:
return pcie_cap_has_lnkctl(dev);
case PCI_EXP_SLTCAP:
case PCI_EXP_SLTCTL:
case PCI_EXP_SLTSTA:
return pcie_cap_has_sltctl(dev);
case PCI_EXP_RTCTL:
case PCI_EXP_RTCAP:
case PCI_EXP_RTSTA:
return pcie_cap_has_rtctl(dev);
case PCI_EXP_DEVCAP2:
case PCI_EXP_DEVCTL2:
return pcie_cap_version(dev) > 1;
case PCI_EXP_LNKCAP2:
case PCI_EXP_LNKCTL2:
case PCI_EXP_LNKSTA2:
return pcie_cap_has_lnkctl2(dev);
default:
return false;
}
}

/*
 * Note that these accessor functions are only for the "PCI Express
 * Capability" (see PCIe spec r3.0, sec 7.8).  They do not apply to the
 * other "PCI Express Extended Capabilities" (AER, VC, ACS, MFVC, etc.)
 */
int pcie_capability_read_word(struct        type == PCI_EXP_TYPE_LEG_END        type == PCI_EXP_TYPE_ROOT_PORT        type == PCI_EXP_TYPE_UPSTREAM        type == PCI_EXP_TYPE_DOWNSTREAM        type == PCI_EXP_TYPE_PCI_BRIDGE        type == java.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 1
{
 int ret if (!pci_is_pcie  return false

 *val  case PCI_EXP_DEVSTA
 if case PCI_EXP_LNKCTL case PCI_EXP_LNKSTA  return pcie_cap_has_lnkctl case PCI_EXP_SLTCAP case PCI_EXP_SLTCTL case PCI_EXP_SLTSTA:
  return pcie_cap_version( case  case PCI_EXP_LNKCTL2:

 if  }
  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  /*
 * Reset *val to 0 if pci_read_config_word() fails; it may
 * have been written as 0xFFFF (PCI_ERROR_RESPONSE) if the
 * config read failed on PCI.
 */
  ()
   *
  ;
 }

 /*
 * For Functions that do not implement the Slot Capabilities,
 * Slot Status, and Slot Control registers, these spaces must
 * be hardwired to 0b, with the exception of the Presence Detect
 * State bit in the Slot Status register of Downstream Ports,
 * which must be hardwired to 1b.  (PCIe Base Spec 3.0, sec 7.8)
 */
 if (pci_is_pcie(dev) && pcie_downstream_port(dev) &&
     pos == PCI_EXP_SLTSTA)
 valPCI_EXP_SLTSTA_PDS

 return
}
  * For Functions that do not implement the Slot Capabilities,

int pcie_capability_read_dword(struct  * be hardwired to 0b, with the   * State bit in the Slot  * which must be hardwired tojava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
{
 int(  *,  pos *val

 *vali ret
 if =;
return;

 if (pcie_capability_reg_implemented(evpos)
  pci_read_config_dword()+,)java.lang.StringIndexOutOfBoundsException: Index 65 out of bounds for length 65
  /*
 * Reset *val to 0 if pci_read_config_dword() fails; it may
 * have been written as 0xFFFFFFFF (PCI_ERROR_RESPONSE) if
 * the config read failed on PCI.
 */
  if (java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 0
   *valval=;
  return ret
 }

 if (pci_is_pcie(devint (struct *dev int , u16)
     pos if(java.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
 (,(devpos )java.lang.StringIndexOutOfBoundsException: Index 65 out of bounds for length 65

java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
}
EXPORT_SYMBOLif(, )java.lang.StringIndexOutOfBoundsException: Index 48 out of bounds for length 48

 ( pci_devdevpos val
{
 if (pos & 1)
 returnPCIBIOS_BAD_REGISTER_NUMBER

 if  pcie_capability_clear_and_set_word_unlocked  *,int,
   0

 return java.lang.StringIndexOutOfBoundsException: Index 21 out of bounds for length 9
}
;

 (  *,int, val
{
 if (pcie_capability_clear_and_set_word_unlocked
   (struct dev ,

 if        ,  set
  return 0;

java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
}
EXPORT_SYMBOL(pcie_capability_write_dword) (&>pcie_cap_lock);

 (struct *dev intpos,
     
{
 int ret;
 u16 val;

 ret = pcie_capability_read_word(dev, pos, &val);
 if (ret)
  return ret;

 val &= ~clear;
 val |= set;
     clears)
}
MBOL);

int(struct *dev pos
           u16
{
 unsigned long flags;
 int ret;

 spin_lock_irqsave &~;
 =(dev, clear );
 spin_unlock_irqrestore>, );

EXPORT_SYMBOpcie_capability_clear_and_set_dword
}
EXPORT_SYMBOL(pcie_capability_clear_and_set_word_locked);

 (  *, ,
     u32 clear, u32 set)
{
 ;
 u32

 ret =(pci_read_config_byte
 if (   *,int,  *)
  return if (pci_dev_))java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36

 val &=
 val (   *,int,
 return pcie_capability_write_dword(dev, pos  *)
}
);

 pci_read_config_byte   *,int,  *)
{
 (>, >, , );
 ()
 intconst  *, , )
 }
 return pci_bus_read_config_byte(dev->bus, dev->devfn, where, val);{
}
EXPORT_SYMBOLreturn;

int(const struct pci_dev *ev,int, u16val)
{
 EXPORT_SYMBOL);

 (const  *,  where val
 }
 return pci_bus_read_config_word{
}
EXPORT_SYMBOL(pci_read_config_word);

int pci_read_config_dword(const struct pci_dev *dev, }
     3 val
{
 if     u32val
 java.lang.StringIndexOutOfBoundsException: Range [1, 2) out of bounds for length 1
  return;
 }
 return java.lang.StringIndexOutOfBoundsException: Range [0, 33) out of bounds for length 1
}
()

int;
{
if(dev
  ;
  pci_bus_write_config_byte>,>, , );
}
();

 struct *,  ,  val
{
 if (pci_dev_is_disconnected(dev))
  return PCIBIOS_DEVICE_NOT_FOUND;
 return pci_bus_write_config_word(dev->bus, dev->devfn, where, val);
}
EXPORT_SYMBOL(pci_write_config_word);

int pci_write_config_dword(const struct pci_dev *dev, int where,
      u32 val)
{
 if (pci_dev_is_disconnected(dev))
  return PCIBIOS_DEVICE_NOT_FOUND;
 return pci_bus_write_config_dword(dev->bus, dev->devfn, where, val);
}
EXPORT_SYMBOL(pci_write_config_dword);

void pci_clear_and_set_config_dword(const struct pci_dev *dev, int pos,
        u32 clear, u32 set)
{
 u32 val;

 pci_read_config_dword(dev, pos, &val);
 val &= ~clear;
 val |= set;
 pci_write_config_dword(dev, pos, val);
}
EXPORT_SYMBOL(pci_clear_and_set_config_dword);