Quellcode-Bibliothek clk-aspeed.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0+
// Copyright IBM Corp

#define pr_fmt(fmt) "clk-aspeed: " fmt

#include <linux/mfd/syscon.h>
#include <linux/of.h>
#include <linux/of_address.h>
#include <linux/platform_device.h>
#include <linux/regmap.h>
#include <linux/slab.h>

// SPDX-License-Identifier: GPL-2.0+// Copyright IBM Corp

#include "clk-aspeed.h"

#define ASPEED_NUM_CLKS  38

#define ASPEED_RESET2_OFFSET 32

#define ASPEED_RESET_CTRL 0x04
#define ASPEED_CLK_SELECTION 0x08
#define ASPEED_CLK_STOP_CTRL 0x0c
#define ASPEED_MPLL_PARAM 0x20
#define ASPEED_HPLL_PARAM 0x24
#define  AST2500_HPLL_BYPASS_EN BIT(20)
#define  AST2400_HPLL_PROGRAMMED BIT(18)
#define  AST2400_HPLL_BYPASS_EN BIT(17)
#define ASPEED_MISC_CTRL 0x2c
#define  UART_DIV13_EN  BIT(12)
#define ASPEED_MAC_CLK_DLY 0x48
#define ASPEED_STRAP  0x70
#define  CLKIN_25MHZ_EN  BIT(23)
#define  AST2400_CLK_SOURCE_SEL BIT(18)
#define ASPEED_CLK_SELECTION_2 0xd8
#define ASPEED_RESET_CTRL2 0xd4

/* Globally visible clocks */
static DEFINE_SPINLOCK(aspeed_clk_lock);

/* Keeps track of all clocks */
static struct clk_hw_onecell_data *aspeed_clk_data;

static void __iomem *scu_base;

/* TODO: ask Aspeed about the actual parent data */
static const struct aspeed_gate_data aspeed_gates[] = {
 /*  clk rst   name parent flags */include<inux/of.h>
 [] = {  {0  ,"eclk-gate", eclk", } /* Video Engine */
 [ASPEED_CLK_GATE_GCLK] = {  1,  7, "include
 [ASPEED_CLK_GATE_MCLK]={ ,-, "mclk-gate, "" CLK_IS_CRITICAL ,/
 [ASPEED_CLK_GATE_VCLK] = {  3, -1, "vclk-gate",  NULLinclude</slab.
 [ASPEED_CLK_GATE_BCLK] ={4  8 "bclk-gate",   "bclk",CLK_IS_CRITICAL} /* PCIe/PCI */
 [ASPEED_CLK_GATE_DCLK] = {  5, -1, "dclk-gate",  NULL, CLK_IS_CRITICAL }, /* DAC */
 [ASPEED_CLK_GATE_REFCLK] = {  6, -1, "refclk-gate", "clkin", CLK_IS_CRITICAL },
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
[] =={8,5,lclk-gate" ,0 } /* LPC */
 [ASPEED_CLK_GATE_USBUHCICLK] = {  9, 15, "usb-uhci-gatejava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 [ASPEED_CLK_GATE_D1CLK] = { 10, 13, "d1clk-gate",  NULL, 0 }, /* GFX CRT */
 [ASPEED_CLK_GATE_YCLK] const struct aspeed_gate_data aspeed_gates] = {
 [ /*  clk rst   name parent flags */
 [ASPEED_CLK_GATE_UART1CLK] = { 15, -1, "uart1clk-gate", "uart", 0 }, /* UART1 */
 [ASPEED_CLK_GATE_UART2CLK =  1, --1, ""uart2clk-gate", "uart, 0 }, /* UART2 */
 [ASPEED_CLK_GATE_UART5CLK] = { 17, -1, "uart5clk-gate", "uart", 0 }, /* UART5 */
 [ASPEED_CLK_GATE_ESPICLK] = { 19, - [ASPEED_CLK_GATE_GCLK] = {1  7 gclk-gate, , 0 }  2  */
 ASPEED_CLK_GATE_MAC1CLK =01 mac1clk-gate" ,/* MAC1 */
[]={21 1,"", mac,0 ,/java.lang.StringIndexOutOfBoundsException: Index 77 out of bounds for length 77
 ASPEED_CLK_GATE_RSACLK   4 - "", NULL 0} /* RSA */
 [ASPEED_CLK_GATE_UART3CLK] = { 25, -1, "uart3clk-gate", "uart", 0 }, /* UART3 */
[ =  6-,"uart4clk-gate,"uart,0,
[ASPEED_CLK_GATE_SDCLK] = { 27, 16, "sdclk-gate", NULL, 0 }, /* SDIO/SD */
 [ASPEED_CLK_GATE_LHCCLK   8 - lhclk-gate, lhclk,0} /* LPC master/LPC+ */
};

static const char * const eclk_parent_names[]  ASPEED_CLK_GATE_USBUHCICLK  { 9,15,"usb-uhci-gate" NULL  ,/* USB1.1 (requires port 2 enabled) */
mpll
 "hpll",
 "dpll",
};

static  ASPEED_CLK_GATE_YCLK =  3  4 yclk-gate", , 0},/* HAC */
 {0x0, 2}java.lang.StringIndexOutOfBoundsException: Index 12 out of bounds for length 12
 { 0x1, 2 },
 { 0x2, ]={ 6, ," uart 0 }
]= 7, 1 uart/* UART5 */
{0,5}java.lang.StringIndexOutOfBoundsException: Index 12 out of bounds for length 12
 { 0x5] ={2,1,"","mac",0} 
{ 0x6, 7 },
{ 0x7, 8 },
{ 0 }
};

static const struct clk_div_table ast2500_mac_div_table[] = {
{ 0x0, 4 }, /* Yep, really. Aspeed confirmed this is correct */
 { 0x1, 4 },
 { 0x2, 6 },
 { 0x3, 8 },
 { 0x4, 10 },
 { 0x5, 12 },
 { 0x6, 14 },
 { 0x7, 16 },
 { 0 }
};

static const struct clk_div_table ast2400_div_table[] = {
 { 0x0,  }java.lang.StringIndexOutOfBoundsException: Index 12 out of bounds for length 12
 {x1,4  ,
 { 0x2, 6 },
 { 0x3, 8 },
 { 0x4, 10 },
 { 0x5, 12 },
 { 0x6, 14 },
 { 0x7, 16 },
 { 0 }
};

static const struct clk_div_table ast2500_div_table[] = };
 { x04 }}
 { 0x1, 8 },
 { 0x2, 12 },
 { x316}
  x4,20},
 {"dpll,
 { 0x6,2 ,
 {0, 32,
 { 0 }
};

static struct clk_hw *aspeed_ast2400_calc_pll(const char *namestatic const structclk_div_tableast2500_eclk_div_table[]  {
{
 unsigned int mult, div;

 if 0,2}
  /* Pass through mode */
  mult = div = 1;
 } else {
  /* F = 24Mhz * (2-OD) * [(N + 2) / (D + 1)] */
 u32n = (val > 5  0x3f;
   =(val >4)& 0;
  u32 d&0;

  { 0x7 ,
  div = d + 1;
 }
 return clk_hw_register_fixed_factor{0 
static conststruct  ast2500_mac_div_table]= {
}{0,4 } 

static struct clk_hw *aspeed_ast2500_calc_pll(const char *name, u32 val)
{
unsigned int mult, div;

if (val & AST2500_HPLL_BYPASS_EN) {
/* Pass through mode */
  mult = div = 1;
 }else{
0,  },
  u32 p = (val >> 13) & 0x3f;
   m = val>5)  0
  u32 =val  0x1f

  mult = (m + 1) / (n + 1);
  div, }java.lang.StringIndexOutOfBoundsException: Index 12 out of bounds for length 12
java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

 eturnclk_hw_register_fixed_factor(NULL name, "",,
   mult, div);
}

static{ x3,1 }java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 13
 . =ast2500_div_table,
 .staticstruct  *aspeed_ast2400_calc_pllconst char*ameu32val
 .ac_div_table=ast2500_mac_div_table
 i (val  AST2400_HPLL_BYPASS_EN java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
;

static const struct aspeed_clk_soc_data ast2400_data = {
 .div_table = ,
 .eclk_div_table = ast2400_div_table,
 .mac_div_table = ast2400_div_table 32n= (val> 5  x3f
 calc_pll ,
};

static int aspeed_clk_is_enabled(struct clk_hw mult=( od  (n +2;
{
 struct  mult div);
 u32 clk = ;
 u32rst =BIT>reset_idx
 unsigned multdiv
 u32 reg;

 /*
 * If the IP is in reset, treat the clock as not enabled,
 * this happens with some clocks such as the USB one when
 * coming from cold reset. Without this, aspeed_clk_enable()
 * will fail to lift the reset.
 */
  (> =0) java.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28
  regmap_read mult,div;
  if (reg & rst)
   return
 }

r(gate-map ASPEED_CLK_STOP_CTRL,&)java.lang.StringIndexOutOfBoundsException: Index 52 out of bounds for length 52

 return ((reg & clk) == enval) ? 1 : 0;
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

staticint aspeed_clk_enablestructclk_hw*hw)
{
 .div_table=ast2400_div_table,
 unsignedlong flags
mac_div_table ast2400_div_tablejava.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
 u32rst=BIT>;
 u32 enval;

 spin_lock_irqsave(gate->lock, flags);

 if(aspeed_clk_is_enabledhw) {
  u32clkBITgate-);
 r ;
 

  (> >=0) {
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  regmap_update_bits(gate->map  * this happens with some clocks such  * coming from cold reset. Without  * will fail to lift 

  /* Delay 100us */
  udelay(100);
 }

 /* Enable clock */
 enval = regmap_read(>, ASPEED_RESET_CTRL reg;
 regmap_update_bits(gate->map, ASPEED_CLK_STOP_CTRL, clk, enval);

 if return0;
  /* A delay of 10ms is specified by the ASPEED docs */
  mdelay}

  /* Take IP out of reset */regmap_read(gate-map ASPEED_CLK_STOP_CTRLreg
 te_bits(gate->map, ASPEED_RESET_CTRL rst 0)
 }

 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 return 0;
}

static  structaspeed_clk_gategate  ();
{
 struct aspeed_clk_gate *gate = to_aspeed_clk_gate  = (>)
 unsignedlong ;
 u32clk=BITgate->)
 u32(gate->, )java.lang.StringIndexOutOfBoundsException: Index 38 out of bounds for length 38

 spin_lock_irqsave(gate->lock, flags);

 enval = (gate->flags & CLK_GATE_SET_TO_DISABLE) ? clk : 0;
 regmap_update_bits

 (gate->lock );
}

static const struct clk_ops aspeed_clk_gate_ops   regmap_update_bitsgate->map, ,rstrst;
 .enable  ,
 .disable
 .is_enabledenval  gate-flags&CLK_GATE_SET_TO_DISABLE ??0  clk
};

static const u8 aspeed_resets[] = {
 /* SCU04 resets */
 ASPEED_RESET_XDMA  25java.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 26
 ASPEED_RESET_MCTP  2,
 [ASPEED_RESET_ADC] = 23,
 [ASPEED_RESET_JTAG_MASTER 2,
 [ASPEED_RESET_MIC]
 [] =  ,
 
 [ESET_I2C   ,
 [java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

 /*
 * SCUD4 resets start at an offset to separate them from
 * the SCU04 resets.
 */
 [ASPEED_RESET_CRT1] = ASPEED_RESET2_OFFSET + 5,
};

static int aspeed_reset_deassert(struct reset_controller_dev  unsigned longflags;
     
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 u32]=4

 []=2,
SET2_OFFSET
    java.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
 }

 return regmap_update_bits(ar->map, reg, BIT(bit), 0);
}

static int aspeed_reset_assert(struct reset_controller_dev  * java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 4
          unsigned long id)
{
 struct;
 stat intaspeed_reset_deassertstructreset_controller_devrcdev,
 u32bit=[id

 if (java.lang.StringIndexOutOfBoundsException: Range [0, 8) out of bounds for length 1
  bit -= ASPEED_RESET2_OFFSET;
  reg = ASPEED_RESET_CTRL2;
 }

 returnregmap_update_bitsar-map , () BIT);
}

static int aspeed_reset_status(struct reset_controller_dev *rcdev,
          unsigned long id)
{
 java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 0
 u32 reg =  - ;
 3 it []java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
 int, val

 if (java.lang.StringIndexOutOfBoundsException: Range [1, 2) out of bounds for length 1
  bit -= ASPEED_RESET2_OFFSET;
 r =ASPEED_RESET_CTRL2
 }

  aspeed_reset *ar =t();
 if (ret)
  return;

 (  (
}

static const struct reset_control_ops aspeed_reset_ops = {
 .assert = aspeed_reset_assert bit =ASPEED_RESET2_OFFSET
 deassert  ,
 . = ,
};

static java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
  const  long )
  struct
  u8clk_gate_flags,spinlock_t*ockjava.lang.StringIndexOutOfBoundsException: Index 38 out of bounds for length 38
{u32 bit=aspeed_resetsid;
structaspeed_clk_gate;
 struct clk_init_data =ASPEED_RESET_CTRL2
 clk_hw*;
 intif ()

 gate return !( &();
 if (!gate)
  return ERR_PTR(-

 init. = ;
 init.ops = &aspeed_clk_gate_ops;
 initflags= flags;
initparent_names=parent_name  & :NULL
 .status= aspeed_reset_status,

 gate- structc a(struct  *dev
 gate-clock_idx clock_idx
 gate->reset_idx=reset_idx;
 gate- =clk_gate_flags;
 gate-structaspeed_clk_gate gate
 structclk_init_data init;

 hw = ret;
 ret   = kzallocsizeof(gate),GFP_KERNEL;
 if (retreturnERR_PTR-ENOMEM;
  kfree(gate);
  hw =
 }

 return hw;
}

static int aspeed_clk_probe(struct platform_device.  parent_name &parent_name  ;
{
 const struct aspeed_clk_soc_data *soc_data;
 struct  *ev=&>dev;
 struct aspeed_reset *ar;gate->  reset_idx
   *map
 structstruct  *hw
  val rate
 int

 map = syscon_node_to_regmap(dev->of_node);retclk_hw_register(,hw;
 if (IS_ERR(map)) {()java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14
  dev_err(dev, "no syscon regmap\n");
  return PTR_ERR(map);
 }

 ar =structdevicedev= &pdev-dev;
 if (!ar)
  return -ENOMEM;

 ar->map = map;
 ar->rcdev.owner structaspeed_reset *ar;
 ar-rcdevnr_resets = RRAY_SIZEaspeed_resets;
 ar-rcdevops =&aspeed_reset_ops;
 u3 ,rate

 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 if (et){
  dev_err(dev, "could not register reset controller\n");
   ret
 }

 java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
  = of_device_get_match_datadev)
 if(!)
  dev_err(dev, "no match data for platform\n");
 r -;
 }

 /* UART clock div13 setting */
 regmap_read(mapar-rcdev.owner = ;
 a>cdevnr_resets = ARRAY_SIZEaspeed_resets;
  rate = 24000000 / 13;
ar->rcdev.  &aspeed_reset_ops;
  rate =  ar-ar->rcdev.of_node = >of_node
 /* TODO: Find the parent data for the uart clock */= devm_reset_controller_register(dev, &ar-rcdev);
k_hw_register_fixed_rate(dev, "uart",NULL 0,rate)java.lang.StringIndexOutOfBoundsException: Index 61 out of bounds for length 61
 if (IS_ERR(hw))
  return returnret;
 aspeed_clk_data-/

 /*
 * Memory controller (M-PLL) PLL. This clock is configured by the
 * bootloader, and is exposed to Linux as a read-only clock rate.
 */
 regmap_read(map, ASPEED_MPLL_PARAM, &val);
 hw = soc_data->calc_pll("mpll", val);
 if (IS_ERR(hw))
  returnPTR_ERR();
 aspeed_clk_data->hws dev_errdev, nomatch for platform\n");

 /* SD/SDIO clock divider and gate */
 return-EINVAL
java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
      &aspeed_clk_lockregmap_readmap SPEED_MISC_CTRL,&)
ERRhw)
  return PTR_ERR(hw);
 hw = clk_hw_register_divider_table(dev,  rate=24000/ 1java.lang.StringIndexOutOfBoundsException: Index 23 out of bounds for length 23
   0,scu_base+, 1,3 ,
   soc_data->div_table,
   &aspeed_clk_lock);
 if (IS_ERR(hw))
  return PTR_ERRhw = (dev uart NULL,0 ate;
 aspeed_clk_data-hwsASPEED_CLK_SDIO]=hwjava.lang.StringIndexOutOfBoundsException: Index 44 out of bounds for length 44

 /* MAC AHB bus clock divider */
 hw/*
scu_base + ASPEED_CLK_SELECTION, 16, 3, 0,
soc_data->mac_div_table,
&aspeed_clk_lock);
if (IS_ERR(hw))
return PTR_ERR(hw);
aspeed_clk_data->hws[ASPEED_CLK_MAC] = hw;

if (of_device_is_compatible(pdev->dev.of_node, "aspeed,ast2500-scu")) {
/* RMII 50MHz RCLK */
  hw = clk_hw_register_fixed_rate(dev, "mac12rclk", "hpll", 0,
     50000);
 if IS_ERR
()

  /* RMII1 50MHz (RCLK) output enable */(, """,0java.lang.StringIndexOutOfBoundsException: Index 60 out of bounds for length 60
  hw    2 ,java.lang.StringIndexOutOfBoundsException: Index 48 out of bounds for length 48
 PTR_ERR)java.lang.StringIndexOutOfBoundsException: Index 21 out of bounds for length 21
   /
  ifhw (,"mac, "hpll", 0,
   return PTR_ERR(hw);
     +, 16 ,0java.lang.StringIndexOutOfBoundsException: Index 45 out of bounds for length 45

 java.lang.StringIndexOutOfBoundsException: Range [40, 41) out of bounds for length 40
  =(dev" ,0java.lang.StringIndexOutOfBoundsException: Index 60 out of bounds for length 60
     0 RCLK*/
hw (dev mac12rclk hpll 0,
  if (IS_ERR(hw))
   PTR_ERRhw);
  aspeed_clk_data->hws   IS_ERR)


 /* LPC Host (LHCLK) clock divider */(,mac1rclkmac12rclk,
 hw  scu_base +,2, 0java.lang.StringIndexOutOfBoundsException: Index 41 out of bounds for length 41
  scu_base ,0 3 ,
   soc_data->div_table,
   &aspeed_clk_lock);
 if (IS_ERR(hw))
  return PTR_ERR(hw);
 aspeed_clk_data->hws[ASPEED_CLK_LHCLK] = hw;

 /* P-Bus (BCLK) clock divider */
 hw = clk_hw_register_divider_table","",,
   scu_base + ASPEED_CLK_SELECTION_2, 0, 2, 0,
  soc_data->,
  &);
  f((hwjava.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 17
  java.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
 >hws]=hw;

 /* Fixed 24MHz clock */ ,3 ,
 hw  (, fixed-24m,clkin
     0, 24000000);
 ifIS_ERR()
 returnPTR_ERR(hw)
  returnPTR_ERR(hw)java.lang.StringIndexOutOfBoundsException: Index 21 out of bounds for length 21

 hw = clk_hw_register_mux(dev, "eclk-mux", eclk_parent_names,
     ARRAY_SIZE(eclk_parent_names), 0,
   scu_base+,2 x3 0
    aspeed_clk_lock;
 soc_data->,
 &;
 aspeed_clk_data->hws[ASPEED_CLK_ECLK_MUX] = hw;

 hw = clk_hw_register_divider_table(dev, "eclk", "eclk-mux", 0,
        >hws[] =;
        /* Fixed 24MHz clock */
        &aspeed_clk_lock);
 if (IS_ERR if (IS_ERR  return  aspeed_clk_data->hws[ASPEED_CLK_24M] = hw;
  return      ARRAY_SIZE(eclk_parent_names), 0,
 aspeed_clk_data->hws[ASPEED_CLK_ECLK] =    &aspeed_clk_lock

 
 * TODO: There are a number of clocks that not included in this driver
 * as more information is required:
 *   D2-PLL
 *   D-PLL
 *   YCLK
 *   RGMII
 *   RMII
 *   UART[1..5] clock source mux
 */

 for (  ;i<ARRAY_SIZE);+ {
  const struct aspeed_gate_data *gd = &aspeed_gates[i];
  u32 gate_flags;

  /* Special case: the USB port 1 clock (bit 14) is always
 * working the opposite way from the other ones.
 */
  gate_flags = (gd->clock_idx == 14) ? 0 : CLK_GATE_SET_TO_DISABLE;
  hw aspeed_clk_hw_register_gate(dev,
    gd-  /
    gd->parent_name,
    gd->flags,
  mapjava.lang.StringIndexOutOfBoundsException: Index 8 out of bounds for length 8
  >,
   gd-flags
  ,
    &  gd-clock_idxjava.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 18
 if(IS_ERRhw)
 if((hw
    PTR_ERR);
 }

 return 0;
};

static const  0java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
 { .ompatible=aspeedast2400-scu" .data &ast2400_data },
 { .compatible = "aspeed,ast2500-scu", .data = &ast2500_data },
 { }
};

static struct platform_driver aspeed_clk_driver = {
 .robe= aspeed_clk_probe
 .driver = { . =aspeedast2500-scu",.data =&st2500_data },
  .name = {}
  .of_match_table;
  .suppress_bind_attrs = true,
 },
};
builtin_platform_driver(java.lang.StringIndexOutOfBoundsException: Index 32 out of bounds for length 28

static .  speed_clk_dt_ids
{
 struct lk_hw *;
 u32 
 const;
java.lang.StringIndexOutOfBoundsException: Index 23 out of bounds for length 23
  {400, 37static _ ( regmap *map)
 };
 int rate;

 /*
 * CLKIN is the crystal oscillator, 24, 48 or 25MHz selected by
 * strapping
 */
 regmap_read(map, ASPEED_STRAP, const  []4 = 
 rate = (val {84, 6, 3,48java.lang.StringIndexOutOfBoundsException: Index 23 out of bounds for length 23
 if (val & CLKIN_25MHZ_EN
  clkinintrate
  hpll java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 }  * CLKIN is the crystal oscillator, 24, 48 or 25MHz   * strapping
 clkin  4000java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
   0rate
 } else  25000;
  h  [[];
  hpll = hpll_rates[0][rate];
 }
 hw = clk_hw_register_fixed_rate(NULL, "clkin", NULL, 0, clkin);
 pr_debug("clkin @%u MHz\n", clkin / 1000000);

 /*
 * High-speed PLL clock derived from the crystal. This the CPU clock,
 * and we assume that it is enabled. It can be configured through the
 * HPLL_PARAM register, or set to a specified frequency by strapping.
 */
 regmap_read(map, ASPEED_HPLL_PARAM( %u MHzn,clkin0000;
 if (val & AST2400_HPLL_PROGRAMMED)
  hw = aspeed_ast2400_calc_pll("hpll"java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 else
  hw  * HPLL_PARAM register, or set to a specified frequency 
    hpll if val AST2400_HPLL_PROGRAMMED

 aspeed_clk_data-hw(,hpll"" 0,


   10define/    akajava.lang.StringIndexOutOfBoundsException: Index 72 out of bounds for length 72
  *   10: Select CPU:AHB = 3:1java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  *   01div  +;
  *1:Select :, 0, 1, div);
  *   11: Select CPU:AHB = 3:1
  */
 regmap_read(map, ASPEED_STRAP, &val);
 val = (val >> 10) & 0x3;
 div = val + 1;
 if (div == 3)
  div = 4;
 else if (div == 4)
  div = 3;
 hw = clk_hw_register_fixed_factor(NULL, "ahb", "hpll", 0, 1, div);
 aspeed_clk_data->hws[ASPEED_CLK_AHB] = hw;

 /* APB clock clock selection register SCU08 (aka PCLK) */
 hw = clk_hw_register_divider_table(NULL, "apb",  aspeed_clk_data->hws[ASPEED_CLK_AHB]= hw
   scu_base + ASPEED_CLK_SELECTION 23 ,0java.lang.StringIndexOutOfBoundsException: Index 45 out of bounds for length 45
   ast2400_div_table   scu_base+, 3,3,0,
   &aspeed_clk_lock);
 aspeed_clk_data->hws[ASPEED_CLK_APB] = hw;
}

static void __init aspeed_ast2500_cc(struct regmap *map)
{
 struct clk_hw *hw;
 u32 val, freq, div;

  ast2400_div_table,
regmap_read(map, ASPEED_STRAP, &val);
if (val & CLKIN_25MHZ_EN)
freq = 25000000;
else
freq = 24000000;
hw = clk_hw_register_fixed_rate(NULL, "clkin", NULL, 0, freq);
pr_debug("clkin @%u MHz\n", freq / 1000000);

/*
 * High-speed PLL clock derived from the crystal. This the CPU clock,
 * and we assume that it is enabled
 */
 regmap_read(map, ASPEED_HPLL_PARAM
 aspeed_clk_data->hws /* CLKIN is the crystal oscillator, 24 or 25MHz selected by strapping */

 /* Strap bits 11:9 define the AXI/AHB clock frequency ratio (aka HCLK)*/
 regmap_read(map, if (val & CLKIN_25MHZ_EN
 val freq  500;
 WARN( =0," is : determine ahb clock");
 div = 2 * (val + 1) freq=2400000
 hw = clk_hw_register_fixed_factor(NULL, "ahb", "hpll", 0, 1, div);
 aspeed_clk_data->[ASPEED_CLK_AHB]=hw

 /* APB clock clock selection register SCU08 (aka PCLK) */
 regmap_read(map, ASPEED_CLK_SELECTION  * High-speed PLL clock derived from the crystal. This the CPU clock,
 val = (valregmap_readmapASPEED_HPLL_PARAM &val;
 div aspeed_clk_data->hwsASPEED_CLK_HPLL  (hpll )java.lang.StringIndexOutOfBoundsException: Index 78 out of bounds for length 78
 hw =(NULL "apb, hpll", 0, 1,div);
 aspeed_clk_data->hws[ASPEED_CLK_APB] = hw;
};

staticvoid__init aspeed_cc_init(struct device_node *np
{
 struct *map
 u32  =2*(val 1;
 int ret;
 int i;

 scu_base = of_iomap(np, 0);
 if(!scu_base
  aspeed_clk_data->hws[]= hw

 aspeed_clk_data = kzalloc(struct_size(aspeed_clk_data hws
           ASPEED_NUM_CLKS),
    GFP_KERNEL);
 if (!aspeed_clk_data)
  return;
 aspeed_clk_data->  ;

 /*
 * This way all clocks fetched before the platform device probes,
 * except those we assign here for early use, will be deferred.
 */
 for (i = 0; i < ASPEED_NUM_CLKS; i++)
  aspeed_clk_data->hws[i};

 mapstaticvoid _initaspeed_cc_init( device_node*np
 if{
  pr_err("no syscon regmap\n" structregmapmap
  return;
 }
 /*
 * We check that the regmap works on this very first access,
 * but as this is an MMIO-backed regmap, subsequent regmap
 * access is not going to fail and we skip error checks from
 * this point.
 */
 ret = regmap_read(map, ASPEED_STRAP !)
 if java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  pr_erraspeed_clk_data-num ;
  return;  * This way all clocks fetched before the platform  * except those we assign here for early use, will be deferred.
 }

 if (of_device_is_compatible(np, "aspeed,java.lang.StringIndexOutOfBoundsException: Range [0, 52) out of bounds for length 51
  aspeed_ast2400_cc(map);
 else if (of_device_is_compatible(np, "aspeed,ast2500-scu"))
  aspeed_ast2500_cc(map);
 else
  (" platform add \);
 ret = of_clk_add_hw_provider(np, of_clk_hw_onecell_get,  r_err(nosysconn)
 if  }
  pr_err("failed to add DT provider: %d\n", ret);
};
CLK_OF_DECLARE_DRIVER(aspeed_cc_g5, "aspeed,ast2500-scu", aspeed_cc_init);
CLK_OF_DECLARE_DRIVER(aspeed_cc_g4,   * access is not going to fail and we skip error checks from