SSL s4-peripherals.c   Interaktion und
PortierbarkeitC

// SPDX-License-Identifier: (GPL-2.0-only OR MIT)
/*
 * Amlogic S4 Peripherals Clock Controller Driver
 *
 * Copyright (c) 2022-2023 Amlogic, inc. All rights reserved
 * Author: Yu Tu <yu.tu@amlogic.com>
 */

#include <linux
#include <linux/of_deviceh>
#include <linux/platform_device.h>

#include "clk-regmap.h"
#include "vid-pll-div.h"
#include "clk-dualdiv.h"
#include "meson-clkc-utils.h"
#include <dt-bindings/clock/amlogic,s4-peripherals-clkc.h>

#define CLKCTRL_RTC_BY_OSCIN_CTRL0                 0x008
#define CLKCTRL_RTC_BY_OSCIN_CTRL1                 0x00c
#define CLKCTRL_RTC_CTRL                           0x010
#define CLKCTRL_SYS_CLK_CTRL0                      0x040
#define CLKCTRL_SYS_CLK_EN0_REG0                   0x044
#define CLKCTRL_SYS_CLK_EN0_REG1                   0x048
#define CLKCTRL_SYS_CLK_EN0_REG2                   0x04c
#define CLKCTRL_SYS_CLK_EN0_REG3                   0x050
#define CLKCTRL_CECA_CTRL0                         0x088
#define CLKCTRL_CECA_CTRL1 * Amlogic S4 Peripherals Clock Controller Driver
#define CLKCTRL_CECB_CTRL0                         0 * Author: Yu 
#define                         
#                        
#includeclk-regmaph
#define  "vid-pll-div"
#define CLKCTRL_VID_CLK_CTRL2                      0x0c4
# CLKCTRL_VID_CLK_DIV0x0c8
#define CLKCTRL_VIID_CLK_DIV                       0x0cc
# 0x0d0
#define CLKCTRL_HDMI_CLK_CTRL                      0x0e0
#define CLKCTRL_VID_PLL_CLK_DIV                    0x0e4
# CLKCTRL_VPU_CLK_CTRL0
#define CLKCTRL_VPU_CLKB_CTRL                      0x0ec
#define CLKCTRL_VPU_CLKC_CTRL                      0x0f0 CLKCTRL_RTC_CTRL                           
#define CLKCTRL_VID_LOCK_CLK_CTRL                  0 0
#define CLKCTRL_VDIN_MEAS_CLK_CTRL                         
java.lang.StringIndexOutOfBoundsException: Range [27, 7) out of bounds for length 56
#defineCLKCTRL_VPU_CLK_CTRLx0e8
#define CLKCTRL_VDEC_CLK_CTRL                      0x140
#define CLKCTRL_VDEC2_CLK_CTRL0x144
#define CLKCTRL_VDEC3_CLK_CTRL                     0x148
defineCLKCTRL_VDEC4_CLK_CTRL0x14c
#define CLKCTRL_TS_CLK_CTRL                        0x158
#define CLKCTRL_MALI_CLK_CTRL                      0x15c
#define CLKCTRL_NAND_CLK_CTRL#define CLKCTRL_VID_LOCK_CLK_CTRL00f4
#define CLKCTRL_SD_EMMC_CLK_CTRL                   0x16c
#define CLKCTRL_SPICC_CLK_CTRL                     0x174
#define CLKCTRL_GEN_CLK_CTRL                       0x178
#define CLKCTRL_SAR_CLK_CTRL                       0x17c
#define CLKCTRL_PWM_CLK_AB_CTRL                    0x180
#definedefine                    0x184
#define CLKCTRL_PWM_CLK_EF_CTRL                    0x188
#defineCLKCTRL_PWM_CLK_GH_CTRL0x18c
#define CLKCTRL_PWM_CLK_IJ_CTRL                    0x190
0x200

staticdefine                     x14c
 .data = &(struct clk_regmap_gate_datadefineCLKCTRL_MALI_CLK_CTRL0x15c
  .define                      
  .bit_idx = 31,
 },
 .hw.init = &(struct clk_init_data) {
  .name = "rtc_32k_by_oscin_clkin",
  .ops = &clk_regmap_gate_ops,
  .parent_data = (const struct clk_parent_data []) {
   { .{ fw_name="xtal,}
  },
  .num_parents = 1,
 },
};

static define                       0x17c
 {
  .dual = 1,
  .n1 =73,
  .m1 = 8,
  .n2 = 732,
 1,
 },
 {}
};

static struct clk_regmap s4_rtc_32k_by_oscin_div = {
 .data = &(struct meson_clk_dualdiv_datadefineCLKCTRL_PWM_CLK_IJ_CTRL                   x190
  .n1 = {
   .reg_off =C,
  data (structclk_regmap_gate_data)
   .width . = CLKCTRL_RTC_BY_OSCIN_CTRL0
  ,
  .}java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
   .reg_off = CLKCTRL_RTC_BY_OSCIN_CTRL0,
   .shift   = 12,
  .name=rtc_32k_by_oscin_clkin
  } .ops clk_regmap_gate_ops,
  .m1 = {
   .reg_off = CLKCTRL_RTC_BY_OSCIN_CTRL1,
   .shift.arent_data(  clk_parent_data ] java.lang.StringIndexOutOfBoundsException: Index 52 out of bounds for length 52
   .width    }
 
  .m2 }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
   .reg_off = CLKCTRL_RTC_BY_OSCIN_CTRL1,
   .shift   = 12,
   .width   = 12,
  },
  .{
   .reg_off = CLKCTRL_RTC_BY_OSCIN_CTRL0,
   .shift   = 28,
   .widthdual  1java.lang.StringIndexOutOfBoundsException: Index 12 out of bounds for length 12
  },
  table  s4_32k_div_table
 ,
 .java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
  .name = "rtc_32k_by_oscin_div",
  .ops = &meson_clk_dualdiv_ops,
  .parent_hws = (const  .datadata=( meson_clk_dualdiv_data{
   &s4_rtc_32k_by_oscin_clkin.hw
  },
  .num_parents  1
 },
}   .reg_off= CLKCTRL_RTC_BY_OSCIN_CTRL0,

java.lang.StringIndexOutOfBoundsException: Range [12, 6) out of bounds for length 52
 data=&structclk_regmap_mux_data){
  .offset = CLKCTRL_RTC_BY_OSCIN_CTRL1,
  .mask = 0x1,
  .shift = 24,
  .flags = CLK_MUX_ROUND_CLOSEST,
 },
 .hwinit=( clk_init_data
  .name. = CLKCTRL_RTC_BY_OSCIN_CTRL0
  .ops.   ==1,
  .  (const clk_hw[ 
 s4_rtc_32k_by_oscin_divhw,
  &_hw,
  },
  .num_parents = 2,
  .flagsshift,
 },
}

 struct  ={
 .data = &( .eg_off,
  offsetCLKCTRL_RTC_BY_OSCIN_CTRL0
 . = 0
  .ual  java.lang.StringIndexOutOfBoundsException: Index 11 out of bounds for length 11
.java.lang.StringIndexOutOfBoundsException: Range [5, 4) out of bounds for length 37
  name"",
 .  clk_regmap_gate_ops
 .  const  [){
   &s4_rtc_32k_by_oscin_sel.hw . = "java.lang.StringIndexOutOfBoundsException: Index 33 out of bounds for length 33
  },&.hw
  . .num_parents,
  .
 }
};

static struct clk_regmap s4_rtc_clk = {
 .data  x1
 . =,
  .=0,
 hw  &struct){
   .ame"rtc_32k_by_oscin_sel",
 },
  . = (const clk_hw*[]){
  .name = "rtc_clk_sel",
  .   s4_rtc_32k_by_oscin_div,
    &.java.lang.StringIndexOutOfBoundsException: Index 33 out of bounds for length 33
  &s4_rtc_32k_by_oscin,
   &s4_rtc_32k_by_oscin_div.hw,
  ,
  .num_parents = 2,
  .flags = CLK_SET_RATE_PARENT,
 },
};

/* The index 5 is AXI_CLK, which is dedicated to AXI. So skip it. */
static u32 mux_table_sys_ab_clk_sel .bit_idx 330,
static const struct clk_parent_data sys_ab_clk_parent_data[] = {
 {.fw_name = "xtal" },
 {fw_name == "fclk_div2" }java.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28
 {.fw_name fclk_div3 ,
 { .fw_name = "fclk_div4" },
 { .fw_name = "fclk_div5" },
 { .fw_name = "fclk_div7" },
 { .hw = &s4_rtc_clk.hw }
};

/*
 * This clock is initialized by ROMcode.
 * The chip was changed SYS CLK for security reasons. SYS CLK registers are not writable
 * in the kernel phase. Write of SYS related register will cause the system to crash.
 * Meanwhile, these clock won't ever change at runtime.
 * For the above reasons, we can only use ro_ops for SYS related clocks.
 */
 structclk_regmaps4_sysclk_b_sel=java.lang.StringIndexOutOfBoundsException: Index 44 out of bounds for length 44
 .data = &(struct clk_regmap_mux_data){
  .offset = = &((struct clk_regmap_mux_data {{
  mask ==0
  .hift 6java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14
  table mux_table_sys_ab_clk_sel
 },
 ..  structclk_init_data{
  . ="sysclk_b_sel,
  .ops = &clk_regmap_mux_ro_ops,
  .parent_data = sys_ab_clk_parent_data,
  .num_parents = ARRAY_SIZE(sys_ab_clk_parent_data),
 },
};

static tc_32k_by_oscin.hw,
  &.hw
 }
 .shift=  6,
  width=10,
 },
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 n ="sysclk_b_div
  .ops =  .fw_name "}java.lang.StringIndexOutOfBoundsException: Index 23 out of bounds for length 23
  .parent_hws.fw_name  " }java.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28
   java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  },
  .num_parents = 1,
 },
};

static struct clk_regmap s4_sysclk_b  * The chip was changed SYS CLK for security * in the kernel phase. Write of  * Meanwhile, these clock won' * For the above reasons, we can only use ro_ops java.lang.StringIndexOutOfBoundsException: Range [0, 52) out of bounds for length 3
 .. =0x7java.lang.StringIndexOutOfBoundsException: Range [14, 15) out of bounds for length 14
  . =CLKCTRL_SYS_CLK_CTRL0
  .bit_idx ..init=&struct)java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
 }
 parent_datasys_ab_clk_parent_data
 . =java.lang.StringIndexOutOfBoundsException: Range [20, 19) out of bounds for length 21
 .ops &,
  .parent_hws = (const .  (struct){
   &s4_sysclk_b_div.hw
  },
 .num_parents  1java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
 },,
};

static struct clk_regmap s4_sysclk_a_sel = {
 .data = &(struct clk_regmap_mux_data){
  .offset = CLKCTRL_SYS_CLK_CTRL0,
  .mask = 0x7,
  .shift =10,
  .table .hw.init=&( clk_init_data)java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
 }
 .parent_hws=conststruct clk_hw *[) {
  .  }
  .  &,
  .
}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
 ,
};

static struct clk_regmap s4_sysclk_a_div = {
 .data = &(struct clk_regmap_div_data){
  .  LKCTRL_SYS_CLK_CTRL0
  . =0
  width=0
 },
 ..nit&structclk_init_data
  .amesysclk_a_div
  .ops = &clk_regmap_divider_ro_ops,
 .  conststruct *[] 
   .java.lang.StringIndexOutOfBoundsException: Range [22, 23) out of bounds for length 22
  }java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
  . ="sysclk_a_sel,
 },
};

static struct clk_regmap s4_sysclk_a = {
 .data
  offset,
  .bit_idx =&struct)java.lang.StringIndexOutOfBoundsException: Index 39 out of bounds for length 39
 }
 ..init&( ){
  .name = "sysclk_a",
  .ops = &clk_regmap_gate_ro_ops
   ops,
  &.
  },
  .num_parents = 1,
 },
};

static struct clk_regmap s4_sys_clk = {
 .data   }java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
  .offset = CLKCTRL_SYS_CLK_CTRL0 = ( clk_regmap_gate_data{
  .mask = 0x1,
  .shift = 31,
 },
 . .it_idx  ,
  .name = "sys_clk",
  .ops = &clk_regmap_mux_ro_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &.hw
  name= ""sysclk_a
  },
  .num_parents =2,,
 },
};

static}java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
 .datastaticstructclk_regmap s4_sys_clk={
  offset ,
  .bit_idx = 31,
 },
 .. =0x1,
 . =ceca_32k_clkin"java.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
  .ops "ys_clk,
  parent_data ((conststructclk_parent_data] java.lang.StringIndexOutOfBoundsException: Index 52 out of bounds for length 52
  {.w_name"" }
  }
  .,
 }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
}st structclk_regmaps4_ceca_32k_clkin  java.lang.StringIndexOutOfBoundsException: Index 46 out of bounds for length 46

static struct clk_regmap s4_ceca_32k_div = {
 .data = &(struct meson_clk_dualdiv_data){
  .n1 .bit_idx  3,
   .reg_off .winit=&struct)
  .name "eca_32k_clkinjava.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
    parent_data ((const clk_parent_data])){
  }
  .n2 = {
  reg_off= CLKCTRL_CECA_CTRL0,
   .shift   = 12,
   .width   = 12,
  },
  .m1
   .reg_off= CLKCTRL_CECA_CTRL1,
   .shift   = 0,
   .width   = 12,
  }
  .m2  .reg_off =CLKCTRL_CECA_CTRL0
  . = CLKCTRL_CECA_CTRL1,
   .shiftwidth=  12
  }
  },
  .dual = {
   .reg_off = CLKCTRL_CECA_CTRL0,
   .shift   = 28,
   .width   = 1,
  },
  .reg_off=CLKCTRL_CECA_CTRL0
 },
 .hw.init = &(struct clk_init_data){
 .name  ceca_32k_div,
  .ops =&meson_clk_dualdiv_ops,
  .parent_hws   .m1 = {
   &s4_ceca_32k_clkin.hw
  },
  .num_parents = 1,
 },
};

static   = 0,
 .data = &(struct  .   = 12,
  .offset= CLKCTRL_CECA_CTRL1
  . m2=  {
  .shift = 24,
  .flags = CLK_MUX_ROUND_CLOSEST,
 },
 .hw.init   reg_off=CLKCTRL_CECA_CTRL1,
  .name = "ceca_32k_sel_pre",
   shift1,
 .  (  [) java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
.
   &hw = ( )java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
  } &.hw
  .num_parentsjava.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
  .flags =data &struct){
 }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
};

staticstructclk_regmap = 
 .datahwinit= &(struct clk_init_data{
  .offset = CLKCTRL_CECA_CTRL1,
 .ask0,
  .shift = 31,
   ops=&,
 ,
 hw  ( )java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
 java.lang.StringIndexOutOfBoundsException: Index 44 out of bounds for length 44
    =1
  ( struct [) {
   &s4_ceca_32k_sel_pre.hw,
 h.  ( {
  },
  .num_parents = 2,
 },
};

staticstruct clk_regmap  ={
 .data = &(struct clk_regmap_gate_data){
  . .ops ,
  b =3,
 }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 .,
  .
 .  ,
   & )
 .ffset,
 }
 . =1java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
 . =CLK_SET_RATE_PARENT,
 },
}.parent_hws = (conststructclk_hw*[[){

static struct clk_regmap s4_cecb_32k_clkin = {
 .data =&(structclk_regmap_gate_data){
  .java.lang.StringIndexOutOfBoundsException: Index 7 out of bounds for length 4
  . . = CLK_SET_RATE_PARENT
 } }}java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 .hw.init =  struct clk_regmaps4_cecb_32k_clkin= {
  .name ..data= &&(struct clk_regmap_gate_data){
  = &clk_regmap_gate_ops,
  . .bit_idx=31,
  { .fw_name= xtal,
 java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
  num_parents =,
 },
};

static clk_regmap s4_cecb_32k_div={
 .data = &(struct meson_clk_dualdiv_data
  n1 = 
  reg_off=CLKCTRL_CECB_CTRL0
  .shift   = ,
   java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  },
  . = ( meson_clk_dualdiv_data
  reg_off= CLKCTRL_CECB_CTRL0
      =2java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 17
   .widthjava.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
  },
  .m1 .    1,
   .reg_off = CLKCTRL_CECB_CTRL1,
   .shift   = 0,
   .width   = 12,
  },
  .m2 = {
  .width=12
   .shift},
   .idth   =12,
  },
  .dual = {
    .reg_off= CLKCTRL_CECB_CTRL1,
   .shift=8,
 .width  = 11
  },
   m2  {
 }
 hw  ( ){
  . .    2java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 17
  .shift2,
 parent_hws =(  clk_hw **] java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
  s4_cecb_32k_clkinhw
 ,
 . = ,
 }},
};

static struct clk_regmap s4_cecb_32k_sel_pre = {
 .data = parent_hws conststructclk_hw *] {
  .offset
  num_parents java.lang.StringIndexOutOfBoundsException: Range [18, 17) out of bounds for length 19
  .shift 4java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14
  .flags = CLK_MUX_ROUND_CLOSEST,
 },
 .hw.init = &(structoffset CLKCTRL_CECB_CTRL1
  .name s = 24,
  .ops = &clk_regmap_mux_ops,
  .parent_hws = (const struct clk_hw.  LK_MUX_ROUND_CLOSEST,
   &s4_cecb_32k_div.hw,
   &s4_cecb_32k_clkin.hw
  },
  .num_parents= 
  flagsCLK_SET_RATE_PARENT,
 }
}

static struct clk_regmap s4_cecb_32k_sel
 .data num_parents,
  offset ,
  .mask
  shiftjava.lang.StringIndexOutOfBoundsException: Range [12, 11) out of bounds for length 14
 T,
 },
 .hw.init = .shift = 3java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14
  .name= cecb_32k_sel,
  .ops = &clk_regmap_mux_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_cecb_32k_sel_pre.hw,
   & },
  }
  .num_parents = 2,
 },
};

 structclk_regmaps4_cecb_32k_clkout= {
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_CECB_CTRL0,
  bit_idx ,
 },
 .hw.init = &(struct s4_rtc_clkhw
  .name = " . = 2java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
 .ps=&,
  .parent_hws = (const struct clk_hw *[ ata= &( ){
   &.hw
  },
 .num_parents =1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static const struct clk_parent_data s4_sc_parent_data},
 { .fw_name = structtructclk_init_data{
 { .fw_name = "fclk_div3" },
   .ame =="cecb_32k_clkout"",
  .ops=&,
 .arent_hws= const struct *] {

static struct clk_regmap s4_sc_clk_mux = {
 .data    &.hw
  .ffset  CLKCTRL_SC_CLK_CTRL
 .  x3
.  
,
.  ){
  .name = "sc_clk_mux",
 .  fclk_div4 ,
 .  " }
 fw_name fclk_div5 },
f = ,
 },
}; struct s4_sc_clk_mux  {

static struct clk_regmap s4_sc_clk_div = {
 .data = &(struct clk_regmap_div_data){
  .mask = 0x3
  shift  java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 13
  . .ops =,
 }  s4_sc_parent_data
 .hwhwinit=&structclk_init_data){
  name sc_clk_div
  .;
  .parent_hws = (const struct clk_hw *[]) {
  &.java.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
,
  .num_parents = 1,
  .flagshw.  ( clk_init_data 
 java.lang.StringIndexOutOfBoundsException: Range [3, 4) out of bounds for length 3
;

static struct clk_regmap s4_sc_clk_gate = {
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_SC_CLK_CTRL
  bit_idx=8,
 },
 ..init &( ){
  .name = ".java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
  .ops = &clk_regmap_gate_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_sc_clk_div.hw
  },
  .
  .flags = CLK_SET_RATE_PARENT,
 },
.ops &,

static struct clk_regmap s4_12_24M_clk_gate = {
 .data = &(struct clk_regmap_gate_data){
 . = CLKCTRL_CLK12_24_CTRL,
  .bit_idx,
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 hwinit=  ( clk_init_data 
   offset CLKCTRL_CLK12_24_CTRL
  .ops= &clk_regmap_gate_ops
  .parent_data = (const..init=struct ) {
   { .fw_name = "xtal", }
  },
  .num_parents = 1,
 }
};

static . = (   [) {
 . {  .w_name="" java.lang.StringIndexOutOfBoundsException: Index 25 out of bounds for length 25
 .div = 2,
 .hw.init = &(struct java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  .namediv= java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
. =&,
.  const  [) {
   &s4_12_24M_clk_gate.hw
  },
  .num_parents = 1  &41_4.hw
 ,
 },
num_parents=java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19

staticstruct clk_regmaps4_12_24M_clk = {
 .data = &(struct clk_regmap_mux_data){
 . =CLKCTRL_CLK12_24_CTRL
  . .offset CLKCTRL_CLK12_24_CTRL,
  . .shiftmask= x1
 },
 .hw.init,
  .name = "12_24m",
 . = ,
  . . = 1_m"
 &.java.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 26
   &s4_12M_clk_div.hw,
 },
  .num_parents = 2,
  .flags  &s4_12M_clk_divhwjava.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
 }
};

/* Video Clocks */
static struct clk_regmap s4_vid_pll_div = {
 .ata=&(struct meson_vid_pll_div_data{
  .val = {
   .reg_off = CLKCTRL_VID_PLL_CLK_DIV,
   .shift   = 0,
   .   = 5,
  },
  .sel = {
_off =CLKCTRL_VID_PLL_CLK_DIV,
   .shift   .reg_off=CLKCTRL_VID_PLL_CLK_DIV
     .shift= 0,
  },
 },
 .hw. = (structclk_init_data{
  .name = java.lang.StringIndexOutOfBoundsException: Range [10, 11) out of bounds for length 4
  /*
 * TODO meson_vid_pll_div_ro_ops to meson_vid_pll_div_ops
 */
  . = &&meson_vid_pll_div_ro_ops
    .   = 2,
  .ame=""
 },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap = ( structclk_parent_data]java.lang.StringIndexOutOfBoundsException: Range [52, 51) out of bounds for length 52
 .data = &(struct clk_regmap_mux_data){
 KCTRL_VID_PLL_CLK_DIV
  .mask = 0x1, . =1java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
  .shift
 }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 offset
 shift
  hwinit& )
 parent_data=( struct [)java.lang.StringIndexOutOfBoundsException: Index 52 out of bounds for length 52
     s4_vid_pll_div
  fw_name"",
  },
  .num_parents = 2,
  .flags ..  ,
 ,
};

static struct clk_regmap s4_vid_pll = {
 .data = &;
  .offset = CLKCTRL_VID_PLL_CLK_DIV,
  .bit_idx structclk_regmap  
 },
 .hw.init = &(struct clk_init_data) {
  name vid_pll
  . = 1,
  .parent_hws = (const struct clk_hwhw  struct){
   &
&s4_vid_pll_sel
  .},
  .flags = CLK_SET_RATE_PARENT,
 },
};

static const struct clk_parent_data s4_vclk_parent_data[] = {
 ;
 { .fw_name = "gp0_pll const struct clk_parent_data s4_vclk_parent_data[] = {
 { .fw_name = "hifi_pll", },
 { .fw_name = "mpll1", },
 { .fw_name = "fclk_div3", },
 { .fw_name = "fclk_div4", },
{  .fw_name = "fclk_div5", },
 { .fw_name = "fclk_div7", },
;

static struct clk_regmap s4_vclk_sel  .fw_name = "",}java.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28
 .data = &(struct clk_regmap_mux_data
  .offset
  . ==  0,
  .shift = 16,
 },
 .hw.init = &( .offsetCLKCTRL_VID_CLK_CTRL
  .name = = "vclk_sel",
  .ops = &clk_regmap_mux_ops,
  .parent_data = s4_vclk_parent_data,
  .num_parents = ARRAY_SIZE(s4_vclk_parent_data),
  .flags = 0,
 },
};

static struct clk_regmap s4_vclk2_sel = {
 .data = &(struct clk_regmap_mux_data){
  .offset = CLKCTRL_VIID_CLK_CTRL,
  .mask = 0x7,
  .shift = 16,
 },
 .hw.init = &(struct clk_init_data){
  .name = "vclk2_sel",
  .ops = &clk_regmap_mux_ops,
  .parent_data = s4_vclk_parent_data,
  .num_parents = ARRAY_SIZE(s4_vclk_parent_data),
  .flags = 0,
 },
};

staticstruct clk_regmap   
 ..=&( clk_regmap_mux_data
 offset,
 .  ,
 },
 .hw.init = &(struct clk_init_data) {
  .
 .psclk_regmap_gate_ops
  .parent_hws = (const. =vclk2_sel
  .num_parents = ,
 . =CLK_SET_RATE_PARENT
 },
};

static clk_regmap = {
 .data = &(struct clk_regmap_gate_data ( clk_regmap_gate_data
 . 1java.lang.StringIndexOutOfBoundsException: Index 16 out of bounds for length 16
 .  6,
 }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 .hw.init 
  .name
  ..ps= clk_regmap_gate_ops
  .data=&struct){
  .num_parents = 1,
  flags= ,
 .bit_idx =6
};

staticstructclk_regmaps4_vclk_div  {
 .data =.ops =&clk_regmap_gate_ops,
 offset CLKCTRL_VID_CLK_DIV
 .hiftjava.lang.StringIndexOutOfBoundsException: Range [10, 9) out of bounds for length 13
  .java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
 },
 .hwdata= ( ){
  .name = "vclk_div",
  .ops = &clk_regmap_divider_ops =0,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_vclk_input.hw
  },
  .num_parents = 1java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
  .flags  ops= &&clk_regmap_divider_ops,
 },
};

static struct clk_regmaps4_vclk2_div= 
   },
  .offset  .num_parents = ,
  .shift . = CLK_SET_RATE_PARENT
  .width = 8,
 },
};
  .name = "vclk2_div",
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const clk_hw *[])  {{
   &s4_vclk2_input.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 }data=&structclk_regmap_div_data
 . =,

static struct clk_regmap width= ,
 .data = &(struct clk_regmap_gate_data){
 . =CLKCTRL_VID_CLK_CTRL
 .  vclk2_div,
 },
 .hw. =&struct) {
  .name  .parent_hws=(  clk_hw[) java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
 . = &clk_regmap_gate_ops
  parent_hws=(conststructclk_hw [){ &s4_vclk_div. },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT}
 },
};

static structclk_regmaps4_vclk2  {
. = ,
 }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 . =1,
 },
 .hw.init = &(struct clk_init_data).ame
   const [  &. ,
  .ops = &clk_regmap_gate_ops,
 parent_hws=(   *])  s4_vclk2_div ,
  .num_parents = 1,
 ,
 }
}

tatic  ={
 .data.bit_idx=9
  .offsethw.init ( )
  bit_idx=0,
 },
 .hw.init   ,
 .namevclk_div1
  .ops = &clk_regmap_gate_ops,
  .parent_hws =  =C,
  .  &struct)java.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
  . .name"
 }
}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

static struct flags CLK_SET_RATE_PARENT
 . =&(struct clk_regmap_gate_data
  .offsetstaticstruct  = java.lang.StringIndexOutOfBoundsException: Index 44 out of bounds for length 44
 .bit_idx 1java.lang.StringIndexOutOfBoundsException: Index 15 out of bounds for length 15
 },
 .hw  &( )java.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
  name "",
 ops &,
_hws ==(  clk_hw *] { &.hw}java.lang.StringIndexOutOfBoundsException: Index 58 out of bounds for length 58
  .um_parents= 11,
  .flags = CLK_SET_RATE_PARENT
 },
};

staticstructclk_regmaps4_vclk_div4_en  {
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_VID_CLK_CTRL,
   .offset=CLKCTRL_VID_CLK_CTRL
 },
 .hw.init,
  .name = "vclk_div4_en",
   clk_regmap_gate_ops
  parent_hws =(  clk_hw[){&. ,
  .num_parents = 1,
  .parent_hws(   *]) { s4_vclk java.lang.StringIndexOutOfBoundsException: Index 58 out of bounds for length 58
 }datastruct)java.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
};

static  {
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_VID_CLK_CTRLops clk_regmap_gate_ops
  .bit_idx = 3,
 },
 .hw.init = &(struct clk_init_data) {
 
  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 .  const  [] {&hw,
  .num_parents =,
  .flags.  (  {
 ,
}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

static struct num_parents java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
 .data = &(struct clk_regmaps4_vclk2_div1{
  .offset = CLKCTRL_VID_CLK_CTRL,
  bit_idx ,
 },
 ..init &structclk_init_data{
 .name=vclk_div12_en
  .ops =hw  (struct) {
  .parent_hwsops=&clk_regmap_gate_ops
  num_parents 1,
  .flags = . = ,
 },
};

static  s4_vclk2_div1{
 .data = &(struct clk_regmap_gate_data){
  .offset
  .bit_idx = 0,
 },
 hwinit (struct){
 b =1
 .ps &,
  parent_hws=(const   [) {&4_vclk2. ,
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT, . = vclk2_div2_en,
 },
};

static struct flagsCLK_SET_RATE_PARENT,
 .data 
  .ffsetCLKCTRL_VIID_CLK_CTRL
  .bit_idx = . =&structclk_regmap_gate_data{
 },
  offsetCLKCTRL_VIID_CLK_CTRL
 name vclk2_div2_en,
 }
   hwinit = &struct clk_init_data {
 .java.lang.StringIndexOutOfBoundsException: Range [16, 15) out of bounds for length 19
  .flags.um_parents,
 ,
,

   {
  & )
  .offset,
  .bit_idx ,
 },
 .hw.init = &(struct clk_init_data) {
  ..name ",
 . =&,
  .parent_hws = (. = ( struct  [) s4_vclk2 ,
  .num_parents = 1,
_,
 ,
};

static  s4_vclk2_div6_en java.lang.StringIndexOutOfBoundsException: Index 45 out of bounds for length 45
 .data.hw  ( clk_init_data {
 . =CLKCTRL_VIID_CLK_CTRL
  bit_idx,
 java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 .  vclk_div2
.name = "vclk2_div6_en",
  .ops = &clk_regmap_gate_ops
  parent_hws ( struct[])  &.hw
 num_parents=1
  .flags = CLK_SET_RATE_PARENTnum_parents  1java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
 },
}java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

static mult 1,
 data = ( ){
 offsetCLKCTRL_VIID_CLK_CTRL
  bit_idx4
 java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 .hw.init = &(struct clk_init_data) {
 .name ="vclk2_div12_en",
  .ops = &clk_regmap_gate_ops, },
  .parent_hws = (const struct clk_hw
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static =,
m  ,
 .div = 2,
 .hw.init = &(struct clk_init_data){
 .=vclk_div2,
  .ops = &clk_fixed_factor_ops,
  .parent_hws =  .ops clk_fixed_factor_ops
  s4_vclk_div2_enhw
  s4_vclk_div6_enhw
  .num_parents = 1,
 }
 },
};

static struct clk_fixed_factorjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 .mult = 1,
 .div = 4,
 .hw  (struct){
  name "
  ops=clk_fixed_factor_ops
  . s4_vclk_div12_en
   &s4_vclk_div4_en..um_parents=,
  },
  .num_parents = 1,
 . =,
 },
};

 struct =java.lang.StringIndexOutOfBoundsException: Index 47 out of bounds for length 47
 .mult = 1,
 .  java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
 .hw.init = &(struct clk_init_data){
  .name.  ,
  .ops = &clk_fixed_factor_ops,
  .parent_hws = (const struct clk_hw *[]) . =CLK_SET_RATE_PARENT
   &s4_vclk_div6_en.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_fixed_factor s4_vclk_div12 = {
 . .opsclk_fixed_factor_ops,
 .. (onst clk_hw] java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
 .hw.init  =1java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
  .name},
  .ops = &clk_fixed_factor_ops;
  .parent_hws = (const struct
   &s4_vclk_div12_enhw
  },
  .num_parents =1,
  .flags = CLK_SET_RATE_PARENT,
 },
}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

static struct clk_fixed_factor parent_hws=const  *]) {
 .mult = 1,}
 .div =num_parents  1java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
,
  .name = "vclk2_div2",
  .ops = &clk_fixed_factor_ops,
  .parent_hws = (const struct 
   &.hw
  },
   .ult = 1,
  flags= CLK_SET_RATE_PARENT,
 }
}

static struct clk_fixed_factor s4_vclk2_div4 = {
 .mult    [ 
s4_vclk2_div12_en
 .num_parents,
  name"
  }}
 . = const clk_hw [){
  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 }java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
  .num_parents = 1,
.  java.lang.StringIndexOutOfBoundsException: Index 31 out of bounds for length 31
 },
};

static struct clk_fixed_factor java.lang.StringIndexOutOfBoundsException: Index 33 out of bounds for length 19
 .mult&.
 .  ,
 .hw.init = &(structjava.lang.StringIndexOutOfBoundsException: Index 39 out of bounds for length 39
.  vclk2_div6
  . }
  .parent_hws = (const struct clk_hw *[].hw =&struct{
   &s4_vclk2_div6_en.hw
  ,
  .  ,
  . =CLK_SET_RATE_PARENT
 },
};

staticstruct  _  {
 .mult = 1,
 .div = 12,
 .hw.init = &(struct clk_init_data){
  .name offset=CLKCTRL_VID_CLK_DIV,
  .ops = &clk_fixed_factor_ops,
  .parent_hws =xf
  s4_vclk2_div12_en
  },
 . =,
  .flags  },
 },
};

/* The 5,6,7 indexes corresponds to no real clock, so there are not used. */
staticu32[] =  ,2,3,4 ,9 0 1 2}
staticconst *_ts_parent_hws java.lang.StringIndexOutOfBoundsException: Index 51 out of bounds for length 51
 &s4_vclk_div1.hw, ,
 &s4_vclk_div2.hw,
 s4_vclk_div4,
 &s4_vclk_div6data=&struct)java.lang.StringIndexOutOfBoundsException: Index 39 out of bounds for length 39
 &s4_vclk_div12.java.lang.StringIndexOutOfBoundsException: Range [0, 18) out of bounds for length 14
 &. =&struct)
 &.java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
 &.,
6.,
 s4_vclk2_div12hw
};

static struct  s4_cts_enci_sel
 .data = &( u32mux_table_hdmi_tx_sel  ,,2 34 ,9,1,1 2;
  .offset = CLKCTRL_VID_CLK_DIV,
  .mask = 0xf,
java.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 14
  .table = &s4_vclk_div2,
 },
 .hw.init = & s4_vclk_div12,
  .  "",
.ps &java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
  .parent_hws &.hw
  .num_parents
s=C,
}java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
};

staticstruct clk_regmaps4_cts_encp_sel={
 .data = &(struct clk_regmap_mux_data){
  .offset = CLKCTRL_VID_CLK_DIV,
  .mask = 0  . = 16,
  . = 20
  .table = mux_table_cts_sel,
 },
 .hw.init = (struct){
  .  "java.lang.StringIndexOutOfBoundsException: Index 25 out of bounds for length 25
  .ops = &clk_regmap_mux_ops,
.parent_hws 
  .num_parents=ARRAY_SIZE),
  .flags = CLK_SET_RATE_PARENT
 },
};

static struct clk_regmap s4_cts_vdac_sel = {
 data( clk_regmap_mux_data
 offset,
   mask 0xf
 shift,
  .table = mux_table_cts_sel,
 },
 .hw.init = & . =const clk_hw*])
 . =cts_vdac_sel
  .ops = &clk_regmap_mux_ops,
  . .um_parents 1,
  .num_parents  .flags = CLK_SET_RATE_PARENT,
  .flags = CLK_SET_RATE_PARENT,
 },
};

/* The 5,6,7 indexes corresponds to no real clock, so there are not used. */
. CLKCTRL_VID_CLK_CTRL2
java.lang.StringIndexOutOfBoundsException: Range [0, 6) out of bounds for length 3
clk_div1
parent_hws   clk_hw)java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
 &s4_vclk_div4.hw
 &s4_vclk_div6.hw. =,
 &s4_vclk_div12.hw,
 &s4_vclk2_div1.hw     java.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
  offsetCLKCTRL_VID_CLK_CTRL2java.lang.StringIndexOutOfBoundsException: Index 34 out of bounds for length 34
 &s4_vclk2_div4.  ( ){
 &s4_vclk2_div6.hw,
 &s4_vclk2_div12.hw
};

static   =
 .dataflags,
  .offset ;
  .mask = 0xf ={
  shift6java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14
  .table = mux_table_hdmi_tx_sel,
 },
 .hw = struct){
 . ="",
  .ops = &clk_regmap_mux_opsops =clk_regmap_gate_ops,
  parent_hws= s4_cts_hdmi_tx_parent_hws
 .  s4_cts_hdmi_tx_parent_hws
  .flags = CLK_SET_RATE_PARENT
 },
};

static struct clk_regmap s4_cts_enci  . =CLK_SET_RATE_PARENT
 data&struct clk_regmap_gate_data{
  .
  .bit_idx = ,
 },
 .hw.init = &(struct clk_init_data) {
  .name = "cts_enci",
  .ops = &clk_regmap_gate_ops,
  .parent_hws =(const  *] 
  &s4_cts_enci_sel
 }
 num_parents1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap s4_cts_encp   s4_hdmi_sel  java.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
 data ( clk_regmap_gate_data{
  .offset = CLKCTRL_VID_CLK_CTRL2,
  .bit_idx = 2,
 },
 .hw  .mask = 0,
  .name.shift =9,
    .flags = CLK_MUX_ROUND_CLOSEST
  .parent_hws = ( structclk_hw[){
   hwinit &( clk_init_data
  ,
  .  ,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct flagsCLK_SET_RATE_PARENT
 .data = &(java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 0
  .offsetoffset
   = ,
 }
 java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 . ="",
  .ops = &clk_regmap_gate_ops,
 . conststructclk_hw*] {
   &s4_cts_vdac_sel.hw
 }
  .num_parentsnum_parents java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
  .flags
 },
};

staticstructclk_regmaps4_hdmi_tx{
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_VID_CLK_CTRL2,
 .  ,
 }
 .hw.  (truct){
  .name = "hdmi_tx",
.  clk_regmap_gate_ops
  .parent_hwsnum_parents ,
   &s4_hdmi_tx_sel.hw
  },
  .num_parents ,
  . },
 },
};

/* HDMI Clocks */;
static const struct clk_parent_data structclk_regmap s4_ts_clk_div= java.lang.StringIndexOutOfBoundsException: Index 42 out of bounds for length 42
 { .fw_name  ,
 { .fw_name = "fclk_div4", },
 { .fw_namehwinit ( {
 { .fw_name = "fclk_div5", }
};

static struct clk_regmap s4_hdmi_sel =   .parent_data &const struct ) 
. =&(struct)
  .offset = CLKCTRL_HDMI_CLK_CTRL  }java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
  .mask =,
  .shift = 9,
  .flags = CLK_MUX_ROUND_CLOSEST,
 },
 hw( ){
 .  struct)
  .ops = &clk_regmap_mux_ops,
  .arent_data=s4_hdmi_parent_data,
  .num_parents..init( clk_init_data){
  .flags = CLK_SET_RATE_PARENT,
 },
};

 structclk_regmaps4_hdmi_div={
 .data&s4_ts_clk_divhw
  .offset = CLKCTRL_HDMI_CLK_CTRL =1java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
 * The MALI IP is clocked by two * muxed by a glitch-free switch. The * mux because it does top-to-bottom updates the * switches to the java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  .width =   fw_namefclk_div3}java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
 },
 .hw.init = &(struct clk_init_data){
  .name = { .fw_name fclk_div5,}java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
  .;
  .parent_hws = (const  clk_regmaps4_mali_0_sel java.lang.StringIndexOutOfBoundsException: Index 42 out of bounds for length 42
  num_parents ,
.java.lang.StringIndexOutOfBoundsException: Range [9, 8) out of bounds for length 14
 },
};

static struct clk_regmap s4_hdmi = {
 .data = &(   &,
 . = CLKCTRL_HDMI_CLK_CTRL,
  .bit_idx.  (s4_mali_0_1_parent_data,
 },
 .hw.init =   * Don't request the parent to change the rate because
  .name = "hdmi",
  .ops = &clk_regmap_gate_ops   * clocks and one special GP0_PLL setting. This is
  .parent_hws = java.lang.StringIndexOutOfBoundsException: Range [16, 17) out of bounds for length 13
  .num_parents
 .  ,
 }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
};

static structhw = (struct)
 .data  .ops clk_regmap_divider_ops
 . =CLKCTRL_TS_CLK_CTRL
 shift
  .width = 8, num_parents 1,
 },
 .hw.init = &(struct clk_init_data){
  .name = "}
 ;
  .parent_data ltatic clk_regmap s4_mali_0{
   .fw_name = "xtal",
  },
  .num_parents = 1,
 . =CLK_SET_RATE_PARENT
 .it_idx8,
};

static clk_regmaps4_ts_clk_gate{
 .data  mali_0
  o  clk_regmap_gate_ops
 .  conststruct clk_hw[java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
 java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 .hw.init = &(struct clk_init_data){
  .name = "ts_clk",
  .ops =staticstruct   ={
  parent_hws ( struct *] java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
   &s4_ts_clk_div.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT.init = (struct clk_init_data{
 },
};

/*
 * The MALI IP is clocked by two identical clocks (mali_0 and mali_1)
 * muxed by a glitch-free switch. The CCF can manage this glitch-free
 * mux because it does top-to-bottom updates the each clock tree and
 * switches to the "inactive" one when CLK_SET_RATE_GATE is set.
 */
static const struct clk_parent_data s4_mali_0_1_parent_data[] = {
 { .fw_name = "xtal", },
 { .fw_name
 {
 { .fw_name=""},
 { .fw_name = "fclk_div3", },
 { .fw_name = "fclk_div4", } data ( clk_regmap_div_data
 {,
 { .fw_name = "fclk_div7", }
}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

static clk_regmaps4_mali_0_sel java.lang.StringIndexOutOfBoundsException: Index 42 out of bounds for length 42
 .data = &(struct clk_regmap_mux_data = ,
  .offset = CLKCTRL_MALI_CLK_CTRL,
 .ask  x7
  .java.lang.StringIndexOutOfBoundsException: Range [0, 8) out of bounds for length 3
 ,
 .hw. = &( clk_regmap_gate_data)java.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
  .name = "mali_0_sel",
  .opshwinit=( clk_init_data)java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
  .parent_dataops &clk_regmap_gate_ops,
. = const struct clk_hw[){
  /*
 * Don't request the parent to change the rate because
 * all GPU frequencies can be derived from the fclk_*
 * clocks and one special GP0_PLL setting. This is
 * important because we need the HIFI PLL clock for audio.
 */
  .flags = 0,
 },
};

 structs4_mali_0_div={
 .data = &(;
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  .shift = 0,
  .width = 7,
 },
 hwinit  ( clk_init_data{
  .name = "mali_0_div",
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_mali_0_sel.hw
  },
  num_parents =1java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
  .flags = . =&clk_regmap_mux_ops
 }, . =smali_parent_hws,
}  .  ,

static struct clk_regmap s4_mali_0 = {
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_MALI_CLK_CTRL,
  .bit_idx = 8,
 },
 .hw.init = &(struct clk_init_data){
  .name .w_name= "fclk_div3, ,
 .ops &clk_regmap_gate_ops,
  .parent_hws{ ="", ,
 fw_namefclk_div7 ,
  },
  .num_parents = 1,
  .flags =   . ="gp0_pll, }java.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
 }java.lang.StringIndexOutOfBoundsException: Range [6, 3) out of bounds for length 43
}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

struct s4_mali_1_sel= {
 . shift,
  .offset = CLKCTRL_MALI_CLK_CTRL,
  .mask = 0x7,
  .shift = 25,
 },
 .hw.init =&structclk_init_data{
  .name = "mali_1_sel",
  .ops = &clk_regmap_mux_ops,
  .parent_data = s4_mali_0_1_parent_data,
  . =ARRAY_SIZEs4_mali_0_1_parent_data
  .flags = 0,
 },
};

static struct clk_regmapparent_data=s4_dec_parent_data
java.lang.StringIndexOutOfBoundsException: Index 46 out of bounds for length 39
  ,
  .shift;
  .width = 7,
 },
 .hw structs4_vdec_p0_div {
  .name = "mali_1_div",
  .ops = &clk_regmap_divider_ops. = (struct )java.lang.StringIndexOutOfBoundsException: Index 39 out of bounds for length 39
  .parent_hws = (const struct  . = ,
  s4_mali_1_sel
  },
  .num_parents = 1,
  .flags= CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap s4_mali_1 = {
 .data = &(struct clk_regmap_gate_data){
  ..parent_hws=conststruct clk_hw [){
  .bit_idx = 24,
 },
ct clk_init_data{
  .name = "mali_1",
  .ops = &clk_regmap_gate_ops,
  .parent_hws = (const struct clk_hw . = ,
  s_.hw
  },
  .num_parents
  .java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 },
};

static const struct clk_hw *s4_mali_parent_hws. = ,
 &s4_mali_0.hwhwinit =&structclk_init_data
 &.hw
}; . = clk_regmap_gate_ops,

staticstruct clk_regmap ={
 .data = &(struct clk_regmap_mux_data&.hw
  .offset = CLKCTRL_MALI_CLK_CTRL num_parents= java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
  .mask  clk_regmap = 
  shift 1
 }  = ,
 .hw.initmask = x7,
  .name = "mali",
  .ops = &clk_regmap_mux_ops,
  .parent_hws = s4_mali_parent_hws,
  .num_parents = ,
  .flags = CLK_SET_RATE_PARENT,
 },
}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

/* VDEC clocks */
static const struct clk_parent_data s4_dec_parent_data[] = {   ,
{.  ",}java.lang.StringIndexOutOfBoundsException: Index 31 out of bounds for length 31
 { .fw_name = "java.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 13
 { .fw_name = "fclk_div4", },
 { f =",,
 { .fw_name = "fclk_div7", },
 { .fw_name = "hifi_pll", },
.hw  ( {
 {fw_name"xtal java.lang.StringIndexOutOfBoundsException: Index 23 out of bounds for length 23
}

static clk_regmap  
 .data =.  ,
 .  java.lang.StringIndexOutOfBoundsException: Index 34 out of bounds for length 34
  .mask =
  . =9
  .flags =&structc)
 },
 .hw.init = &(struct clk_init_databit_idx  8
  ..hw = ( )
 &clk_regmap_mux_ops
 . =s4_dec_parent_data
 num_parents=ARRAY_SIZE()
  .flags  &s4_vdec_p1_div
 },
}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

static
 .  &( )
  .offset&s4_vdec_p0,
  .shift = 0,
 . =7
  .flags java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 }
 .hw.init offset ,
  .name = "vdec_p0_div",
.  clk_regmap_divider_ops
. =( clk_hw) {
   &s4_vdec_p0_mux.hw
  } ops java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
  num_parents 1
  .flags  CLK_SET_RATE_PARENT,
 },
};

static  s4_vdec_p0 java.lang.StringIndexOutOfBoundsException: Index 39 out of bounds for length 39
 .dataoffset=CLKCTRL_VDEC2_CLK_CTRL
  .offset 9
 .  ,
 },
 .hw.init  hevcf_p0_mux
  .name  o = clk_regmap_mux_ops
  . = &java.lang.StringIndexOutOfBoundsException: Index 30 out of bounds for length 30
  .parent_hws = (const struct}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
   &4_vdec_p0_div.w
  },
  .num_parents = 1
  .flags = CLK_SET_RATE_PARENT,
 }
}

 struct   java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
 .data = &(struct clk_regmap_mux_data  hevcf_p0_div
 .offset java.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 35
  .mask = 0x7,
  .shift = 9,
 .lagsCLK_MUX_ROUND_CLOSEST
 ,
 .hw.init = &}
  .name = "vdec_p1_mux",
  .ops = &clk_regmap_mux_ops,
  .parent_data = s4_dec_parent_data,
  .num_parents = ARRAY_SIZE(s4_dec_parent_data),
  .flags = 0,
 },
};

static struct clk_regmap s4_vdec_p1_div = {
 data &struct clk_regmap_div_data{
  .offset = CLKCTRL_VDEC3_CLK_CTRL,
. java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 13
.  ,
  .flags = CLK_DIVIDER_ROUND_CLOSESTflags=CLK_SET_RATE_PARENT
 },
 .hw.init java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 .  vdec_p1_div
  .ops = &clk_regmap_divider_opsmask 0x7
t_hwsconst  *] 
 &4_hw
  },
  = ,
  .flags = CLK_SET_RATE_PARENT,
 }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
};

static struct java.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 0
 .data = &.shift0java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 13
  .offset = CLKCTRL_VDEC3_CLK_CTRL,
   = 8,
 },
 .hw.init = &(struct clk_init_data){
  ...init &( clk_init_data
 ops= clk_regmap_gate_ops,
  . =const  clk_hw] 
  &.java.lang.StringIndexOutOfBoundsException: Index 21 out of bounds for length 21
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static const struct .data = &(struct clk_regmap_gate_data
 &s4_vdec_p0
 s4_vdec_p1hw
};

static struct clk_regmap s4_vdec_mux = {
 .data = &(struct.ops= &&lk_regmap_gate_ops
 .offset CLKCTRL_VDEC3_CLK_CTRL
  .mask = 0x1,
  ,
 },
 hw  &  {
  .flags ,
  .ops = &clk_regmap_mux_ops,
  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  .hw
  .flags
 ,
};

static   java.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 35
 . ..init (  java.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
 offset ,
  .  s4_hevcf_mux_parent_hws
 . =9java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 13
  .flags = CLK_MUX_ROUND_CLOSEST,
 },
 hwinit ( ){
  .name = .  fclk_div3}
 o  java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
  parent_data=,
 num_parents= ()java.lang.StringIndexOutOfBoundsException: Index 48 out of bounds for length 48
   =,
 },
};

static struct clk_regmap s4_hevcf_p0_div = {
 .data = &(struct clk_regmap_div_datastruct s4_vpu_0_sel {
  .offset = CLKCTRL_VDEC2_CLK_CTRL,
  .  0
  width,
  .flags = CLK_DIVIDER_ROUND_CLOSEST,
 },
  .  "",
 .name= ""java.lang.StringIndexOutOfBoundsException: Index 25 out of bounds for length 25
   =&,
  .parent_hws = (const
   &s4_hevcf_p0_mux.hw
  },
  .num_parents  structclk_regmap_div_data
  .flags = CLK_SET_RATE_PARENT,
 }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
};

static struct clk_regmap s4_hevcf_p0.init&(c){
 .data = &(struct clk_regmap_gate_data){
. =CLKCTRL_VDEC2_CLK_CTRL
  .bit_idx = 8,
 },
 .hw flags CLK_SET_RATE_PARENT,
  .name = "},
  .ops
  .
0div
  }. =&clk_regmap_gate_data
  . .offset ,
 .flags,
 },
}

static struct clk_regmap o  clk_regmap_gate_ops
 .data = &(struct clk_regmap_mux_data){
  .offset flagsjava.lang.StringIndexOutOfBoundsException: Index 31 out of bounds for length 31
  mask  x7,
  .shift  ( {
  .flags = CLK_MUX_ROUND_CLOSEST,
 },
h.java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14
  ..name
  ,
 parent_data ,
  .num_parents = ARRAY_SIZE(s4_dec_parent_data),
 .lags,
 },
};

static clk_regmap ={
 .data = &(struct clk_regmap_div_data){
  .offset ;
  .shift = 0,
  .width = 7,
  .flags = CLK_DIVIDER_ROUND_CLOSEST,
 },
 .hw offset CLKCTRL_VPU_CLK_CTRL
 .  6,
 . &,
 parent_hws= const tructclk_hw[){
   &s4_hevcf_p1_mux.hw
  },
  .num_parents = 1,
 flags,
 },
}

.  (   ]  s4_vpu_1_div ,
 .dataflags,
  .offset = CLKCTRL_VDEC4_CLK_CTRL,;
  .bit_idx = 8,
 },
 ){
  .java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 3
  .ops = &clk_regmap_gate_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_hevcf_p1_div.hw
  },
  .num_parents = 1,
  .flags
 },
};

static const struct clk_hw *s4_hevcf_mux_parent_hws hw s4_vpu }
 &s4_hevcf_p0.hwfw_namefclk_div5},
 &s4_hevcf_p1hw
};

static struct clk_regmap s4_hevcf_mux = {
 .data = &(struct clk_regmap_mux_data){
  .offset= CLKCTRL_VDEC4_CLK_CTRL
  .mask = 0x1  .ask = x3,
  .  5java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14
 },
 &struct java.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
  name hevcf
 opsjava.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
  .parent_hws = s4_hevcf_mux_parent_hws,
  .num_parents = ARRAY_SIZE(
 
 },
};

/* VPU Clock */
ata[ = java.lang.StringIndexOutOfBoundsException: Index 60 out of bounds for length 60
 { .java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 . fclk_div4}
 { .fw_name = "fclk_div5)java.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
 { .fw_name = ",
 { .fw_name = "mpll1", },
 { .hw = & .ops = &clk_regmap_gate_
   =hifi_pll
 { .fw_name = static clk_regmap = java.lang.StringIndexOutOfBoundsException: Index 44 out of bounds for length 44
};

staticclk_regmap {
 .data = &(struct clk_regmap_mux_data){
  ops=&,
  .mask = 0x7,
  .shift .parent_hws  conststruct *[){
 },
 .hw.init = &(struct clk_init_data){
  .name = "vpu_0_sel",
.num_parents java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
   struct ={
  .num_parents &struct)java.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
  .flags = 0,
 },
};

static struct clk_regmap s4_vpu_0_div = {
 .data = &(struct clk_regmap_div_data.ps  &clk_regmap_gate_ops,
  offset CLKCTRL_VPU_CLK_CTRL
  .hift0
  .width = 7,
 },
 .hw.init = &,
  .name = "vpu_0_div",
  .ops = &clk_regmap_divider_ops,
  java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 0
  .num_parents   fw_name"fclk_div4, }java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
flags,
 },
};

tatic  s4_vpu_0
 .data = &(struct clk_regmap_gate_data){
  .offset  =java.lang.StringIndexOutOfBoundsException: Range [15, 14) out of bounds for length 27
  .staticstruct   ={
 },
 .hw.init offsetCLKCTRL_VPU_CLKC_CTRL
  .namemask= x7
  .ops = &clk_regmap_gate_ops,
  parent_hws=( struct [){ s4_vpu_0_divhw,
n  ,
.lags,
 },
};

static  (tructclk_regmap_div_data
 .data 
  .offset = CLKCTRL_VPU_CLK_CTRL
  .mask    clk_hw java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
 shift5,
 },
 .hw.init = &(struct
   struct s4_vpu_clkc_p0java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
  .ops = &clk_regmap_mux_ops,
  .parent_data = s4_vpu_parent_data,
  .num_parents = ARRAY_SIZE hw.init=&(structclk_init_data
 . clk_regmap_gate_ops
 },
};

static clk_regmap ={
 .data = &(struct clk_regmap_div_data){
  .offset CLKCTRL_VPU_CLK_CTRL
  .shift = 16,
  .width = 7,
 },
 .hw.init =  ()
  .name =m = x7
  .ops = &clk_regmap_divider_ops,
  ... =&sclk_init_data
  .num_parents = 1,
  .flags = parent_data ,
 }
};

static;
 .data =     
  .offset. =&(struct
. = 2,
 },
 .hw.init = &(struct clk_init_data) {
.  ""
 . =&,
  .parent_hws = (const struct clk_hw *[]) { &s4_vpu_1_div.hw },
  .num_parents =,
 flags CLK_SET_RATE_PARENT
,
};

static struct;
 .data = &(struct clk_regmap_mux_data){
  .offset = CLKCTRL_VPU_CLK_CTRL,
  .mask = 1,
  .  1
 },
 .hw.init = &(struct },
  .name = "vpu",
  .ops = &clk_regmap_mux_ops,
  .parent_hws = (const ..init = ( clk_init_data)java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
  &.hw
   &s4_vpu_1.hw,
    =fclk_div3
  .num_parents = 2,
 .flags =CLK_SET_RATE_PARENT
 },
}; {.fw_name= "" }

static const struct clk_parent_data vpu_clkb_tmp_parent_data[] = {
 { .hw = &s4_vpu.hw },
 { .fw_name = "fclk_div4", },
 { .fw_name = "fclk_div5", },
 { .fw_name = "fclk_div7", }
};

static struct clk_regmap s4_vpu_clkb_tmp_mux = {
 .data = &(struct clk_regmap_mux_data){
  .offset = CLKCTRL_VPU_CLKB_CTRL,
  .mask = 0x3,
  .shift = 20,
 },
 .hw.init = &(struct clk_init_data) {
 .name="vpu_clkb_tmp_mux",
  .ops;
  .parent_data = vpu_clkb_tmp_parent_data,
  .num_parents = ARRAY_SIZE(vpu_clkb_tmp_parent_data),
  flagsCLK_SET_RATE_PARENT,
  offset,
;

static struct clk_regmap s4_vpu_clkb_tmp_div =}
  ( clk_regmap_div_data
  .offset namevapb_0_sel,
  .shift = 16,
  .width = 4,
 },
 hw = &struct){
  .name .flags flags0
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const struct clk_hw
   &s4_vpu_clkb_tmp_mux.hw
  ,
  .num_parents = 1,
 . = CLK_SET_RATE_PARENTjava.lang.StringIndexOutOfBoundsException: Index 31 out of bounds for length 31
 hw = ( clk_init_data
};

static =&,
 .data = &(struct clk_regmap_gate_data . = (const structclk_hw[){
  .offset = CLKCTRL_VPU_CLKB_CTRL,
  .bit_idx = 24,
 },
 .hw.init = &(struct clk_init_data){
 name""
  .ops = &clk_regmap_gate_ops,
  .parent_hws = (const struct clk_hw }
   &s4_vpu_clkb_tmp_div.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
}

static struct clk_regmap s4_vpu_clkb_div = {
 .data
  .offset  CLKCTRL_VPU_CLKB_CTRL
  . = 0
  .width offsetCLKCTRL_VAPBCLK_CTRL,
 },
 hw =&struct){
  .name = "vpu_clkb_div",
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const struct clk_hw *[] ,
 &.hw
  },
  .  .ame="vapb_0",
  .flags  ops clk_regmap_gate_ops
  . = const clk_hw{
};

static struct clk_regmap s4_vpu_clkb = {
 .data = &(struct clk_regmap_gate_data){
  .offset  },
  .bit_idx = 8,
 ,
 .flags,
  .name = "vpu_clkb",
 .ops=&clk_regmap_gate_ops
  .parent_hws = (const struct;
   &s4_vpu_clkb_div.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static conststructclk_parent_datas4_vpu_clkc_parent_data[] ={
 { .fw_name  .ask 0x7
 { .fw_namejava.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14
 { .fw_name = " ops=&,
 { .fw_name = . = ,
 { .fw_name . = ARRAY_SIZE(s4_vapb_parent_data)
 { .hw = &s4_vid_pll. . = 0,
 { .fw_name = "mpll2", },
 { .fw_name}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
};

static struct clk_regmap s4_vpu_clkc_p0_mux  = {
 .data = &(struct clk_regmap_mux_data){
  .offset = CLKCTRL_VPU_CLKC_CTRL,
  . = 0x7
  .shift = 9,
 },
 .hw.init = &(struct clk_init_data) {
vpu_clkc_p0_mux
  .ops  . = vapb_1_divjava.lang.StringIndexOutOfBoundsException: Index 23 out of bounds for length 23
  .parent_data = s4_vpu_clkc_parent_data,
  .num_parents = ARRAY_SIZE(s4_vpu_clkc_parent_data),
  .flags = 0,
 },
};

static struct clk_regmap s4_vpu_clkc_p0_div = {
 .data = &(struct clk_regmap_div_data){
  .offset CLKCTRL_VPU_CLKC_CTRL
  .shift = 0,
  .width  data (struct clk_regmap_gate_data
 },
 .hw.init = & . = 24,
  .name = " },
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_vpu_clkc_p0_mux.hw
  }
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

staticstruct clk_regmap s4_vpu_clkc_p0={
 .data = &( clk_regmap_gate_data{
  .offset = CLKCTRL_VPU_CLKC_CTRL,
  .bit_idx = 8,
 },
 .hw.init =    s4vapb_1_div
  .name = "vpu_clkc_p0",
  .ops =  }java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
  .parent_hws = (const struct clk_hw *[]) {
   &s4_vpu_clkc_p0_div.hw
  },
  .num_parents = 1,
  .flags= CLK_SET_RATE_PARENT
 },
}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

tatic clk_regmap =
 .data = &(struct. = 1,
  .offset,
  .mask = 0x7,
  .shift = 25,
 }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 .hw.init java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
  .name.
  .opsjava.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
  .parent_data = s4_vpu_clkc_parent_data,
  .num_parents = ARRAY_SIZE(s4_vpu_clkc_parent_data)java.lang.StringIndexOutOfBoundsException: Range [52, 53) out of bounds for length 41
  .flags = 0,
 } }
;

static ="",
 .data = &(struct clk_regmap_div_data) num_parents,
  .offset 
  .shift = 16,
  .width = java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 },
 .hw.init = &(struct clk_init_data) {
  .name = "vpu_clkc_p1_div",
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &
  },
  .num_parents = 1,
 . = ,
 },
};

 struct  s4_vpu_clkc_p1={
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_VPU_CLKC_CTRL,  . = ,
  .bit_idx = 24,
 },
 .hw.init = &(struct clk_init_data =clk_regmap_mux_ops
  .name = "vpu_clkc_p1",
  .ops = &clk_regmap_gate_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_vpu_clkc_p1_div.hw
  },
  .num_parents
  .flags=CLK_SET_RATE_PARENT
 }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
};

static const..  ( clk_init_datajava.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
 &s4_vpu_clkc_p0.hw,
 &s4_vpu_clkc_p1.hw
};

  clk_regmap s4_vpu_clkc_mux ={
 .data = &(struct clk_regmap_mux_data){
 .offset =CLKCTRL_VPU_CLKC_CTRL
  .mask = 0x1,
  .shift = 31,
 },
 ..init&structclk_init_data) java.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
  .name = "vpu_clkc_mux .ops=&,
 ops clk_regmap_mux_ops
  .parent_hws = s4_vpu_mux_parent_hws,
  .num_parents 
  .flags = CLK_SET_RATE_PARENT,
 },
};

/* VAPB Clock */
static const struct clk_parent_data s4_vapb_parent_data[] = {
 { .fw_name = "fclk_div4", },
 { .fw_name = "fclk_div3", },
 { .fw_name = "fclk_div5", },
 {. = fclk_div7}
 { .fw_name = "mpll1"  .w_name =fclk_div5,,
 { .hw = &s4_vid_pll.hw },
 { .fw_name = "mpll2", },
 { .fw_name = "fclk_div2p5", },
};

static struct clk_regmap s4_vapb_0_sel = {
 .data = &(struct clk_regmap_mux_data){
  .offset = CLKCTRL_VAPBCLK_CTRL,
  mask0,
  .shift = 9 mask0,
 shift5
 .hw.init = &(struct clk_init_data){
  .name = "vapb_0_sel",
  .ps clk_regmap_mux_ops
  .parent_data = s4_vapb_parent_data,
  .num_parents = ARRAY_SIZE(s4_vapb_parent_data), parent_datas4_skpclk_parent_data,
  .flags = 0,
 },
};

static struct clk_regmap s4_vapb_0_div = {
 .data = &(struct clk_regmap_div_data){
  .offset = CLKCTRL_VAPBCLK_CTRL,
  .shift = 0,
  .width = 7,
 },
 .hw.init = &(struct clk_init_data){
  .name = " name=,
  .ops.
  .parent_hws = (const  num_parents1
   &s4_vapb_0_sel.hw
  },
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  .flags =   = ,
 }, . =2,
};

static struct clk_regmap s4_vapb_0 = {
 .datahw = ( clk_init_data
 . = hdcp22_skpclk_gate
   . = &,
 } .arent_hws( struct *[]) {
 .hw.init = &(struct clk_init_data) {
  .name = "vapb_0",
  .ops  flags,
  .parent_hws = (const struct clk_hw *[]}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
   &s4_vapb_0_div.hw
  },
  .num_parents 1
 .flags CLK_SET_RATE_PARENT
 } fw_namefclk_div3 ,
};

static struct clk_regmap s4_vapb_1_sel = {
 .data = &(struct clk_regmap_mux_data){
  .offset = CLKCTRL_VAPBCLK_CTRL,
  .mask = 0x7,
  .shift = 2,
 },
 . hinit=& clk_init_datajava.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
  .name = "vapb_1_sel", parent_data,
regmap_mux_ops
 parent_data,
  .num_parents = ARRAY_SIZE
  .flags = 0,
 },
};

static struct clk_regmap s4_vapb_1_div = {
 .datajava.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
  .offset. =,
 .ops  clk_regmap_divider_ops
. =,
 },
 .hw.init = &(struct ,
  .name = "vapb_1_div",
  .ops = &clk_regmap_divider_ops,
 .parent_hws= const clk_hw[ java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
   &s4_vapb_1_sel.hw. =( )
  ,
  .num_parents = 1,
  . .hw.init clk_init_data
 },
};

static struct clk_regmap s4_vapb_1 = {
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_VAPBCLK_CTRL
  .bit_idx = 24,
 },
h. =java.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
name"
  .ops = &clk_regmap_gate_ops,
  {fw_namehifi_pll,
   &s4_vapb_1_div fw_name ,
  },
  .num_parents = 1,
.  ,
 },
};

static struct clk_regmap s4_vapb = {
 .data =java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  .offset = CLKCTRL_VAPBCLK_CTRL,
  .mask =  data= &(truct clk_regmap_mux_data{
  .shift = 31,
 },
 .hw.init = &(struct clk_init_data){
  .name = "vapb_sel",
  .ops = &clk_regmap_mux_ops,
  .parent_hws = (const struct clk_hw,
   &s4_vapb_0,
   &s4_vapb_1.hw
  },
  .num_parents = 2,
  .flags = CLK_SET_RATE_PARENT,
 },
}

static struct clk_regmap s4_ge2d_gate = {
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_VAPBCLK_CTRL,
  .bit_idx = 30,
 },
 .hw.init = &(struct clk_init_data) {
  .name = "ge2d_clk",
  ops &lk_regmap_gate_ops,
  .parent_hws}
  .num_parents
 struct java.lang.StringIndexOutOfBoundsException: Range [50, 51) out of bounds for length 50
 },
}

static const struct clk_parent_data s4_esmclk_parent_data ,
 { .fw_name = "fclk_div7", },
 { .fw_name = "fclk_div4", },
 { .fw_name ="fclk_div3",}
 { .fw_name = "fclk_div5", },
};

static struct}java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
 .data = &(struct clk_regmap_mux_data) flags,
  .offset = CLKCTRL_HDCP22_CTRL,
  .mask = 0x3,
  .shift = 9,
 },
 .hw.init = &(struct clk_init_data) {
  .name = "hdcp22_esmclk_mux",
  .ops = &clk_regmap_mux_ops,
  .parent_data = s4_esmclk_parent_data,
  .num_parents = ARRAY_SIZE(s4_esmclk_parent_data),
  .flags = CLK_SET_RATE_PARENT,
 }
};

clk_regmap = {
 &_sd_emmc_c_clk0_div.java.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28
  .offset  . = 1java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
  .shift = 0,
  .width }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 },
 .hw.init = &(struct clk_init_data) {
  .name = "hdcp22_esmclk_div",
 . = &,
  .parent_hws = (const struct clk_hw  . = CLKCTRL_SD_EMMC_CLK_CTRL
   &s4_hdcp22_esmclk_mux.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

 struct s4_hdcp22_esmclk_gate{
 .dataops  clk_regmap_mux_ops
  .ffset  CLKCTRL_HDCP22_CTRL,
    num_parents (s4_sd_emmc_clk0_parent_data
 },
 .hw.init = &(struct clk_init_data){
  .name
  . = clk_regmap_gate_ops
  .parent_hws = (const struct clk_hw *[]) { data ( clk_regmap_div_data
   &s4_hdcp22_esmclk_div.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
}
};

static const struct clk_parent_data s4_skpclk_parent_data[] = {
 { .fw_name = "xtal", },
{. = fclk_div4 ,
 { .fw_name =  }
 { }
};

static struct clk_regmap s4_hdcp22_skpclk_mux = {
 .data = &(struct clk_regmap_mux_data){
  .offset = CLKCTRL_HDCP22_CTRL,
  .mask = 0x3,
  .shift = 25,
 }
 .hw.init ,
  .name = "hdcp22_skpclk_mux){
  .ops .name  "",
  .parent_data = s4_skpclk_parent_data,
  .num_parents = ARRAY_SIZE(s4_skpclk_parent_data),
 . = CLK_SET_RATE_PARENT
 },
};

static struct clk_regmap s4_hdcp22_skpclk_div = {
 .data = &(struct clk_regmap_div_data){
 .offset= CLKCTRL_HDCP22_CTRL,
  .shift = 16,
  .width = 7,
 },
 hwinit= (structclk_init_data {
  .name = "hdcp22_skpclk_div",
  .ops = &clk_regmap_divider_ops,
  .parent_hws}
   &static structclk_regmap  java.lang.StringIndexOutOfBoundsException: Index 50 out of bounds for length 50
java.lang.StringIndexOutOfBoundsException: Range [4, 5) out of bounds for length 4
  .num_parents = 1,
 flags,
 },
};

static struct clk_regmap  .  ,
uct){
  .offset = CLKCTRL_HDCP22_CTRL,
  .bit_idx = 24,
 },
 .hw.init = &(struct java.lang.StringIndexOutOfBoundsException: Index 25 out of bounds for length 0
  .name1java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14
 hw&) 
  . =""
   ops,
 }
  .  .hw
  .flags = CLK_SET_RATE_PARENT,
 },
};

staticconst structclk_parent_data s4_vdin_parent_data={
 { .fw_name = "xtal", },
 { .fw_name = "fclk_div4", },
 { .fw_name = "fclk_div3", },
 { .fw_name = "fclk_div5", },
 { .hw = &s4_vid_pll =2,
};

staticnamesd_emmc_b_clk0
 . = ( clk_regmap_mux_data
   . = const clk_hw[) {
  .mask = 0x7,
  .shift = 9,
 },
 .hw.init = &(structflags ,
 . =",
  .ops = &clk_regmap_mux_ops,
  .java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  .num_parents {hws4_sys_clk ,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap java.lang.StringIndexOutOfBoundsException: Range [0, 41) out of bounds for length 29
 .data = &(struct clk_regmap_div_data){
  .offset =  .offset = CLKCTRL_SPICC_CLK_CTRL
  .shift = 0,
  .width = 7,
 },
 .hw.init }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
  .name = "vdin_meas_div",
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_vdin_meas_mux.hw num_parents (s4_spicc_parent_data
  }
  .num_parents
. =CLK_SET_RATE_PARENT
 },
};

static struct clk_regmap s4_vdin_meas_gate = {
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_VDIN_MEAS_CLK_CTRL. =0
  .bit_idx = 8,
 }.init){
 .hw .amespicc0_div
 name"
  .ops = &clk_regmap_gate_ops,.arent_hwsconstclk_hw)
  .parent_hws = (const struct clk_hw *,
   &s4_vdin_meas_div.hw
  },
  .num_parents =}
  .flags = static struct clk_regmap    java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
 },
};

/* EMMC/NAND clock */
static const struct. =clk_regmap_gate_ops
{fw_namextal}
 { .fw_name = "fclk_div2", },
 { .fw_name = "fclk_div3", },
 { .fw_name = "hifi_pll flags=CLK_SET_RATE_PARENT,
 { .fw_name = "fclk_div2p5", },
 { .fw_name = "mpll2", },
 { .fw_name = staticconststruct s4_pwm_parent_data 
 { .fw_name fw_namextal}
};

tic clk_regmap = {
 .data .w_name"fclk_div3" ,
  .offset = CLKCTRL_NAND_CLK_CTRL,
  .mask = 0x7,
  .shift = 9,
 staticstruct s4_pwm_a_mux java.lang.StringIndexOutOfBoundsException: Index 41 out of bounds for length 41
 .hw.init = &(struct clk_init_data)  . =0,
   ,
   num_parents(s4_pwm_parent_data
  .parent_data = s4_sd_emmc_clk0_parent_data,
  .num_parents = ARRAY_SIZE(s4_sd_emmc_clk0_parent_data),
  .flags = 0,
 },
};

static struct clk_regmap s4_sd_emmc_c_clk0_div. =
 .data = &(,
java.lang.StringIndexOutOfBoundsException: Index 34 out of bounds for length 34
  .shift    conststruct *)java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
  .width = 7,
 },
 .hw.init = &(struct clk_init_data) {
  .name = "sd_emmc_c_clk0_div",
  .ops = &clk_regmap_divider_ops,
  .parent_hws=( structclk_hw){
   &s4_sd_emmc_c_clk0_sel.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
 .it_idx,

static struct. =& clk_init_data
 .  ( {
  .offset = CLKCTRL_NAND_CLK_CTRL,
  .bit_idx = 7,
 },
 .hw.init = &(struct clk_init_data .arent_hwsconst  clk_hw] java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
namesd_emmc_c_clk0java.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
  .ops = }java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
  .parent_hws = (const struct clk_hw *static clk_regmap ={
   &s4_sd_emmc_c_clk0_div.hw
  },
  .num_parents maskx3
. =,
  ,
}

static struct clk_regmap s4_sd_emmc_a_clk0_sel =&,
 .data = &(struct clk_regmap_mux_data){
  .offset = CLKCTRL_SD_EMMC_CLK_CTRL,
  .mask x7
  .shift = 9,
 },
 .hw.init = &(struct clk_init_data) {
  .name = "sd_emmc_a_clk0_sel",
 . = &lk_regmap_mux_ops,
  .parent_data = s4_sd_emmc_clk0_parent_data,
  .num_parents = ARRAY_SIZE(s4_sd_emmc_clk0_parent_data),
  .flags = 0,
 },
};

static struct clk_regmap s4_sd_emmc_a_clk0_div namepwm_b_div
 .data = &(struct clk_regmap_div_data){
  .offset = CLKCTRL_SD_EMMC_CLK_CTRL,
  .shift = 0,
  .width =1,
}
 .hw.init = &(struct clk_init_data
  .name = "sd_emmc_a_clk0_div",
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const struct offset ,
   s4_sd_emmc_a_clk0_sel
}java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
}

static struct  ,
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_SD_EMMC_CLK_CTRL,
  .bit_idx = 7,
 },
 .hw.init = &(struct clk_init_data){
  .name = "sd_emmc_a_clk0",
  .ops = &clk_regmap_gate_ops. = java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 13
  .parent_hws = (const  . =""
   &s4_sd_emmc_a_clk0_div =java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
 ,
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap s4_sd_emmc_b_clk0_sel = {
 data&struct){
  .offset = CLKCTRL_SD_EMMC_CLK_CTRL,
  .mask = 0x7shift0java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 13
  .shift = 25,
 },
 .hw.init ops,
  = sd_emmc_b_clk0_sel
 . = clk_regmap_mux_ops
  .parent_data = s4_sd_emmc_clk0_parent_data,
  .num_parents = ARRAY_SIZE(s4_sd_emmc_clk0_parent_data),
  .flags = 0,
 },
};

static struct clk_regmap s4_sd_emmc_b_clk0_div &clk_regmap_gate_data
 .data = &(struct.it_idx java.lang.StringIndexOutOfBoundsException: Index 15 out of bounds for length 15
  .offset = CLKCTRL_SD_EMMC_CLK_CTRL,
  .shift = 16,
  .width = 7,
 },
 .hw.init = &(struct clk_init_data) {
  .name = "sd_emmc_b_clk0_div ,
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const struct clk_hw *[],
   &s4_sd_emmc_b_clk0_sel.hw
  },
  .num_parents
 flags,
 },
};

static struct clk_regmap s4_sd_emmc_b_clk0 = {
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_SD_EMMC_CLK_CTRL,
  .bit_idx = 23,
 },
 .hw.init = &(struct clk_init_data){
  .name = "sd_emmc_b_clk0",
  .ops = &clk_regmap_gate_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_sd_emmc_b_clk0_div.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

/* SPICC Clock */
static const struct clk_parent_data s4_spicc_parent_data[] = {
 { .fw_name = "xtal", },
 { .hw = &s4_sys_clk.hw },
 { .fw_name = "fclk_div4", },
 { .fw_name = "fclk_div3", },
 { .fw_name = "fclk_div2", },
 { .fw_name = "fclk_div5", },
 { .fw_name = "fclk_div7", },
};

static struct clk_regmap s4_spicc0_mux = {
 .data = &(struct clk_regmap_mux_data){
  .offset = CLKCTRL_SPICC_CLK_CTRL,
  .mask = 0x7,
  .shift = 7,
 },
 .hw.init = &(struct clk_init_data) {
  .name = "spicc0_mux",
  .ops = &clk_regmap_mux_ops,
  .parent_data = s4_spicc_parent_data,
  .num_parents = ARRAY_SIZE(s4_spicc_parent_data),
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap s4_spicc0_div = {
 .data = &(struct clk_regmap_div_data){
  .offset = CLKCTRL_SPICC_CLK_CTRL,
  .shift = 0,
  .width = 6,
 },
 .hw.init = &(struct clk_init_data) {
  .name = "spicc0_div",
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_spicc0_mux.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap s4_spicc0_gate = {
 .data = &(struct clk_regmap_gate_data){
  .offset = CLKCTRL_SPICC_CLK_CTRL,
  .bit_idx = 6,
 },
 .hw.init = &(struct clk_init_data){
  .name = "spicc0",
  .ops = &clk_regmap_gate_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_spicc0_div.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

/* PWM Clock */
static const struct clk_parent_data s4_pwm_parent_data[] = {
 { .fw_name = "xtal", },
 { .hw = &s4_vid_pll.hw },
 { .fw_name = "fclk_div4", },
 { .fw_name = "fclk_div3", },
};

static struct clk_regmap s4_pwm_a_mux = {
 .data = &(struct clk_regmap_mux_data) {
  .offset = CLKCTRL_PWM_CLK_AB_CTRL,
  .mask = 0x3,
  .shift = 9,
 },
 .hw.init = &(struct clk_init_data){
  .name = "pwm_a_mux",
  .ops = &clk_regmap_mux_ops,
  .parent_data = s4_pwm_parent_data,
  .num_parents = ARRAY_SIZE(s4_pwm_parent_data),
  .flags = 0,
 },
};

static struct clk_regmap s4_pwm_a_div = {
 .data = &(struct clk_regmap_div_data) {
  .offset = CLKCTRL_PWM_CLK_AB_CTRL,
  .shift = 0,
  .width = 8,
 },
 .hw.init = &(struct clk_init_data){
  .name = "pwm_a_div",
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_pwm_a_mux.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap s4_pwm_a_gate = {
 .data = &(struct clk_regmap_gate_data) {
  .offset = CLKCTRL_PWM_CLK_AB_CTRL,
  .bit_idx = 8,
 },
 .hw.init = &(struct clk_init_data){
  .name = "pwm_a_gate",
  .ops = &clk_regmap_gate_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_pwm_a_div.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap s4_pwm_b_mux = {
 .data = &(struct clk_regmap_mux_data) {
  .offset = CLKCTRL_PWM_CLK_AB_CTRL,
  .mask = 0x3,
  .shift = 25,
 },
 .hw.init = &(struct clk_init_data){
  .name = "pwm_b_mux",
  .ops = &clk_regmap_mux_ops,
  .parent_data = s4_pwm_parent_data,
  .num_parents = ARRAY_SIZE(s4_pwm_parent_data),
  .flags = 0,
 },
};

static struct clk_regmap s4_pwm_b_div = {
 .data = &(struct clk_regmap_div_data) {
  .offset = CLKCTRL_PWM_CLK_AB_CTRL,
  .shift = 16,
  .width = 8,
 },
 .hw.init = &(struct clk_init_data){
  .name = "pwm_b_div",
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_pwm_b_mux.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap s4_pwm_b_gate = {
 .data = &(struct clk_regmap_gate_data) {
  .offset = CLKCTRL_PWM_CLK_AB_CTRL,
  .bit_idx = 24,
 },
 .hw.init = &(struct clk_init_data){
  .name = "pwm_b_gate",
  .ops = &clk_regmap_gate_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_pwm_b_div.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap s4_pwm_c_mux = {
 .data = &(struct clk_regmap_mux_data) {
  .offset = CLKCTRL_PWM_CLK_CD_CTRL,
  .mask = 0x3,
  .shift = 9,
 },
 .hw.init = &(struct clk_init_data){
  .name = "pwm_c_mux",
  .ops = &clk_regmap_mux_ops,
  .parent_data = s4_pwm_parent_data,
  .num_parents = ARRAY_SIZE(s4_pwm_parent_data),
  .flags = 0,
 },
};

static struct clk_regmap s4_pwm_c_div = {
 .data = &(struct clk_regmap_div_data) {
  .offset = CLKCTRL_PWM_CLK_CD_CTRL,
  .shift = 0,
  .width = 8,
 },
 .hw.init = &(struct clk_init_data){
  .name = "pwm_c_div",
  .ops = &clk_regmap_divider_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_pwm_c_mux.hw
  },
  .num_parents = 1,
 },
};

static struct clk_regmap s4_pwm_c_gate = {
 .data = &(struct clk_regmap_gate_data) {
  .offset = CLKCTRL_PWM_CLK_CD_CTRL,
  .bit_idx = 8,
 },
 .hw.init = &(struct clk_init_data){
  .name = "pwm_c_gate",
  .ops = &clk_regmap_gate_ops,
  .parent_hws = (const struct clk_hw *[]) {
   &s4_pwm_c_div.hw
  },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap s4_pwm_d_mux = {
--> --------------------

--> maximum size reached

--> --------------------