Quelle  kfd_chardev.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0 OR MIT
/*
 * Copyright 2014-2022 Advanced Micro Devices, Inc.
 *
 * Permission is hereby granted, free of charge, to any person obtaining a
 * copy of this software and associated documentation files (the "Software"),
 * to deal in the Software without restriction, including without limitation
 * the rights to use, copy, modify, merge, publish, distribute, sublicense,
 * and/or sell copies of the Software, and to permit persons to whom the
 * Software is furnished to do so, subject to the following conditions:
 *
 * The above copyright notice and this permission notice shall be included in
 * all copies or substantial portions of the Software.
 *
 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
 * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
 * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
 * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
 * OTHER DEALINGS IN THE SOFTWARE.
 */

#include <linux/device.h>
#include <linux/err.h>
#include <linux/fs.h>
#include <linux/file.h>
#include <linux/sched.h>
#include <linux/slab.h>
#include <linux/uaccess.h>
#include <linux/compat.h>
#include <uapi/linux/kfd_ioctl.h>
#include <linux/time.h>
#include <linux/mm.h>
#include <linux/mman.h>
#include <linux/ptrace.h>
#include <linux/dma-buf.h>
#include <linux/processor.h>
#include "kfd_priv.h"
#include "kfd_device_queue_manager.h"
#include "kfd_svm.h"
#include "amdgpu_amdkfd.h"
#include "kfd_smi_events.h"
#include "amdgpu_dma_buf.h"
#include "kfd_debug.h"

static long kfd_ioctl(struct file *, unsigned int, unsigned long);
static int kfd_open(struct inode *, struct file *);
static int kfd_release(struct inode *, struct file *);
static int kfd_mmap(struct file *, struct vm_area_struct *);

static const char kfd_dev_name[] = "kfd";

static const struct file_operations kfd_fops = {
 .owner = THIS_MODULE,
 .unlocked_ioctl = kfd_ioctl,
 .compat_ioctl = compat_ptr_ioctl,
 .open = kfd_open,
 .release = kfd_release,
 .mmap = kfd_mmap,
};

static int kfd_char_dev_major = -1;
struct device *kfd_device;
static const struct class kfd_class = {
 .name = kfd_dev_name,
};

static inline struct kfd_process_device *kfd_lock_pdd_by_id(struct kfd_process *p, __u32 gpu_id)
{
 struct kfd_process_device *pdd;

 mutex_lock(&p->mutex);
 pdd = kfd_process_device_data_by_id(p, gpu_id);

 if (pdd)
  return pdd;

 mutex_unlock(&p->mutex);
 return NULL;
}

static inline void kfd_unlock_pdd(struct kfd_process_device *pdd)
{
 mutex_unlock(&pdd->process->mutex);
}

int kfd_chardev_init(void)
{
 int err = 0;

 kfd_char_dev_major = register_chrdev(0, kfd_dev_name, &kfd_fops);
 err = kfd_char_dev_major;
 if (err < 0)
  goto err_register_chrdev;

 err = class_register(&kfd_class);
 if (err)
  goto err_class_create;

 kfd_device = device_create(&kfd_class, NULL,
       MKDEV(kfd_char_dev_major, 0),
       NULL, kfd_dev_name);
 err = PTR_ERR(kfd_device);
 if (IS_ERR(kfd_device))
  goto err_device_create;

 return 0;

err_device_create:
 class_unregister(&kfd_class);
err_class_create:
 unregister_chrdev(kfd_char_dev_major, kfd_dev_name);
err_register_chrdev:
 return err;
}

void kfd_chardev_exit(void)
{
 device_destroy(&kfd_class, MKDEV(kfd_char_dev_major, 0));
 class_unregister(&kfd_class);
 unregister_chrdev(kfd_char_dev_major, kfd_dev_name);
 kfd_device = NULL;
}


static int kfd_open(struct inode *inode, struct file *filep)
{
 struct kfd_process *process;
 bool is_32bit_user_mode;

 if (iminor(inode) != 0)
  return -ENODEV;

 is_32bit_user_mode = in_compat_syscall();

 if (is_32bit_user_mode) {
  dev_warn(kfd_device,
   "Process %d (32-bit) failed to open /dev/kfd\n"
   "32-bit processes are not supported by amdkfd\n",
   current->pid);
  return -EPERM;
 }

 process = kfd_create_process(current);
 if (IS_ERR(process))
  return PTR_ERR(process);

 if (kfd_process_init_cwsr_apu(process, filep)) {
  kfd_unref_process(process);
  return -EFAULT;
 }

 /* filep now owns the reference returned by kfd_create_process */
 filep->private_data = process;

 dev_dbg(kfd_device, "process pid %d opened kfd node, compat mode (32 bit) - %d\n",
  process->lead_thread->pid, process->is_32bit_user_mode);

 return 0;
}

static int kfd_release(struct inode *inode, struct file *filep)
{
 struct kfd_process *process = filep->private_data;

 if (process)
  kfd_unref_process(process);

 return 0;
}

static int kfd_ioctl_get_version(struct file *filep, struct kfd_process *p,
     void *data)
{
 struct kfd_ioctl_get_version_args *args = data;

 args->major_version = KFD_IOCTL_MAJOR_VERSION;
 args->minor_version = KFD_IOCTL_MINOR_VERSION;

 return 0;
}

static int set_queue_properties_from_user(struct queue_properties *q_properties,
    struct kfd_ioctl_create_queue_args *args)
{
 /*
 * Repurpose queue percentage to accommodate new features:
 * bit 0-7: queue percentage
 * bit 8-15: pm4_target_xcc
 */
 if ((args->queue_percentage & 0xFF) > KFD_MAX_QUEUE_PERCENTAGE) {
  pr_err("Queue percentage must be between 0 to KFD_MAX_QUEUE_PERCENTAGE\n");
  return -EINVAL;
 }

 if (args->queue_priority > KFD_MAX_QUEUE_PRIORITY) {
  pr_err("Queue priority must be between 0 to KFD_MAX_QUEUE_PRIORITY\n");
  return -EINVAL;
 }

 if ((args->ring_base_address) &&
  (!access_ok((const void __user *) args->ring_base_address,
   sizeof(uint64_t)))) {
  pr_err("Can't access ring base address\n");
  return -EFAULT;
 }

 if (!is_power_of_2(args->ring_size) && (args->ring_size != 0)) {
  pr_err("Ring size must be a power of 2 or 0\n");
  return -EINVAL;
 }

 if (args->ring_size < KFD_MIN_QUEUE_RING_SIZE) {
  args->ring_size = KFD_MIN_QUEUE_RING_SIZE;
  pr_debug("Size lower. clamped to KFD_MIN_QUEUE_RING_SIZE");
 }

 if (!access_ok((const void __user *) args->read_pointer_address,
   sizeof(uint32_t))) {
  pr_err("Can't access read pointer\n");
  return -EFAULT;
 }

 if (!access_ok((const void __user *) args->write_pointer_address,
   sizeof(uint32_t))) {
  pr_err("Can't access write pointer\n");
  return -EFAULT;
 }

 if (args->eop_buffer_address &&
  !access_ok((const void __user *) args->eop_buffer_address,
   sizeof(uint32_t))) {
  pr_debug("Can't access eop buffer");
  return -EFAULT;
 }

 if (args->ctx_save_restore_address &&
  !access_ok((const void __user *) args->ctx_save_restore_address,
   sizeof(uint32_t))) {
  pr_debug("Can't access ctx save restore buffer");
  return -EFAULT;
 }

 q_properties->is_interop = false;
 q_properties->is_gws = false;
 q_properties->queue_percent = args->queue_percentage & 0xFF;
 /* bit 8-15 are repurposed to be PM4 target XCC */
 q_properties->pm4_target_xcc = (args->queue_percentage >> 8) & 0xFF;
 q_properties->priority = args->queue_priority;
 q_properties->queue_address = args->ring_base_address;
 q_properties->queue_size = args->ring_size;
 q_properties->read_ptr = (void __user *)args->read_pointer_address;
 q_properties->write_ptr = (void __user *)args->write_pointer_address;
 q_properties->eop_ring_buffer_address = args->eop_buffer_address;
 q_properties->eop_ring_buffer_size = args->eop_buffer_size;
 q_properties->ctx_save_restore_area_address =
   args->ctx_save_restore_address;
 q_properties->ctx_save_restore_area_size = args->ctx_save_restore_size;
 q_properties->ctl_stack_size = args->ctl_stack_size;
 q_properties->sdma_engine_id = args->sdma_engine_id;
 if (args->queue_type == KFD_IOC_QUEUE_TYPE_COMPUTE ||
  args->queue_type == KFD_IOC_QUEUE_TYPE_COMPUTE_AQL)
  q_properties->type = KFD_QUEUE_TYPE_COMPUTE;
 else if (args->queue_type == KFD_IOC_QUEUE_TYPE_SDMA)
  q_properties->type = KFD_QUEUE_TYPE_SDMA;
 else if (args->queue_type == KFD_IOC_QUEUE_TYPE_SDMA_XGMI)
  q_properties->type = KFD_QUEUE_TYPE_SDMA_XGMI;
 else if (args->queue_type == KFD_IOC_QUEUE_TYPE_SDMA_BY_ENG_ID)
  q_properties->type = KFD_QUEUE_TYPE_SDMA_BY_ENG_ID;
 else
  return -ENOTSUPP;

 if (args->queue_type == KFD_IOC_QUEUE_TYPE_COMPUTE_AQL)
  q_properties->format = KFD_QUEUE_FORMAT_AQL;
 else
  q_properties->format = KFD_QUEUE_FORMAT_PM4;

 pr_debug("Queue Percentage: %d, %d\n",
   q_properties->queue_percent, args->queue_percentage);

 pr_debug("Queue Priority: %d, %d\n",
   q_properties->priority, args->queue_priority);

 pr_debug("Queue Address: 0x%llX, 0x%llX\n",
   q_properties->queue_address, args->ring_base_address);

 pr_debug("Queue Size: 0x%llX, %u\n",
   q_properties->queue_size, args->ring_size);

 pr_debug("Queue r/w Pointers: %px, %px\n",
   q_properties->read_ptr,
   q_properties->write_ptr);

 pr_debug("Queue Format: %d\n", q_properties->format);

 pr_debug("Queue EOP: 0x%llX\n", q_properties->eop_ring_buffer_address);

 pr_debug("Queue CTX save area: 0x%llX\n",
   q_properties->ctx_save_restore_area_address);

 return 0;
}

static int kfd_ioctl_create_queue(struct file *filep, struct kfd_process *p,
     void *data)
{
 struct kfd_ioctl_create_queue_args *args = data;
 struct kfd_node *dev;
 int err = 0;
 unsigned int queue_id;
 struct kfd_process_device *pdd;
 struct queue_properties q_properties;
 uint32_t doorbell_offset_in_process = 0;

 memset(&q_properties, 0, sizeof(struct queue_properties));

 pr_debug("Creating queue ioctl\n");

 err = set_queue_properties_from_user(&q_properties, args);
 if (err)
  return err;

 pr_debug("Looking for gpu id 0x%x\n", args->gpu_id);

 mutex_lock(&p->mutex);

 pdd = kfd_process_device_data_by_id(p, args->gpu_id);
 if (!pdd) {
  pr_debug("Could not find gpu id 0x%x\n", args->gpu_id);
  err = -EINVAL;
  goto err_pdd;
 }
 dev = pdd->dev;

 pdd = kfd_bind_process_to_device(dev, p);
 if (IS_ERR(pdd)) {
  err = -ESRCH;
  goto err_bind_process;
 }

 if (q_properties.type == KFD_QUEUE_TYPE_SDMA_BY_ENG_ID) {
  int max_sdma_eng_id = kfd_get_num_sdma_engines(dev) +
          kfd_get_num_xgmi_sdma_engines(dev) - 1;

  if (q_properties.sdma_engine_id > max_sdma_eng_id) {
   err = -EINVAL;
   pr_err("sdma_engine_id %i exceeds maximum id of %i\n",
          q_properties.sdma_engine_id, max_sdma_eng_id);
   goto err_sdma_engine_id;
  }
 }

 if (!pdd->qpd.proc_doorbells) {
  err = kfd_alloc_process_doorbells(dev->kfd, pdd);
  if (err) {
   pr_debug("failed to allocate process doorbells\n");
   goto err_bind_process;
  }
 }

 err = kfd_queue_acquire_buffers(pdd, &q_properties);
 if (err) {
  pr_debug("failed to acquire user queue buffers\n");
  goto err_acquire_queue_buf;
 }

 pr_debug("Creating queue for process pid %d on gpu 0x%x\n",
   p->lead_thread->pid,
   dev->id);

 err = pqm_create_queue(&p->pqm, dev, &q_properties, &queue_id,
   NULL, NULL, NULL, &doorbell_offset_in_process);
 if (err != 0)
  goto err_create_queue;

 args->queue_id = queue_id;


 /* Return gpu_id as doorbell offset for mmap usage */
 args->doorbell_offset = KFD_MMAP_TYPE_DOORBELL;
 args->doorbell_offset |= KFD_MMAP_GPU_ID(args->gpu_id);
 if (KFD_IS_SOC15(dev))
  /* On SOC15 ASICs, include the doorbell offset within the
 * process doorbell frame, which is 2 pages.
 */
  args->doorbell_offset |= doorbell_offset_in_process;

 mutex_unlock(&p->mutex);

 pr_debug("Queue id %d was created successfully\n", args->queue_id);

 pr_debug("Ring buffer address == 0x%016llX\n",
   args->ring_base_address);

 pr_debug("Read ptr address == 0x%016llX\n",
   args->read_pointer_address);

 pr_debug("Write ptr address == 0x%016llX\n",
   args->write_pointer_address);

 kfd_dbg_ev_raise(KFD_EC_MASK(EC_QUEUE_NEW), p, dev, queue_id, false, NULL, 0);
 return 0;

err_create_queue:
 kfd_queue_unref_bo_vas(pdd, &q_properties);
 kfd_queue_release_buffers(pdd, &q_properties);
err_acquire_queue_buf:
err_sdma_engine_id:
err_bind_process:
err_pdd:
 mutex_unlock(&p->mutex);
 return err;
}

static int kfd_ioctl_destroy_queue(struct file *filp, struct kfd_process *p,
     void *data)
{
 int retval;
 struct kfd_ioctl_destroy_queue_args *args = data;

 pr_debug("Destroying queue id %d for process pid %d\n",
    args->queue_id,
    p->lead_thread->pid);

 mutex_lock(&p->mutex);

 retval = pqm_destroy_queue(&p->pqm, args->queue_id);

 mutex_unlock(&p->mutex);
 return retval;
}

static int kfd_ioctl_update_queue(struct file *filp, struct kfd_process *p,
     void *data)
{
 int retval;
 struct kfd_ioctl_update_queue_args *args = data;
 struct queue_properties properties;

 /*
 * Repurpose queue percentage to accommodate new features:
 * bit 0-7: queue percentage
 * bit 8-15: pm4_target_xcc
 */
 if ((args->queue_percentage & 0xFF) > KFD_MAX_QUEUE_PERCENTAGE) {
  pr_err("Queue percentage must be between 0 to KFD_MAX_QUEUE_PERCENTAGE\n");
  return -EINVAL;
 }

 if (args->queue_priority > KFD_MAX_QUEUE_PRIORITY) {
  pr_err("Queue priority must be between 0 to KFD_MAX_QUEUE_PRIORITY\n");
  return -EINVAL;
 }

 if ((args->ring_base_address) &&
  (!access_ok((const void __user *) args->ring_base_address,
   sizeof(uint64_t)))) {
  pr_err("Can't access ring base address\n");
  return -EFAULT;
 }

 if (!is_power_of_2(args->ring_size) && (args->ring_size != 0)) {
  pr_err("Ring size must be a power of 2 or 0\n");
  return -EINVAL;
 }

 if (args->ring_size < KFD_MIN_QUEUE_RING_SIZE) {
  args->ring_size = KFD_MIN_QUEUE_RING_SIZE;
  pr_debug("Size lower. clamped to KFD_MIN_QUEUE_RING_SIZE");
 }

 properties.queue_address = args->ring_base_address;
 properties.queue_size = args->ring_size;
 properties.queue_percent = args->queue_percentage & 0xFF;
 /* bit 8-15 are repurposed to be PM4 target XCC */
 properties.pm4_target_xcc = (args->queue_percentage >> 8) & 0xFF;
 properties.priority = args->queue_priority;

 pr_debug("Updating queue id %d for process pid %d\n",
   args->queue_id, p->lead_thread->pid);

 mutex_lock(&p->mutex);

 retval = pqm_update_queue_properties(&p->pqm, args->queue_id, &properties);

 mutex_unlock(&p->mutex);

 return retval;
}

static int kfd_ioctl_set_cu_mask(struct file *filp, struct kfd_process *p,
     void *data)
{
 int retval;
 const int max_num_cus = 1024;
 struct kfd_ioctl_set_cu_mask_args *args = data;
 struct mqd_update_info minfo = {0};
 uint32_t __user *cu_mask_ptr = (uint32_t __user *)args->cu_mask_ptr;
 size_t cu_mask_size = sizeof(uint32_t) * (args->num_cu_mask / 32);

 if ((args->num_cu_mask % 32) != 0) {
  pr_debug("num_cu_mask 0x%x must be a multiple of 32",
    args->num_cu_mask);
  return -EINVAL;
 }

 minfo.cu_mask.count = args->num_cu_mask;
 if (minfo.cu_mask.count == 0) {
  pr_debug("CU mask cannot be 0");
  return -EINVAL;
 }

 /* To prevent an unreasonably large CU mask size, set an arbitrary
 * limit of max_num_cus bits.  We can then just drop any CU mask bits
 * past max_num_cus bits and just use the first max_num_cus bits.
 */
 if (minfo.cu_mask.count > max_num_cus) {
  pr_debug("CU mask cannot be greater than 1024 bits");
  minfo.cu_mask.count = max_num_cus;
  cu_mask_size = sizeof(uint32_t) * (max_num_cus/32);
 }

 minfo.cu_mask.ptr = kzalloc(cu_mask_size, GFP_KERNEL);
 if (!minfo.cu_mask.ptr)
  return -ENOMEM;

 retval = copy_from_user(minfo.cu_mask.ptr, cu_mask_ptr, cu_mask_size);
 if (retval) {
  pr_debug("Could not copy CU mask from userspace");
  retval = -EFAULT;
  goto out;
 }

 mutex_lock(&p->mutex);

 retval = pqm_update_mqd(&p->pqm, args->queue_id, &minfo);

 mutex_unlock(&p->mutex);

out:
 kfree(minfo.cu_mask.ptr);
 return retval;
}

static int kfd_ioctl_get_queue_wave_state(struct file *filep,
       struct kfd_process *p, void *data)
{
 struct kfd_ioctl_get_queue_wave_state_args *args = data;
 int r;

 mutex_lock(&p->mutex);

 r = pqm_get_wave_state(&p->pqm, args->queue_id,
          (void __user *)args->ctl_stack_address,
          &args->ctl_stack_used_size,
          &args->save_area_used_size);

 mutex_unlock(&p->mutex);

 return r;
}

static int kfd_ioctl_set_memory_policy(struct file *filep,
     struct kfd_process *p, void *data)
{
 struct kfd_ioctl_set_memory_policy_args *args = data;
 int err = 0;
 struct kfd_process_device *pdd;
 enum cache_policy default_policy, alternate_policy;

 if (args->default_policy != KFD_IOC_CACHE_POLICY_COHERENT
     && args->default_policy != KFD_IOC_CACHE_POLICY_NONCOHERENT) {
  return -EINVAL;
 }

 if (args->alternate_policy != KFD_IOC_CACHE_POLICY_COHERENT
     && args->alternate_policy != KFD_IOC_CACHE_POLICY_NONCOHERENT) {
  return -EINVAL;
 }

 mutex_lock(&p->mutex);
 pdd = kfd_process_device_data_by_id(p, args->gpu_id);
 if (!pdd) {
  pr_debug("Could not find gpu id 0x%x\n", args->gpu_id);
  err = -EINVAL;
  goto err_pdd;
 }

 pdd = kfd_bind_process_to_device(pdd->dev, p);
 if (IS_ERR(pdd)) {
  err = -ESRCH;
  goto out;
 }

 default_policy = (args->default_policy == KFD_IOC_CACHE_POLICY_COHERENT)
    ? cache_policy_coherent : cache_policy_noncoherent;

 alternate_policy =
  (args->alternate_policy == KFD_IOC_CACHE_POLICY_COHERENT)
     ? cache_policy_coherent : cache_policy_noncoherent;

 if (!pdd->dev->dqm->ops.set_cache_memory_policy(pdd->dev->dqm,
    &pdd->qpd,
    default_policy,
    alternate_policy,
    (void __user *)args->alternate_aperture_base,
    args->alternate_aperture_size,
    args->misc_process_flag))
  err = -EINVAL;

out:
err_pdd:
 mutex_unlock(&p->mutex);

 return err;
}

static int kfd_ioctl_set_trap_handler(struct file *filep,
     struct kfd_process *p, void *data)
{
 struct kfd_ioctl_set_trap_handler_args *args = data;
 int err = 0;
 struct kfd_process_device *pdd;

 mutex_lock(&p->mutex);

 pdd = kfd_process_device_data_by_id(p, args->gpu_id);
 if (!pdd) {
  err = -EINVAL;
  goto err_pdd;
 }

 pdd = kfd_bind_process_to_device(pdd->dev, p);
 if (IS_ERR(pdd)) {
  err = -ESRCH;
  goto out;
 }

 kfd_process_set_trap_handler(&pdd->qpd, args->tba_addr, args->tma_addr);

out:
err_pdd:
 mutex_unlock(&p->mutex);

 return err;
}

static int kfd_ioctl_dbg_register(struct file *filep,
    struct kfd_process *p, void *data)
{
 return -EPERM;
}

static int kfd_ioctl_dbg_unregister(struct file *filep,
    struct kfd_process *p, void *data)
{
 return -EPERM;
}

static int kfd_ioctl_dbg_address_watch(struct file *filep,
     struct kfd_process *p, void *data)
{
 return -EPERM;
}

/* Parse and generate fixed size data structure for wave control */
static int kfd_ioctl_dbg_wave_control(struct file *filep,
     struct kfd_process *p, void *data)
{
 return -EPERM;
}

static int kfd_ioctl_get_clock_counters(struct file *filep,
    struct kfd_process *p, void *data)
{
 struct kfd_ioctl_get_clock_counters_args *args = data;
 struct kfd_process_device *pdd;

 mutex_lock(&p->mutex);
 pdd = kfd_process_device_data_by_id(p, args->gpu_id);
 mutex_unlock(&p->mutex);
 if (pdd)
  /* Reading GPU clock counter from KGD */
  args->gpu_clock_counter = amdgpu_amdkfd_get_gpu_clock_counter(pdd->dev->adev);
 else
  /* Node without GPU resource */
  args->gpu_clock_counter = 0;

 /* No access to rdtsc. Using raw monotonic time */
 args->cpu_clock_counter = ktime_get_raw_ns();
 args->system_clock_counter = ktime_get_boottime_ns();

 /* Since the counter is in nano-seconds we use 1GHz frequency */
 args->system_clock_freq = 1000000000;

 return 0;
}


static int kfd_ioctl_get_process_apertures(struct file *filp,
    struct kfd_process *p, void *data)
{
 struct kfd_ioctl_get_process_apertures_args *args = data;
 struct kfd_process_device_apertures *pAperture;
 int i;

 dev_dbg(kfd_device, "get apertures for process pid %d", p->lead_thread->pid);

 args->num_of_nodes = 0;

 mutex_lock(&p->mutex);
 /* Run over all pdd of the process */
 for (i = 0; i < p->n_pdds; i++) {
  struct kfd_process_device *pdd = p->pdds[i];

  pAperture =
   &args->process_apertures[args->num_of_nodes];
  pAperture->gpu_id = pdd->dev->id;
  pAperture->lds_base = pdd->lds_base;
  pAperture->lds_limit = pdd->lds_limit;
  pAperture->gpuvm_base = pdd->gpuvm_base;
  pAperture->gpuvm_limit = pdd->gpuvm_limit;
  pAperture->scratch_base = pdd->scratch_base;
  pAperture->scratch_limit = pdd->scratch_limit;

  dev_dbg(kfd_device,
   "node id %u\n", args->num_of_nodes);
  dev_dbg(kfd_device,
   "gpu id %u\n", pdd->dev->id);
  dev_dbg(kfd_device,
   "lds_base %llX\n", pdd->lds_base);
  dev_dbg(kfd_device,
   "lds_limit %llX\n", pdd->lds_limit);
  dev_dbg(kfd_device,
   "gpuvm_base %llX\n", pdd->gpuvm_base);
  dev_dbg(kfd_device,
   "gpuvm_limit %llX\n", pdd->gpuvm_limit);
  dev_dbg(kfd_device,
   "scratch_base %llX\n", pdd->scratch_base);
  dev_dbg(kfd_device,
   "scratch_limit %llX\n", pdd->scratch_limit);

  if (++args->num_of_nodes >= NUM_OF_SUPPORTED_GPUS)
   break;
 }
 mutex_unlock(&p->mutex);

 return 0;
}

static int kfd_ioctl_get_process_apertures_new(struct file *filp,
    struct kfd_process *p, void *data)
{
 struct kfd_ioctl_get_process_apertures_new_args *args = data;
 struct kfd_process_device_apertures *pa;
 int ret;
 int i;

 dev_dbg(kfd_device, "get apertures for process pid %d",
   p->lead_thread->pid);

 if (args->num_of_nodes == 0) {
  /* Return number of nodes, so that user space can alloacate
 * sufficient memory
 */
  mutex_lock(&p->mutex);
  args->num_of_nodes = p->n_pdds;
  goto out_unlock;
 }

 /* Fill in process-aperture information for all available
 * nodes, but not more than args->num_of_nodes as that is
 * the amount of memory allocated by user
 */
 pa = kcalloc(args->num_of_nodes, sizeof(struct kfd_process_device_apertures),
       GFP_KERNEL);
 if (!pa)
  return -ENOMEM;

 mutex_lock(&p->mutex);

 if (!p->n_pdds) {
  args->num_of_nodes = 0;
  kfree(pa);
  goto out_unlock;
 }

 /* Run over all pdd of the process */
 for (i = 0; i < min(p->n_pdds, args->num_of_nodes); i++) {
  struct kfd_process_device *pdd = p->pdds[i];

  pa[i].gpu_id = pdd->dev->id;
  pa[i].lds_base = pdd->lds_base;
  pa[i].lds_limit = pdd->lds_limit;
  pa[i].gpuvm_base = pdd->gpuvm_base;
  pa[i].gpuvm_limit = pdd->gpuvm_limit;
  pa[i].scratch_base = pdd->scratch_base;
  pa[i].scratch_limit = pdd->scratch_limit;

  dev_dbg(kfd_device,
   "gpu id %u\n", pdd->dev->id);
  dev_dbg(kfd_device,
   "lds_base %llX\n", pdd->lds_base);
  dev_dbg(kfd_device,
   "lds_limit %llX\n", pdd->lds_limit);
  dev_dbg(kfd_device,
   "gpuvm_base %llX\n", pdd->gpuvm_base);
  dev_dbg(kfd_device,
   "gpuvm_limit %llX\n", pdd->gpuvm_limit);
  dev_dbg(kfd_device,
   "scratch_base %llX\n", pdd->scratch_base);
  dev_dbg(kfd_device,
   "scratch_limit %llX\n", pdd->scratch_limit);
 }
 mutex_unlock(&p->mutex);

 args->num_of_nodes = i;
 ret = copy_to_user(
   (void __user *)args->kfd_process_device_apertures_ptr,
   pa,
   (i * sizeof(struct kfd_process_device_apertures)));
 kfree(pa);
 return ret ? -EFAULT : 0;

out_unlock:
 mutex_unlock(&p->mutex);
 return 0;
}

static int kfd_ioctl_create_event(struct file *filp, struct kfd_process *p,
     void *data)
{
 struct kfd_ioctl_create_event_args *args = data;
 int err;

 /* For dGPUs the event page is allocated in user mode. The
 * handle is passed to KFD with the first call to this IOCTL
 * through the event_page_offset field.
 */
 if (args->event_page_offset) {
  mutex_lock(&p->mutex);
  err = kfd_kmap_event_page(p, args->event_page_offset);
  mutex_unlock(&p->mutex);
  if (err)
   return err;
 }

 err = kfd_event_create(filp, p, args->event_type,
    args->auto_reset != 0, args->node_id,
    &args->event_id, &args->event_trigger_data,
    &args->event_page_offset,
    &args->event_slot_index);

 pr_debug("Created event (id:0x%08x) (%s)\n", args->event_id, __func__);
 return err;
}

static int kfd_ioctl_destroy_event(struct file *filp, struct kfd_process *p,
     void *data)
{
 struct kfd_ioctl_destroy_event_args *args = data;

 return kfd_event_destroy(p, args->event_id);
}

static int kfd_ioctl_set_event(struct file *filp, struct kfd_process *p,
    void *data)
{
 struct kfd_ioctl_set_event_args *args = data;

 return kfd_set_event(p, args->event_id);
}

static int kfd_ioctl_reset_event(struct file *filp, struct kfd_process *p,
    void *data)
{
 struct kfd_ioctl_reset_event_args *args = data;

 return kfd_reset_event(p, args->event_id);
}

static int kfd_ioctl_wait_events(struct file *filp, struct kfd_process *p,
    void *data)
{
 struct kfd_ioctl_wait_events_args *args = data;

 return kfd_wait_on_events(p, args->num_events,
   (void __user *)args->events_ptr,
   (args->wait_for_all != 0),
   &args->timeout, &args->wait_result);
}
static int kfd_ioctl_set_scratch_backing_va(struct file *filep,
     struct kfd_process *p, void *data)
{
 struct kfd_ioctl_set_scratch_backing_va_args *args = data;
 struct kfd_process_device *pdd;
 struct kfd_node *dev;
 long err;

 mutex_lock(&p->mutex);
 pdd = kfd_process_device_data_by_id(p, args->gpu_id);
 if (!pdd) {
  err = -EINVAL;
  goto err_pdd;
 }
 dev = pdd->dev;

 pdd = kfd_bind_process_to_device(dev, p);
 if (IS_ERR(pdd)) {
  err = PTR_ERR(pdd);
  goto bind_process_to_device_fail;
 }

 pdd->qpd.sh_hidden_private_base = args->va_addr;

 mutex_unlock(&p->mutex);

 if (dev->dqm->sched_policy == KFD_SCHED_POLICY_NO_HWS &&
     pdd->qpd.vmid != 0 && dev->kfd2kgd->set_scratch_backing_va)
  dev->kfd2kgd->set_scratch_backing_va(
   dev->adev, args->va_addr, pdd->qpd.vmid);

 return 0;

bind_process_to_device_fail:
err_pdd:
 mutex_unlock(&p->mutex);
 return err;
}

static int kfd_ioctl_get_tile_config(struct file *filep,
  struct kfd_process *p, void *data)
{
 struct kfd_ioctl_get_tile_config_args *args = data;
 struct kfd_process_device *pdd;
 struct tile_config config;
 int err = 0;

 mutex_lock(&p->mutex);
 pdd = kfd_process_device_data_by_id(p, args->gpu_id);
 mutex_unlock(&p->mutex);
 if (!pdd)
  return -EINVAL;

 amdgpu_amdkfd_get_tile_config(pdd->dev->adev, &config);

 args->gb_addr_config = config.gb_addr_config;
 args->num_banks = config.num_banks;
 args->num_ranks = config.num_ranks;

 if (args->num_tile_configs > config.num_tile_configs)
  args->num_tile_configs = config.num_tile_configs;
 err = copy_to_user((void __user *)args->tile_config_ptr,
   config.tile_config_ptr,
   args->num_tile_configs * sizeof(uint32_t));
 if (err) {
  args->num_tile_configs = 0;
  return -EFAULT;
 }

 if (args->num_macro_tile_configs > config.num_macro_tile_configs)
  args->num_macro_tile_configs =
    config.num_macro_tile_configs;
 err = copy_to_user((void __user *)args->macro_tile_config_ptr,
   config.macro_tile_config_ptr,
   args->num_macro_tile_configs * sizeof(uint32_t));
 if (err) {
  args->num_macro_tile_configs = 0;
  return -EFAULT;
 }

 return 0;
}

static int kfd_ioctl_acquire_vm(struct file *filep, struct kfd_process *p,
    void *data)
{
 struct kfd_ioctl_acquire_vm_args *args = data;
 struct kfd_process_device *pdd;
 struct file *drm_file;
 int ret;

 drm_file = fget(args->drm_fd);
 if (!drm_file)
  return -EINVAL;

 mutex_lock(&p->mutex);
 pdd = kfd_process_device_data_by_id(p, args->gpu_id);
 if (!pdd) {
  ret = -EINVAL;
  goto err_pdd;
 }

 if (pdd->drm_file) {
  ret = pdd->drm_file == drm_file ? 0 : -EBUSY;
  goto err_drm_file;
 }

 ret = kfd_process_device_init_vm(pdd, drm_file);
 if (ret)
  goto err_unlock;

 /* On success, the PDD keeps the drm_file reference */
 mutex_unlock(&p->mutex);

 return 0;

err_unlock:
err_pdd:
err_drm_file:
 mutex_unlock(&p->mutex);
 fput(drm_file);
 return ret;
}

bool kfd_dev_is_large_bar(struct kfd_node *dev)
{
 if (dev->kfd->adev->debug_largebar) {
  pr_debug("Simulate large-bar allocation on non large-bar machine\n");
  return true;
 }

 if (dev->local_mem_info.local_mem_size_private == 0 &&
     dev->local_mem_info.local_mem_size_public > 0)
  return true;

 if (dev->local_mem_info.local_mem_size_public == 0 &&
     dev->kfd->adev->gmc.is_app_apu) {
  pr_debug("APP APU, Consider like a large bar system\n");
  return true;
 }

 return false;
}

static int kfd_ioctl_get_available_memory(struct file *filep,
       struct kfd_process *p, void *data)
{
 struct kfd_ioctl_get_available_memory_args *args = data;
 struct kfd_process_device *pdd = kfd_lock_pdd_by_id(p, args->gpu_id);

 if (!pdd)
  return -EINVAL;
 args->available = amdgpu_amdkfd_get_available_memory(pdd->dev->adev,
       pdd->dev->node_id);
 kfd_unlock_pdd(pdd);
 return 0;
}

static int kfd_ioctl_alloc_memory_of_gpu(struct file *filep,
     struct kfd_process *p, void *data)
{
 struct kfd_ioctl_alloc_memory_of_gpu_args *args = data;
 struct kfd_process_device *pdd;
 void *mem;
 struct kfd_node *dev;
 int idr_handle;
 long err;
 uint64_t offset = args->mmap_offset;
 uint32_t flags = args->flags;

 if (args->size == 0)
  return -EINVAL;

#if IS_ENABLED(CONFIG_HSA_AMD_SVM)
 /* Flush pending deferred work to avoid racing with deferred actions
 * from previous memory map changes (e.g. munmap).
 */
 svm_range_list_lock_and_flush_work(&p->svms, current->mm);
 mutex_lock(&p->svms.lock);
 mmap_write_unlock(current->mm);

 /* Skip a special case that allocates VRAM without VA,
 * VA will be invalid of 0.
 */
 if (!(!args->va_addr && (flags & KFD_IOC_ALLOC_MEM_FLAGS_VRAM)) &&
     interval_tree_iter_first(&p->svms.objects,
         args->va_addr >> PAGE_SHIFT,
         (args->va_addr + args->size - 1) >> PAGE_SHIFT)) {
  pr_err("Address: 0x%llx already allocated by SVM\n",
   args->va_addr);
  mutex_unlock(&p->svms.lock);
  return -EADDRINUSE;
 }

 /* When register user buffer check if it has been registered by svm by
 * buffer cpu virtual address.
 */
 if ((flags & KFD_IOC_ALLOC_MEM_FLAGS_USERPTR) &&
     interval_tree_iter_first(&p->svms.objects,
         args->mmap_offset >> PAGE_SHIFT,
         (args->mmap_offset  + args->size - 1) >> PAGE_SHIFT)) {
  pr_err("User Buffer Address: 0x%llx already allocated by SVM\n",
   args->mmap_offset);
  mutex_unlock(&p->svms.lock);
  return -EADDRINUSE;
 }

 mutex_unlock(&p->svms.lock);
#endif
 mutex_lock(&p->mutex);
 pdd = kfd_process_device_data_by_id(p, args->gpu_id);
 if (!pdd) {
  err = -EINVAL;
  goto err_pdd;
 }

 dev = pdd->dev;

 if ((flags & KFD_IOC_ALLOC_MEM_FLAGS_PUBLIC) &&
  (flags & KFD_IOC_ALLOC_MEM_FLAGS_VRAM) &&
  !kfd_dev_is_large_bar(dev)) {
  pr_err("Alloc host visible vram on small bar is not allowed\n");
  err = -EINVAL;
  goto err_large_bar;
 }

 pdd = kfd_bind_process_to_device(dev, p);
 if (IS_ERR(pdd)) {
  err = PTR_ERR(pdd);
  goto err_unlock;
 }

 if (flags & KFD_IOC_ALLOC_MEM_FLAGS_DOORBELL) {
  if (args->size != kfd_doorbell_process_slice(dev->kfd)) {
   err = -EINVAL;
   goto err_unlock;
  }
  offset = kfd_get_process_doorbells(pdd);
  if (!offset) {
   err = -ENOMEM;
   goto err_unlock;
  }
 } else if (flags & KFD_IOC_ALLOC_MEM_FLAGS_MMIO_REMAP) {
  if (args->size != PAGE_SIZE) {
   err = -EINVAL;
   goto err_unlock;
  }
  offset = dev->adev->rmmio_remap.bus_addr;
  if (!offset || (PAGE_SIZE > 4096)) {
   err = -ENOMEM;
   goto err_unlock;
  }
 }

 err = amdgpu_amdkfd_gpuvm_alloc_memory_of_gpu(
  dev->adev, args->va_addr, args->size,
  pdd->drm_priv, (struct kgd_mem **) &mem, &offset,
  flags, false);

 if (err)
  goto err_unlock;

 idr_handle = kfd_process_device_create_obj_handle(pdd, mem);
 if (idr_handle < 0) {
  err = -EFAULT;
  goto err_free;
 }

 /* Update the VRAM usage count */
 if (flags & KFD_IOC_ALLOC_MEM_FLAGS_VRAM) {
  uint64_t size = args->size;

  if (flags & KFD_IOC_ALLOC_MEM_FLAGS_AQL_QUEUE_MEM)
   size >>= 1;
  atomic64_add(PAGE_ALIGN(size), &pdd->vram_usage);
 }

 mutex_unlock(&p->mutex);

 args->handle = MAKE_HANDLE(args->gpu_id, idr_handle);
 args->mmap_offset = offset;

 /* MMIO is mapped through kfd device
 * Generate a kfd mmap offset
 */
 if (flags & KFD_IOC_ALLOC_MEM_FLAGS_MMIO_REMAP)
  args->mmap_offset = KFD_MMAP_TYPE_MMIO
     | KFD_MMAP_GPU_ID(args->gpu_id);

 return 0;

err_free:
 amdgpu_amdkfd_gpuvm_free_memory_of_gpu(dev->adev, (struct kgd_mem *)mem,
            pdd->drm_priv, NULL);
err_unlock:
err_pdd:
err_large_bar:
 mutex_unlock(&p->mutex);
 return err;
}

static int kfd_ioctl_free_memory_of_gpu(struct file *filep,
     struct kfd_process *p, void *data)
{
 struct kfd_ioctl_free_memory_of_gpu_args *args = data;
 struct kfd_process_device *pdd;
 void *mem;
 int ret;
 uint64_t size = 0;

 mutex_lock(&p->mutex);
 /*
 * Safeguard to prevent user space from freeing signal BO.
 * It will be freed at process termination.
 */
 if (p->signal_handle && (p->signal_handle == args->handle)) {
  pr_err("Free signal BO is not allowed\n");
  ret = -EPERM;
  goto err_unlock;
 }

 pdd = kfd_process_device_data_by_id(p, GET_GPU_ID(args->handle));
 if (!pdd) {
  pr_err("Process device data doesn't exist\n");
  ret = -EINVAL;
  goto err_pdd;
 }

 mem = kfd_process_device_translate_handle(
  pdd, GET_IDR_HANDLE(args->handle));
 if (!mem) {
  ret = -EINVAL;
  goto err_unlock;
 }

 ret = amdgpu_amdkfd_gpuvm_free_memory_of_gpu(pdd->dev->adev,
    (struct kgd_mem *)mem, pdd->drm_priv, &size);

 /* If freeing the buffer failed, leave the handle in place for
 * clean-up during process tear-down.
 */
 if (!ret)
  kfd_process_device_remove_obj_handle(
   pdd, GET_IDR_HANDLE(args->handle));

 atomic64_sub(size, &pdd->vram_usage);

err_unlock:
err_pdd:
 mutex_unlock(&p->mutex);
 return ret;
}

static int kfd_ioctl_map_memory_to_gpu(struct file *filep,
     struct kfd_process *p, void *data)
{
 struct kfd_ioctl_map_memory_to_gpu_args *args = data;
 struct kfd_process_device *pdd, *peer_pdd;
 void *mem;
 struct kfd_node *dev;
 long err = 0;
 int i;
 uint32_t *devices_arr = NULL;

 if (!args->n_devices) {
  pr_debug("Device IDs array empty\n");
  return -EINVAL;
 }
 if (args->n_success > args->n_devices) {
  pr_debug("n_success exceeds n_devices\n");
  return -EINVAL;
 }

 devices_arr = kmalloc_array(args->n_devices, sizeof(*devices_arr),
        GFP_KERNEL);
 if (!devices_arr)
  return -ENOMEM;

 err = copy_from_user(devices_arr,
        (void __user *)args->device_ids_array_ptr,
        args->n_devices * sizeof(*devices_arr));
 if (err != 0) {
  err = -EFAULT;
  goto copy_from_user_failed;
 }

 mutex_lock(&p->mutex);
 pdd = kfd_process_device_data_by_id(p, GET_GPU_ID(args->handle));
 if (!pdd) {
  err = -EINVAL;
  goto get_process_device_data_failed;
 }
 dev = pdd->dev;

 pdd = kfd_bind_process_to_device(dev, p);
 if (IS_ERR(pdd)) {
  err = PTR_ERR(pdd);
  goto bind_process_to_device_failed;
 }

 mem = kfd_process_device_translate_handle(pdd,
      GET_IDR_HANDLE(args->handle));
 if (!mem) {
  err = -ENOMEM;
  goto get_mem_obj_from_handle_failed;
 }

 for (i = args->n_success; i < args->n_devices; i++) {
  peer_pdd = kfd_process_device_data_by_id(p, devices_arr[i]);
  if (!peer_pdd) {
   pr_debug("Getting device by id failed for 0x%x\n",
     devices_arr[i]);
   err = -EINVAL;
   goto get_mem_obj_from_handle_failed;
  }

  peer_pdd = kfd_bind_process_to_device(peer_pdd->dev, p);
  if (IS_ERR(peer_pdd)) {
   err = PTR_ERR(peer_pdd);
   goto get_mem_obj_from_handle_failed;
  }

  err = amdgpu_amdkfd_gpuvm_map_memory_to_gpu(
   peer_pdd->dev->adev, (struct kgd_mem *)mem,
   peer_pdd->drm_priv);
  if (err) {
   struct pci_dev *pdev = peer_pdd->dev->adev->pdev;

   dev_err(dev->adev->dev,
          "Failed to map peer:%04x:%02x:%02x.%d mem_domain:%d\n",
          pci_domain_nr(pdev->bus),
          pdev->bus->number,
          PCI_SLOT(pdev->devfn),
          PCI_FUNC(pdev->devfn),
          ((struct kgd_mem *)mem)->domain);
   goto map_memory_to_gpu_failed;
  }
  args->n_success = i+1;
 }

 err = amdgpu_amdkfd_gpuvm_sync_memory(dev->adev, (struct kgd_mem *) mem, true);
 if (err) {
  pr_debug("Sync memory failed, wait interrupted by user signal\n");
  goto sync_memory_failed;
 }

 mutex_unlock(&p->mutex);

 /* Flush TLBs after waiting for the page table updates to complete */
 for (i = 0; i < args->n_devices; i++) {
  peer_pdd = kfd_process_device_data_by_id(p, devices_arr[i]);
  if (WARN_ON_ONCE(!peer_pdd))
   continue;
  kfd_flush_tlb(peer_pdd, TLB_FLUSH_LEGACY);
 }
 kfree(devices_arr);

 return err;

get_process_device_data_failed:
bind_process_to_device_failed:
get_mem_obj_from_handle_failed:
map_memory_to_gpu_failed:
sync_memory_failed:
 mutex_unlock(&p->mutex);
copy_from_user_failed:
 kfree(devices_arr);

 return err;
}

static int kfd_ioctl_unmap_memory_from_gpu(struct file *filep,
     struct kfd_process *p, void *data)
{
 struct kfd_ioctl_unmap_memory_from_gpu_args *args = data;
 struct kfd_process_device *pdd, *peer_pdd;
 void *mem;
 long err = 0;
 uint32_t *devices_arr = NULL, i;
 bool flush_tlb;

 if (!args->n_devices) {
  pr_debug("Device IDs array empty\n");
  return -EINVAL;
 }
 if (args->n_success > args->n_devices) {
  pr_debug("n_success exceeds n_devices\n");
  return -EINVAL;
 }

 devices_arr = kmalloc_array(args->n_devices, sizeof(*devices_arr),
        GFP_KERNEL);
 if (!devices_arr)
  return -ENOMEM;

 err = copy_from_user(devices_arr,
        (void __user *)args->device_ids_array_ptr,
        args->n_devices * sizeof(*devices_arr));
 if (err != 0) {
  err = -EFAULT;
  goto copy_from_user_failed;
 }

 mutex_lock(&p->mutex);
 pdd = kfd_process_device_data_by_id(p, GET_GPU_ID(args->handle));
 if (!pdd) {
  err = -EINVAL;
  goto bind_process_to_device_failed;
 }

 mem = kfd_process_device_translate_handle(pdd,
      GET_IDR_HANDLE(args->handle));
 if (!mem) {
  err = -ENOMEM;
  goto get_mem_obj_from_handle_failed;
 }

 for (i = args->n_success; i < args->n_devices; i++) {
  peer_pdd = kfd_process_device_data_by_id(p, devices_arr[i]);
  if (!peer_pdd) {
   err = -EINVAL;
   goto get_mem_obj_from_handle_failed;
  }
  err = amdgpu_amdkfd_gpuvm_unmap_memory_from_gpu(
   peer_pdd->dev->adev, (struct kgd_mem *)mem, peer_pdd->drm_priv);
  if (err) {
   pr_debug("Failed to unmap from gpu %d/%d\n", i, args->n_devices);
   goto unmap_memory_from_gpu_failed;
  }
  args->n_success = i+1;
 }

 flush_tlb = kfd_flush_tlb_after_unmap(pdd->dev->kfd);
 if (flush_tlb) {
  err = amdgpu_amdkfd_gpuvm_sync_memory(pdd->dev->adev,
    (struct kgd_mem *) mem, true);
  if (err) {
   pr_debug("Sync memory failed, wait interrupted by user signal\n");
   goto sync_memory_failed;
  }
 }

 /* Flush TLBs after waiting for the page table updates to complete */
 for (i = 0; i < args->n_devices; i++) {
  peer_pdd = kfd_process_device_data_by_id(p, devices_arr[i]);
  if (WARN_ON_ONCE(!peer_pdd))
   continue;
  if (flush_tlb)
   kfd_flush_tlb(peer_pdd, TLB_FLUSH_HEAVYWEIGHT);

  /* Remove dma mapping after tlb flush to avoid IO_PAGE_FAULT */
  err = amdgpu_amdkfd_gpuvm_dmaunmap_mem(mem, peer_pdd->drm_priv);
  if (err)
   goto sync_memory_failed;
 }

 mutex_unlock(&p->mutex);

 kfree(devices_arr);

 return 0;

bind_process_to_device_failed:
get_mem_obj_from_handle_failed:
unmap_memory_from_gpu_failed:
sync_memory_failed:
 mutex_unlock(&p->mutex);
copy_from_user_failed:
 kfree(devices_arr);
 return err;
}

static int kfd_ioctl_alloc_queue_gws(struct file *filep,
  struct kfd_process *p, void *data)
{
 int retval;
 struct kfd_ioctl_alloc_queue_gws_args *args = data;
 struct queue *q;
 struct kfd_node *dev;

 mutex_lock(&p->mutex);
 q = pqm_get_user_queue(&p->pqm, args->queue_id);

 if (q) {
  dev = q->device;
 } else {
  retval = -EINVAL;
  goto out_unlock;
 }

 if (!dev->gws) {
  retval = -ENODEV;
  goto out_unlock;
 }

 if (dev->dqm->sched_policy == KFD_SCHED_POLICY_NO_HWS) {
  retval = -ENODEV;
  goto out_unlock;
 }

 if (p->debug_trap_enabled && (!kfd_dbg_has_gws_support(dev) ||
          kfd_dbg_has_cwsr_workaround(dev))) {
  retval = -EBUSY;
  goto out_unlock;
 }

 retval = pqm_set_gws(&p->pqm, args->queue_id, args->num_gws ? dev->gws : NULL);
 mutex_unlock(&p->mutex);

 args->first_gws = 0;
 return retval;

out_unlock:
 mutex_unlock(&p->mutex);
 return retval;
}

static int kfd_ioctl_get_dmabuf_info(struct file *filep,
  struct kfd_process *p, void *data)
{
 struct kfd_ioctl_get_dmabuf_info_args *args = data;
 struct kfd_node *dev = NULL;
 struct amdgpu_device *dmabuf_adev;
 void *metadata_buffer = NULL;
 uint32_t flags;
 int8_t xcp_id;
 unsigned int i;
 int r;

 /* Find a KFD GPU device that supports the get_dmabuf_info query */
 for (i = 0; kfd_topology_enum_kfd_devices(i, &dev) == 0; i++)
  if (dev && !kfd_devcgroup_check_permission(dev))
   break;
 if (!dev)
  return -EINVAL;

 if (args->metadata_ptr) {
  metadata_buffer = kzalloc(args->metadata_size, GFP_KERNEL);
  if (!metadata_buffer)
   return -ENOMEM;
 }

 /* Get dmabuf info from KGD */
 r = amdgpu_amdkfd_get_dmabuf_info(dev->adev, args->dmabuf_fd,
       &dmabuf_adev, &args->size,
       metadata_buffer, args->metadata_size,
       &args->metadata_size, &flags, &xcp_id);
 if (r)
  goto exit;

 if (xcp_id >= 0)
  args->gpu_id = dmabuf_adev->kfd.dev->nodes[xcp_id]->id;
 else
  args->gpu_id = dev->id;
 args->flags = flags;

 /* Copy metadata buffer to user mode */
 if (metadata_buffer) {
  r = copy_to_user((void __user *)args->metadata_ptr,
     metadata_buffer, args->metadata_size);
  if (r != 0)
   r = -EFAULT;
 }

exit:
 kfree(metadata_buffer);

 return r;
}

static int kfd_ioctl_import_dmabuf(struct file *filep,
       struct kfd_process *p, void *data)
{
 struct kfd_ioctl_import_dmabuf_args *args = data;
 struct kfd_process_device *pdd;
 int idr_handle;
 uint64_t size;
 void *mem;
 int r;

 mutex_lock(&p->mutex);
 pdd = kfd_process_device_data_by_id(p, args->gpu_id);
 if (!pdd) {
  r = -EINVAL;
  goto err_unlock;
 }

 pdd = kfd_bind_process_to_device(pdd->dev, p);
 if (IS_ERR(pdd)) {
  r = PTR_ERR(pdd);
  goto err_unlock;
 }

 r = amdgpu_amdkfd_gpuvm_import_dmabuf_fd(pdd->dev->adev, args->dmabuf_fd,
       args->va_addr, pdd->drm_priv,
       (struct kgd_mem **)&mem, &size,
       NULL);
 if (r)
  goto err_unlock;

 idr_handle = kfd_process_device_create_obj_handle(pdd, mem);
 if (idr_handle < 0) {
  r = -EFAULT;
  goto err_free;
 }

 mutex_unlock(&p->mutex);

 args->handle = MAKE_HANDLE(args->gpu_id, idr_handle);

 return 0;

err_free:
 amdgpu_amdkfd_gpuvm_free_memory_of_gpu(pdd->dev->adev, (struct kgd_mem *)mem,
            pdd->drm_priv, NULL);
err_unlock:
 mutex_unlock(&p->mutex);
 return r;
}

static int kfd_ioctl_export_dmabuf(struct file *filep,
       struct kfd_process *p, void *data)
{
 struct kfd_ioctl_export_dmabuf_args *args = data;
 struct kfd_process_device *pdd;
 struct dma_buf *dmabuf;
 struct kfd_node *dev;
 void *mem;
 int ret = 0;

 dev = kfd_device_by_id(GET_GPU_ID(args->handle));
 if (!dev)
  return -EINVAL;

 mutex_lock(&p->mutex);

 pdd = kfd_get_process_device_data(dev, p);
 if (!pdd) {
  ret = -EINVAL;
  goto err_unlock;
 }

 mem = kfd_process_device_translate_handle(pdd,
      GET_IDR_HANDLE(args->handle));
 if (!mem) {
  ret = -EINVAL;
  goto err_unlock;
 }

 ret = amdgpu_amdkfd_gpuvm_export_dmabuf(mem, &dmabuf);
 mutex_unlock(&p->mutex);
 if (ret)
  goto err_out;

 ret = dma_buf_fd(dmabuf, args->flags);
 if (ret < 0) {
  dma_buf_put(dmabuf);
  goto err_out;
 }
 /* dma_buf_fd assigns the reference count to the fd, no need to
 * put the reference here.
 */
 args->dmabuf_fd = ret;

 return 0;

err_unlock:
 mutex_unlock(&p->mutex);
err_out:
 return ret;
}

/* Handle requests for watching SMI events */
static int kfd_ioctl_smi_events(struct file *filep,
    struct kfd_process *p, void *data)
{
 struct kfd_ioctl_smi_events_args *args = data;
 struct kfd_process_device *pdd;

 mutex_lock(&p->mutex);

 pdd = kfd_process_device_data_by_id(p, args->gpuid);
 mutex_unlock(&p->mutex);
 if (!pdd)
  return -EINVAL;

 return kfd_smi_event_open(pdd->dev, &args->anon_fd);
}

#if IS_ENABLED(CONFIG_HSA_AMD_SVM)

static int kfd_ioctl_set_xnack_mode(struct file *filep,
        struct kfd_process *p, void *data)
{
 struct kfd_ioctl_set_xnack_mode_args *args = data;
 int r = 0;

 mutex_lock(&p->mutex);
 if (args->xnack_enabled >= 0) {
  if (!list_empty(&p->pqm.queues)) {
   pr_debug("Process has user queues running\n");
   r = -EBUSY;
   goto out_unlock;
  }

  if (p->xnack_enabled == args->xnack_enabled)
   goto out_unlock;

  if (args->xnack_enabled && !kfd_process_xnack_mode(p, true)) {
   r = -EPERM;
   goto out_unlock;
  }

  r = svm_range_switch_xnack_reserve_mem(p, args->xnack_enabled);
 } else {
  args->xnack_enabled = p->xnack_enabled;
 }

out_unlock:
 mutex_unlock(&p->mutex);

 return r;
}

static int kfd_ioctl_svm(struct file *filep, struct kfd_process *p, void *data)
{
 struct kfd_ioctl_svm_args *args = data;
 int r = 0;

 pr_debug("start 0x%llx size 0x%llx op 0x%x nattr 0x%x\n",
   args->start_addr, args->size, args->op, args->nattr);

 if ((args->start_addr & ~PAGE_MASK) || (args->size & ~PAGE_MASK))
  return -EINVAL;
 if (!args->start_addr || !args->size)
  return -EINVAL;

 r = svm_ioctl(p, args->op, args->start_addr, args->size, args->nattr,
        args->attrs);

 return r;
}
#else
static int kfd_ioctl_set_xnack_mode(struct file *filep,
        struct kfd_process *p, void *data)
{
 return -EPERM;
}
static int kfd_ioctl_svm(struct file *filep, struct kfd_process *p, void *data)
{
 return -EPERM;
}
#endif

static int criu_checkpoint_process(struct kfd_process *p,
        uint8_t __user *user_priv_data,
        uint64_t *priv_offset)
{
 struct kfd_criu_process_priv_data process_priv;
 int ret;

 memset(&process_priv, 0, sizeof(process_priv));

 process_priv.version = KFD_CRIU_PRIV_VERSION;
 /* For CR, we don't consider negative xnack mode which is used for
 * querying without changing it, here 0 simply means disabled and 1
 * means enabled so retry for finding a valid PTE.
 */
 process_priv.xnack_mode = p->xnack_enabled ? 1 : 0;

 ret = copy_to_user(user_priv_data + *priv_offset,
    &process_priv, sizeof(process_priv));

 if (ret) {
  pr_err("Failed to copy process information to user\n");
  ret = -EFAULT;
 }

 *priv_offset += sizeof(process_priv);
 return ret;
}

static int criu_checkpoint_devices(struct kfd_process *p,
        uint32_t num_devices,
        uint8_t __user *user_addr,
        uint8_t __user *user_priv_data,
        uint64_t *priv_offset)
{
 struct kfd_criu_device_priv_data *device_priv = NULL;
 struct kfd_criu_device_bucket *device_buckets = NULL;
 int ret = 0, i;

 device_buckets = kvzalloc(num_devices * sizeof(*device_buckets), GFP_KERNEL);
 if (!device_buckets) {
  ret = -ENOMEM;
  goto exit;
 }

 device_priv = kvzalloc(num_devices * sizeof(*device_priv), GFP_KERNEL);
 if (!device_priv) {
  ret = -ENOMEM;
  goto exit;
 }

 for (i = 0; i < num_devices; i++) {
  struct kfd_process_device *pdd = p->pdds[i];

  device_buckets[i].user_gpu_id = pdd->user_gpu_id;
  device_buckets[i].actual_gpu_id = pdd->dev->id;

  /*
 * priv_data does not contain useful information for now and is reserved for
 * future use, so we do not set its contents.
 */
 }

 ret = copy_to_user(user_addr, device_buckets, num_devices * sizeof(*device_buckets));
 if (ret) {
  pr_err("Failed to copy device information to user\n");
  ret = -EFAULT;
  goto exit;
 }

 ret = copy_to_user(user_priv_data + *priv_offset,
      device_priv,
      num_devices * sizeof(*device_priv));
 if (ret) {
  pr_err("Failed to copy device information to user\n");
  ret = -EFAULT;
 }
 *priv_offset += num_devices * sizeof(*device_priv);

exit:
 kvfree(device_buckets);
 kvfree(device_priv);
 return ret;
}

static uint32_t get_process_num_bos(struct kfd_process *p)
{
 uint32_t num_of_bos = 0;
 int i;

 /* Run over all PDDs of the process */
 for (i = 0; i < p->n_pdds; i++) {
  struct kfd_process_device *pdd = p->pdds[i];
  void *mem;
  int id;

  idr_for_each_entry(&pdd->alloc_idr, mem, id) {
   struct kgd_mem *kgd_mem = (struct kgd_mem *)mem;

   if (!kgd_mem->va || kgd_mem->va > pdd->gpuvm_base)
    num_of_bos++;
  }
 }
 return num_of_bos;
}

static int criu_get_prime_handle(struct kgd_mem *mem,
     int flags, u32 *shared_fd,
     struct file **file)
{
 struct dma_buf *dmabuf;
 int ret;

 ret = amdgpu_amdkfd_gpuvm_export_dmabuf(mem, &dmabuf);
 if (ret) {
  pr_err("dmabuf export failed for the BO\n");
  return ret;
 }

 ret = get_unused_fd_flags(flags);
 if (ret < 0) {
  pr_err("dmabuf create fd failed, ret:%d\n", ret);
  goto out_free_dmabuf;
 }

 *shared_fd = ret;
 *file = dmabuf->file;
 return 0;

out_free_dmabuf:
 dma_buf_put(dmabuf);
 return ret;
}

static void commit_files(struct file **files,
    struct kfd_criu_bo_bucket *bo_buckets,
    unsigned int count,
    int err)
{
 while (count--) {
  struct file *file = files[count];

  if (!file)
   continue;
  if (err) {
   fput(file);
   put_unused_fd(bo_buckets[count].dmabuf_fd);
  } else {
   fd_install(bo_buckets[count].dmabuf_fd, file);
  }
 }
}

static int criu_checkpoint_bos(struct kfd_process *p,
          uint32_t num_bos,
          uint8_t __user *user_bos,
          uint8_t __user *user_priv_data,
          uint64_t *priv_offset)
{
 struct kfd_criu_bo_bucket *bo_buckets;
 struct kfd_criu_bo_priv_data *bo_privs;
 struct file **files = NULL;
 int ret = 0, pdd_index, bo_index = 0, id;
 void *mem;

 bo_buckets = kvzalloc(num_bos * sizeof(*bo_buckets), GFP_KERNEL);
 if (!bo_buckets)
  return -ENOMEM;

 bo_privs = kvzalloc(num_bos * sizeof(*bo_privs), GFP_KERNEL);
 if (!bo_privs) {
  ret = -ENOMEM;
  goto exit;
 }

 files = kvzalloc(num_bos * sizeof(struct file *), GFP_KERNEL);
 if (!files) {
  ret = -ENOMEM;
  goto exit;
 }

 for (pdd_index = 0; pdd_index < p->n_pdds; pdd_index++) {
  struct kfd_process_device *pdd = p->pdds[pdd_index];
  struct amdgpu_bo *dumper_bo;
  struct kgd_mem *kgd_mem;

  idr_for_each_entry(&pdd->alloc_idr, mem, id) {
   struct kfd_criu_bo_bucket *bo_bucket;
   struct kfd_criu_bo_priv_data *bo_priv;
   int i, dev_idx = 0;

   kgd_mem = (struct kgd_mem *)mem;
   dumper_bo = kgd_mem->bo;

   /* Skip checkpointing BOs that are used for Trap handler
 * code and state. Currently, these BOs have a VA that
 * is less GPUVM Base
 */
   if (kgd_mem->va && kgd_mem->va <= pdd->gpuvm_base)
    continue;

   bo_bucket = &bo_buckets[bo_index];
   bo_priv = &bo_privs[bo_index];

   bo_bucket->gpu_id = pdd->user_gpu_id;
   bo_bucket->addr = (uint64_t)kgd_mem->va;
   bo_bucket->size = amdgpu_bo_size(dumper_bo);
   bo_bucket->alloc_flags = (uint32_t)kgd_mem->alloc_flags;
   bo_priv->idr_handle = id;

   if (bo_bucket->alloc_flags & KFD_IOC_ALLOC_MEM_FLAGS_USERPTR) {
    ret = amdgpu_ttm_tt_get_userptr(&dumper_bo->tbo,
        &bo_priv->user_addr);
    if (ret) {
     pr_err("Failed to obtain user address for user-pointer bo\n");
     goto exit;
    }
   }
   if (bo_bucket->alloc_flags
       & (KFD_IOC_ALLOC_MEM_FLAGS_VRAM | KFD_IOC_ALLOC_MEM_FLAGS_GTT)) {
    ret = criu_get_prime_handle(kgd_mem,
      bo_bucket->alloc_flags &
      KFD_IOC_ALLOC_MEM_FLAGS_WRITABLE ? DRM_RDWR : 0,
      &bo_bucket->dmabuf_fd, &files[bo_index]);
    if (ret)
     goto exit;
   } else {
    bo_bucket->dmabuf_fd = KFD_INVALID_FD;
   }

   if (bo_bucket->alloc_flags & KFD_IOC_ALLOC_MEM_FLAGS_DOORBELL)
    bo_bucket->offset = KFD_MMAP_TYPE_DOORBELL |
     KFD_MMAP_GPU_ID(pdd->dev->id);
   else if (bo_bucket->alloc_flags &
    KFD_IOC_ALLOC_MEM_FLAGS_MMIO_REMAP)
    bo_bucket->offset = KFD_MMAP_TYPE_MMIO |
     KFD_MMAP_GPU_ID(pdd->dev->id);
   else
    bo_bucket->offset = amdgpu_bo_mmap_offset(dumper_bo);

   for (i = 0; i < p->n_pdds; i++) {
    if (amdgpu_amdkfd_bo_mapped_to_dev(p->pdds[i]->drm_priv, kgd_mem))
     bo_priv->mapped_gpuids[dev_idx++] = p->pdds[i]->user_gpu_id;
   }

   pr_debug("bo_size = 0x%llx, bo_addr = 0x%llx bo_offset = 0x%llx\n"
     "gpu_id = 0x%x alloc_flags = 0x%x idr_handle = 0x%x",
     bo_bucket->size,
     bo_bucket->addr,
     bo_bucket->offset,
     bo_bucket->gpu_id,
     bo_bucket->alloc_flags,
     bo_priv->idr_handle);
   bo_index++;
  }
 }

 ret = copy_to_user(user_bos, bo_buckets, num_bos * sizeof(*bo_buckets));
 if (ret) {
  pr_err("Failed to copy BO information to user\n");
  ret = -EFAULT;
  goto exit;
 }

 ret = copy_to_user(user_priv_data + *priv_offset, bo_privs, num_bos * sizeof(*bo_privs));
 if (ret) {
  pr_err("Failed to copy BO priv information to user\n");
  ret = -EFAULT;
  goto exit;
 }

 *priv_offset += num_bos * sizeof(*bo_privs);

exit:
 commit_files(files, bo_buckets, bo_index, ret);
 kvfree(files);
 kvfree(bo_buckets);
 kvfree(bo_privs);
 return ret;
}

static int criu_get_process_object_info(struct kfd_process *p,
     uint32_t *num_devices,
     uint32_t *num_bos,
     uint32_t *num_objects,
     uint64_t *objs_priv_size)
{
 uint64_t queues_priv_data_size, svm_priv_data_size, priv_size;
 uint32_t num_queues, num_events, num_svm_ranges;
 int ret;

 *num_devices = p->n_pdds;
 *num_bos = get_process_num_bos(p);

 ret = kfd_process_get_queue_info(p, &num_queues, &queues_priv_data_size);
 if (ret)
  return ret;

 num_events = kfd_get_num_events(p);

 svm_range_get_info(p, &num_svm_ranges, &svm_priv_data_size);

 *num_objects = num_queues + num_events + num_svm_ranges;

 if (objs_priv_size) {
  priv_size = sizeof(struct kfd_criu_process_priv_data);
  priv_size += *num_devices * sizeof(struct kfd_criu_device_priv_data);
  priv_size += *num_bos * sizeof(struct kfd_criu_bo_priv_data);
  priv_size += queues_priv_data_size;
  priv_size += num_events * sizeof(struct kfd_criu_event_priv_data);
  priv_size += svm_priv_data_size;
  *objs_priv_size = priv_size;
 }
 return 0;
}

static int criu_checkpoint(struct file *filep,
      struct kfd_process *p,
      struct kfd_ioctl_criu_args *args)
{
 int ret;
 uint32_t num_devices, num_bos, num_objects;
 uint64_t priv_size, priv_offset = 0, bo_priv_offset;

 if (!args->devices || !args->bos || !args->priv_data)
  return -EINVAL;

 mutex_lock(&p->mutex);

 if (!p->n_pdds) {
  pr_err("No pdd for given process\n");
  ret = -ENODEV;
  goto exit_unlock;
 }

 /* Confirm all process queues are evicted */
 if (!p->queues_paused) {
  pr_err("Cannot dump process when queues are not in evicted state\n");
  /* CRIU plugin did not call op PROCESS_INFO before checkpointing */
  ret = -EINVAL;
  goto exit_unlock;
 }

 ret = criu_get_process_object_info(p, &num_devices, &num_bos, &num_objects, &priv_size);
 if (ret)
  goto exit_unlock;

 if (num_devices != args->num_devices ||
     num_bos != args->num_bos ||
     num_objects != args->num_objects ||
     priv_size != args->priv_data_size) {

  ret = -EINVAL;
  goto exit_unlock;
 }

 /* each function will store private data inside priv_data and adjust priv_offset */
 ret = criu_checkpoint_process(p, (uint8_t __user *)args->priv_data, &priv_offset);
 if (ret)
  goto exit_unlock;

 ret = criu_checkpoint_devices(p, num_devices, (uint8_t __user *)args->devices,
    (uint8_t __user *)args->priv_data, &priv_offset);
 if (ret)
  goto exit_unlock;

 /* Leave room for BOs in the private data. They need to be restored
 * before events, but we checkpoint them last to simplify the error
 * handling.
 */
 bo_priv_offset = priv_offset;
 priv_offset += num_bos * sizeof(struct kfd_criu_bo_priv_data);

 if (num_objects) {
  ret = kfd_criu_checkpoint_queues(p, (uint8_t __user *)args->priv_data,
       &priv_offset);
  if (ret)
   goto exit_unlock;

  ret = kfd_criu_checkpoint_events(p, (uint8_t __user *)args->priv_data,
       &priv_offset);
  if (ret)
   goto exit_unlock;

  ret = kfd_criu_checkpoint_svm(p, (uint8_t __user *)args->priv_data, &priv_offset);
  if (ret)
   goto exit_unlock;
 }

 /* This must be the last thing in this function that can fail.
 * Otherwise we leak dmabuf file descriptors.
 */
 ret = criu_checkpoint_bos(p, num_bos, (uint8_t __user *)args->bos,
      (uint8_t __user *)args->priv_data, &bo_priv_offset);

exit_unlock:
 mutex_unlock(&p->mutex);
 if (ret)
  pr_err("Failed to dump CRIU ret:%d\n", ret);
 else
  pr_debug("CRIU dump ret:%d\n", ret);

 return ret;
}

static int criu_restore_process(struct kfd_process *p,
    struct kfd_ioctl_criu_args *args,
    uint64_t *priv_offset,
    uint64_t max_priv_data_size)
{
 int ret = 0;
 struct kfd_criu_process_priv_data process_priv;

 if (*priv_offset + sizeof(process_priv) > max_priv_data_size)
  return -EINVAL;

 ret = copy_from_user(&process_priv,
    (void __user *)(args->priv_data + *priv_offset),
    sizeof(process_priv));
 if (ret) {
  pr_err("Failed to copy process private information from user\n");
  ret = -EFAULT;
  goto exit;
 }
 *priv_offset += sizeof(process_priv);

 if (process_priv.version != KFD_CRIU_PRIV_VERSION) {
  pr_err("Invalid CRIU API version (checkpointed:%d current:%d)\n",
   process_priv.version, KFD_CRIU_PRIV_VERSION);
  return -EINVAL;
 }

 pr_debug("Setting XNACK mode\n");
 if (process_priv.xnack_mode && !kfd_process_xnack_mode(p, true)) {
  pr_err("xnack mode cannot be set\n");
  ret = -EPERM;
  goto exit;
 } else {
  pr_debug("set xnack mode: %d\n", process_priv.xnack_mode);
  p->xnack_enabled = process_priv.xnack_mode;
 }

exit:
 return ret;
}

static int criu_restore_devices(struct kfd_process *p,
    struct kfd_ioctl_criu_args *args,
    uint64_t *priv_offset,
    uint64_t max_priv_data_size)
{
 struct kfd_criu_device_bucket *device_buckets;
 struct kfd_criu_device_priv_data *device_privs;
 int ret = 0;
 uint32_t i;

 if (args->num_devices != p->n_pdds)
  return -EINVAL;

 if (*priv_offset + (args->num_devices * sizeof(*device_privs)) > max_priv_data_size)
  return -EINVAL;

 device_buckets = kmalloc_array(args->num_devices, sizeof(*device_buckets), GFP_KERNEL);
 if (!device_buckets)
  return -ENOMEM;

 ret = copy_from_user(device_buckets, (void __user *)args->devices,
    args->num_devices * sizeof(*device_buckets));
 if (ret) {
  pr_err("Failed to copy devices buckets from user\n");
  ret = -EFAULT;
  goto exit;
 }

 for (i = 0; i < args->num_devices; i++) {
  struct kfd_node *dev;
  struct kfd_process_device *pdd;
  struct file *drm_file;

  /* device private data is not currently used */

  if (!device_buckets[i].user_gpu_id) {
   pr_err("Invalid user gpu_id\n");
   ret = -EINVAL;
   goto exit;
  }

  dev = kfd_device_by_id(device_buckets[i].actual_gpu_id);
  if (!dev) {
   pr_err("Failed to find device with gpu_id = %x\n",
    device_buckets[i].actual_gpu_id);
   ret = -EINVAL;
   goto exit;
  }

  pdd = kfd_get_process_device_data(dev, p);
  if (!pdd) {
   pr_err("Failed to get pdd for gpu_id = %x\n",
     device_buckets[i].actual_gpu_id);
   ret = -EINVAL;
   goto exit;
  }
  pdd->user_gpu_id = device_buckets[i].user_gpu_id;

  drm_file = fget(device_buckets[i].drm_fd);
  if (!drm_file) {
   pr_err("Invalid render node file descriptor sent from plugin (%d)\n",
    device_buckets[i].drm_fd);
   ret = -EINVAL;
   goto exit;
  }

  if (pdd->drm_file) {
   ret = -EINVAL;
   goto exit;
  }

  /* create the vm using render nodes for kfd pdd */
  if (kfd_process_device_init_vm(pdd, drm_file)) {
   pr_err("could not init vm for given pdd\n");
   /* On success, the PDD keeps the drm_file reference */
   fput(drm_file);
   ret = -EINVAL;
   goto exit;
  }
  /*
 * pdd now already has the vm bound to render node so below api won't create a new
 * exclusive kfd mapping but use existing one with renderDXXX but is still needed
 * for iommu v2 binding  and runtime pm.
 */
  pdd = kfd_bind_process_to_device(dev, p);
  if (IS_ERR(pdd)) {
   ret = PTR_ERR(pdd);
   goto exit;
  }

  if (!pdd->qpd.proc_doorbells) {
   ret = kfd_alloc_process_doorbells(dev->kfd, pdd);
   if (ret)
    goto exit;
  }
 }

 /*
 * We are not copying device private data from user as we are not using the data for now,
 * but we still adjust for its private data.
 */
 *priv_offset += args->num_devices * sizeof(*device_privs);

exit:
 kfree(device_buckets);
 return ret;
}

static int criu_restore_memory_of_gpu(struct kfd_process_device *pdd,
          struct kfd_criu_bo_bucket *bo_bucket,
          struct kfd_criu_bo_priv_data *bo_priv,
          struct kgd_mem **kgd_mem)
{
 int idr_handle;
 int ret;
 const bool criu_resume = true;
 u64 offset;

 if (bo_bucket->alloc_flags & KFD_IOC_ALLOC_MEM_FLAGS_DOORBELL) {
  if (bo_bucket->size !=
    kfd_doorbell_process_slice(pdd->dev->kfd))
   return -EINVAL;

  offset = kfd_get_process_doorbells(pdd);
  if (!offset)
   return -ENOMEM;
 } else if (bo_bucket->alloc_flags & KFD_IOC_ALLOC_MEM_FLAGS_MMIO_REMAP) {
  /* MMIO BOs need remapped bus address */
  if (bo_bucket->size != PAGE_SIZE) {
   pr_err("Invalid page size\n");
   return -EINVAL;
  }
  offset = pdd->dev->adev->rmmio_remap.bus_addr;
  if (!offset || (PAGE_SIZE > 4096)) {
   pr_err("amdgpu_amdkfd_get_mmio_remap_phys_addr failed\n");
   return -ENOMEM;
  }
 } else if (bo_bucket->alloc_flags & KFD_IOC_ALLOC_MEM_FLAGS_USERPTR) {
  offset = bo_priv->user_addr;
 }
 /* Create the BO */
 ret = amdgpu_amdkfd_gpuvm_alloc_memory_of_gpu(pdd->dev->adev, bo_bucket->addr,
            bo_bucket->size, pdd->drm_priv, kgd_mem,
            &offset, bo_bucket->alloc_flags, criu_resume);
 if (ret) {
  pr_err("Could not create the BO\n");
  return ret;
 }
 pr_debug("New BO created: size:0x%llx addr:0x%llx offset:0x%llx\n",
   bo_bucket->size, bo_bucket->addr, offset);

 /* Restore previous IDR handle */
 pr_debug("Restoring old IDR handle for the BO");
 idr_handle = idr_alloc(&pdd->alloc_idr, *kgd_mem, bo_priv->idr_handle,
          bo_priv->idr_handle + 1, GFP_KERNEL);

 if (idr_handle < 0) {
  pr_err("Could not allocate idr\n");
  amdgpu_amdkfd_gpuvm_free_memory_of_gpu(pdd->dev->adev, *kgd_mem, pdd->drm_priv,
             NULL);
  return -ENOMEM;
 }

 if (bo_bucket->alloc_flags & KFD_IOC_ALLOC_MEM_FLAGS_DOORBELL)
  bo_bucket->restored_offset = KFD_MMAP_TYPE_DOORBELL | KFD_MMAP_GPU_ID(pdd->dev->id);
 if (bo_bucket->alloc_flags & KFD_IOC_ALLOC_MEM_FLAGS_MMIO_REMAP) {
  bo_bucket->restored_offset = KFD_MMAP_TYPE_MMIO | KFD_MMAP_GPU_ID(pdd->dev->id);
 } else if (bo_bucket->alloc_flags & KFD_IOC_ALLOC_MEM_FLAGS_GTT) {
  bo_bucket->restored_offset = offset;
 } else if (bo_bucket->alloc_flags & KFD_IOC_ALLOC_MEM_FLAGS_VRAM) {
  bo_bucket->restored_offset = offset;
  /* Update the VRAM usage count */
  atomic64_add(bo_bucket->size, &pdd->vram_usage);
 }
 return 0;
}

static int criu_restore_bo(struct kfd_process *p,
      struct kfd_criu_bo_bucket *bo_bucket,
      struct kfd_criu_bo_priv_data *bo_priv,
      struct file **file)
{
 struct kfd_process_device *pdd;
 struct kgd_mem *kgd_mem;
 int ret;
 int j;

 pr_debug("Restoring BO size:0x%llx addr:0x%llx gpu_id:0x%x flags:0x%x idr_handle:0x%x\n",
   bo_bucket->size, bo_bucket->addr, bo_bucket->gpu_id, bo_bucket->alloc_flags,
   bo_priv->idr_handle);

 pdd = kfd_process_device_data_by_id(p, bo_bucket->gpu_id);
 if (!pdd) {
  pr_err("Failed to get pdd\n");
  return -ENODEV;
 }

 ret = criu_restore_memory_of_gpu(pdd, bo_bucket, bo_priv, &kgd_mem);
 if (ret)
  return ret;

 /* now map these BOs to GPU/s */
 for (j = 0; j < p->n_pdds; j++) {
  struct kfd_node *peer;
  struct kfd_process_device *peer_pdd;

  if (!bo_priv->mapped_gpuids[j])
   break;

  peer_pdd = kfd_process_device_data_by_id(p, bo_priv->mapped_gpuids[j]);
  if (!peer_pdd)
   return -EINVAL;

  peer = peer_pdd->dev;

  peer_pdd = kfd_bind_process_to_device(peer, p);
  if (IS_ERR(peer_pdd))
   return PTR_ERR(peer_pdd);

  ret = amdgpu_amdkfd_gpuvm_map_memory_to_gpu(peer->adev, kgd_mem,
           peer_pdd->drm_priv);
  if (ret) {
   pr_err("Failed to map to gpu %d/%d\n", j, p->n_pdds);
   return ret;
  }
 }

 pr_debug("map memory was successful for the BO\n");
 /* create the dmabuf object and export the bo */
 if (bo_bucket->alloc_flags
     & (KFD_IOC_ALLOC_MEM_FLAGS_VRAM | KFD_IOC_ALLOC_MEM_FLAGS_GTT)) {
  ret = criu_get_prime_handle(kgd_mem, DRM_RDWR,
         &bo_bucket->dmabuf_fd, file);
  if (ret)
   return ret;
 } else {
  bo_bucket->dmabuf_fd = KFD_INVALID_FD;
 }

 return 0;
}

static int criu_restore_bos(struct kfd_process *p,
       struct kfd_ioctl_criu_args *args,
       uint64_t *priv_offset,
       uint64_t max_priv_data_size)
{
 struct kfd_criu_bo_bucket *bo_buckets = NULL;
 struct kfd_criu_bo_priv_data *bo_privs = NULL;
 struct file **files = NULL;
 int ret = 0;
 uint32_t i = 0;

 if (*priv_offset + (args->num_bos * sizeof(*bo_privs)) > max_priv_data_size)
  return -EINVAL;

 /* Prevent MMU notifications until stage-4 IOCTL (CRIU_RESUME) is received */
 amdgpu_amdkfd_block_mmu_notifications(p->kgd_process_info);

 bo_buckets = kvmalloc_array(args->num_bos, sizeof(*bo_buckets), GFP_KERNEL);
 if (!bo_buckets)
  return -ENOMEM;

 files = kvzalloc(args->num_bos * sizeof(struct file *), GFP_KERNEL);
 if (!files) {
  ret = -ENOMEM;
  goto exit;
 }

 ret = copy_from_user(bo_buckets, (void __user *)args->bos,
        args->num_bos * sizeof(*bo_buckets));
 if (ret) {
  pr_err("Failed to copy BOs information from user\n");
  ret = -EFAULT;
  goto exit;
 }

 bo_privs = kvmalloc_array(args->num_bos, sizeof(*bo_privs), GFP_KERNEL);
 if (!bo_privs) {
  ret = -ENOMEM;
  goto exit;
 }

 ret = copy_from_user(bo_privs, (void __user *)args->priv_data + *priv_offset,
        args->num_bos * sizeof(*bo_privs));
 if (ret) {
  pr_err("Failed to copy BOs information from user\n");
  ret = -EFAULT;
  goto exit;
 }
 *priv_offset += args->num_bos * sizeof(*bo_privs);

 /* Create and map new BOs */
 for (; i < args->num_bos; i++) {
  ret = criu_restore_bo(p, &bo_buckets[i], &bo_privs[i], &files[i]);
  if (ret) {
   pr_debug("Failed to restore BO[%d] ret%d\n", i, ret);
   goto exit;
  }
 } /* done */

 /* Copy only the buckets back so user can read bo_buckets[N].restored_offset */
 ret = copy_to_user((void __user *)args->bos,
    bo_buckets,
    (args->num_bos * sizeof(*bo_buckets)));
 if (ret)
  ret = -EFAULT;

exit:
 commit_files(files, bo_buckets, i, ret);
 kvfree(files);
 kvfree(bo_buckets);
 kvfree(bo_privs);
 return ret;
}

static int criu_restore_objects(struct file *filep,
    struct kfd_process *p,
    struct kfd_ioctl_criu_args *args,
    uint64_t *priv_offset,
    uint64_t max_priv_data_size)
{
 int ret = 0;
 uint32_t i;

 BUILD_BUG_ON(offsetof(struct kfd_criu_queue_priv_data, object_type));
 BUILD_BUG_ON(offsetof(struct kfd_criu_event_priv_data, object_type));
--> --------------------

--> maximum size reached

--> --------------------