Quellcodebibliothek Statistik Leitseite products/Sources/formale Sprachen/C/Linux/drivers/gpu/drm/msm/disp/mdp4/   (Open Source Betriebssystem Version 6.17.9©)  Datei vom 24.10.2025 mit Größe 4 kB image not shown  

Quelle  mdp4_lvds_pll.c   Sprache: C

 
// SPDX-License-Identifier: GPL-2.0-only
/*
 * Copyright (C) 2014 Red Hat
 * Author: Rob Clark <robdclark@gmail.com>
 */


#include <linux/clk.h>
#include <linux/clk-provider.h>

#include "mdp4_kms.h"

struct mdp4_lvds_pll {
 struct clk_hw pll_hw;
 struct drm_device *dev;
 unsigned long pixclk;
};
#define to_mdp4_lvds_pll(x) container_of(x, struct mdp4_lvds_pll, pll_hw)

static struct mdp4_kms *get_kms(struct mdp4_lvds_pll *lvds_pll)
{
 struct msm_drm_private *priv = lvds_pll->dev->dev_private;
 return to_mdp4_kms(to_mdp_kms(priv->kms));
}

struct pll_rate {
 unsigned long rate;
 struct {
  uint32_t val;
  uint32_t reg;
 } conf[32];
};

/* NOTE: keep sorted highest freq to lowest: */
static const struct pll_rate freqtbl[] = {
 { 72000000, {
  { 0x8f, REG_MDP4_LVDS_PHY_PLL_CTRL_1 },
  { 0x30, REG_MDP4_LVDS_PHY_PLL_CTRL_2 },
  { 0xc6, REG_MDP4_LVDS_PHY_PLL_CTRL_3 },
  { 0x10, REG_MDP4_LVDS_PHY_PLL_CTRL_5 },
  { 0x07, REG_MDP4_LVDS_PHY_PLL_CTRL_6 },
  { 0x62, REG_MDP4_LVDS_PHY_PLL_CTRL_7 },
  { 0x41, REG_MDP4_LVDS_PHY_PLL_CTRL_8 },
  { 0x0d, REG_MDP4_LVDS_PHY_PLL_CTRL_9 },
  { 0, 0 } }
 },
};

static const struct pll_rate *find_rate(unsigned long rate)
{
 int i;
 for (i = 1; i < ARRAY_SIZE(freqtbl); i++)
  if (rate > freqtbl[i].rate)
   return &freqtbl[i-1];
 return &freqtbl[i-1];
}

static int mpd4_lvds_pll_enable(struct clk_hw *hw)
{
 struct mdp4_lvds_pll *lvds_pll = to_mdp4_lvds_pll(hw);
 struct mdp4_kms *mdp4_kms = get_kms(lvds_pll);
 const struct pll_rate *pll_rate = find_rate(lvds_pll->pixclk);
 int i;

 DBG("pixclk=%lu (%lu)", lvds_pll->pixclk, pll_rate->rate);

 if (WARN_ON(!pll_rate))
  return -EINVAL;

 mdp4_write(mdp4_kms, REG_MDP4_LCDC_LVDS_PHY_RESET, 0x33);

 for (i = 0; pll_rate->conf[i].reg; i++)
  mdp4_write(mdp4_kms, pll_rate->conf[i].reg, pll_rate->conf[i].val);

 mdp4_write(mdp4_kms, REG_MDP4_LVDS_PHY_PLL_CTRL_0, 0x01);

 /* Wait until LVDS PLL is locked and ready */
 while (!mdp4_read(mdp4_kms, REG_MDP4_LVDS_PHY_PLL_LOCKED))
  cpu_relax();

 return 0;
}

static void mpd4_lvds_pll_disable(struct clk_hw *hw)
{
 struct mdp4_lvds_pll *lvds_pll = to_mdp4_lvds_pll(hw);
 struct mdp4_kms *mdp4_kms = get_kms(lvds_pll);

 DBG("");

 mdp4_write(mdp4_kms, REG_MDP4_LVDS_PHY_CFG0, 0x0);
 mdp4_write(mdp4_kms, REG_MDP4_LVDS_PHY_PLL_CTRL_0, 0x0);
}

static unsigned long mpd4_lvds_pll_recalc_rate(struct clk_hw *hw,
    unsigned long parent_rate)
{
 struct mdp4_lvds_pll *lvds_pll = to_mdp4_lvds_pll(hw);
 return lvds_pll->pixclk;
}

static long mpd4_lvds_pll_round_rate(struct clk_hw *hw, unsigned long rate,
  unsigned long *parent_rate)
{
 const struct pll_rate *pll_rate = find_rate(rate);
 return pll_rate->rate;
}

static int mpd4_lvds_pll_set_rate(struct clk_hw *hw, unsigned long rate,
  unsigned long parent_rate)
{
 struct mdp4_lvds_pll *lvds_pll = to_mdp4_lvds_pll(hw);
 lvds_pll->pixclk = rate;
 return 0;
}


static const struct clk_ops mpd4_lvds_pll_ops = {
 .enable = mpd4_lvds_pll_enable,
 .disable = mpd4_lvds_pll_disable,
 .recalc_rate = mpd4_lvds_pll_recalc_rate,
 .round_rate = mpd4_lvds_pll_round_rate,
 .set_rate = mpd4_lvds_pll_set_rate,
};

static const struct clk_parent_data mpd4_lvds_pll_parents[] = {
 { .fw_name = "pxo", .name = "pxo", },
};

static struct clk_init_data pll_init = {
 .name = "mpd4_lvds_pll",
 .ops = &mpd4_lvds_pll_ops,
 .parent_data = mpd4_lvds_pll_parents,
 .num_parents = ARRAY_SIZE(mpd4_lvds_pll_parents),
};

static struct clk_hw *mpd4_lvds_pll_init(struct drm_device *dev)
{
 struct mdp4_lvds_pll *lvds_pll;
 int ret;

 lvds_pll = devm_kzalloc(dev->dev, sizeof(*lvds_pll), GFP_KERNEL);
 if (!lvds_pll)
  return ERR_PTR(-ENOMEM);

 lvds_pll->dev = dev;

 lvds_pll->pll_hw.init = &pll_init;
 ret = devm_clk_hw_register(dev->dev, &lvds_pll->pll_hw);
 if (ret)
  return ERR_PTR(ret);

 ret = devm_of_clk_add_hw_provider(dev->dev, of_clk_hw_simple_get, &lvds_pll->pll_hw);
 if (ret)
  return ERR_PTR(ret);

 return &lvds_pll->pll_hw;
}

struct clk *mpd4_get_lcdc_clock(struct drm_device *dev)
{
 struct clk_hw *hw;
 struct clk *clk;


 /* TODO: do we need different pll in other cases? */
 hw = mpd4_lvds_pll_init(dev);
 if (IS_ERR(hw)) {
  DRM_DEV_ERROR(dev->dev, "failed to register LVDS PLL\n");
  return ERR_CAST(hw);
 }

 clk = devm_clk_get(dev->dev, "lcdc_clk");
 if (clk == ERR_PTR(-ENOENT)) {
  drm_warn(dev, "can't get LCDC clock, using PLL directly\n");

  return devm_clk_hw_get_clk(dev->dev, hw, "lcdc_clk");
 }

 return clk;
}

Messung V0.5
C=98 H=95 G=96

¤ Dauer der Verarbeitung: 0.6 Sekunden  ¤

*© Formatika GbR, Deutschland






Wurzel

Suchen

Beweissystem der NASA

Beweissystem Isabelle

NIST Cobol Testsuite

Cephes Mathematical Library

Wiener Entwicklungsmethode

Haftungshinweis

Die Informationen auf dieser Webseite wurden nach bestem Wissen sorgfältig zusammengestellt. Es wird jedoch weder Vollständigkeit, noch Richtigkeit, noch Qualität der bereit gestellten Informationen zugesichert.

Bemerkung:

Die farbliche Syntaxdarstellung und die Messung sind noch experimentell.