drc->reset = devm_reset_control_get(dev, NULL); if (IS_ERR(drc->reset)) {
dev_err(dev, "Couldn't get our reset line\n"); return PTR_ERR(drc->reset);
}
ret = reset_control_deassert(drc->reset); if (ret) {
dev_err(dev, "Couldn't deassert our reset line\n"); return ret;
}
drc->bus_clk = devm_clk_get(dev, "ahb"); if (IS_ERR(drc->bus_clk)) {
dev_err(dev, "Couldn't get our bus clock\n");
ret = PTR_ERR(drc->bus_clk); goto err_assert_reset;
}
clk_prepare_enable(drc->bus_clk);
drc->mod_clk = devm_clk_get(dev, "mod"); if (IS_ERR(drc->mod_clk)) {
dev_err(dev, "Couldn't get our mod clock\n");
ret = PTR_ERR(drc->mod_clk); goto err_disable_bus_clk;
}
ret = clk_set_rate_exclusive(drc->mod_clk, 300000000); if (ret) {
dev_err(dev, "Couldn't set the module clock frequency\n"); goto err_disable_bus_clk;
}
Die Informationen auf dieser Webseite wurden
nach bestem Wissen sorgfältig zusammengestellt. Es wird jedoch weder Vollständigkeit, noch Richtigkeit,
noch Qualität der bereit gestellten Informationen zugesichert.
Bemerkung:
Die farbliche Syntaxdarstellung und die Messung sind noch experimentell.