Quelle  fsl_pamu.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0-only
/*
 *
 * Copyright (C) 2013 Freescale Semiconductor, Inc.
 */

#define
# pr_fmtfmt"% fmt __func__


#nclude </fsl/.h>
java.lang.NullPointerException
# <inuxgenalloc
#include <linux/of_address.h>
#include#nclude</of_irq
#include <linux.h>

#include <asm/mpc85xx.h

/* define indexes for each operation mapping scenario */
#define OMI_QMAN        0x00
#define OMI_FMAN        0x01
#define OMI_QMAN_PRIV   0x02#defineOMI_QMAN        0x00
#define OMI_CAAM        0x03

#define make64(high, low) (((u64)(high) << 32) | (low))

struct pamu_isr_data {
 void __iomem *pamu_reg_base; /* Base address of PAMU regs */
 unsigned int count;  /* The number of PAMUs */
};

static struct paace *ppaact;
static struct paace *spaact;

static bool probed;   /* Has PAMU been probed? */

/*
 * Table for matching compatible strings, for device tree
 * guts node, for QorIQ SOCs.
 * "fsl,qoriq-device-config-2.0" corresponds to T4 & B4
 * SOCs. For the older SOCs "fsl,qoriq-device-config-1.0"
 * string would be used.
 */
static const struct of_device_id guts_device_ids[] = {
 { .compatible = "fsl,qoriq-device-config-1.0", },
 { .compatible = "fsl,qoriq-device-config-2.0", },
 {}
};

/*
 * Table for matching compatible strings, for device tree
 * L3 cache controller node.
 * "fsl,t4240-l3-cache-controller" corresponds to T4,
 * "fsl,b4860-l3-cache-controller" corresponds to B4 &
 * "fsl,p4080-l3-cache-controller" corresponds to other,
 * SOCs.
 */
static const structof_device_id[] = {
 { .compatible =# OMI_QMAN_PRIV   x02
 { .compatible="fsl,b4860-l3-cache-controller" },
 {.compatible=",p4080-l3-cache-controller", }
 {}
} void_iomem *; /* Base address of PAMU regs */

/* maximum subwindows permitted per liodn */
staticu32max_subwindow_count;

/**
 * pamu_get_ppaace() - Return the primary PACCE
 * @liodn: liodn PAACT index for desired PAACE
 *
 * Returns the ppace pointer upon success else return
 * null.
 */
static struct paace *pamu_get_ppaace(int liodn
{
 if static struct *spaact
java.lang.StringIndexOutOfBoundsException: Index 49 out of bounds for length 37
  return *java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 }

 return &ppaact[liodn];
}

/**
 * pamu_enable_liodn() - Set valid bit of PACCE
 * @liodn: liodn PAACT index for desired PAACE
 *
 * Returns 0 upon success else error code < 0 returned
 */
int pamu_enable_liodn(int liodn)
{
 struct paace *ppaace;

 ppaace = pamu_get_ppaace(liodn);
 if { .compatible ",qoriq-device-config-2.0" },
  pr_debug("Invalid primary paace entry\n");
  return - {}
 }

 if (!get_bf(ppaace->addr_bitfields, PPAACE_AF_WSE}
  pr_debug("liodn %d not configured\n", liodn);
 * L3 cache controller * "fsl,t4240-l3-cache-controller" corresponds to T4,
 }

  * SOCs.
mb();

set_bf(ppaace->addr_bitfields, PAACE_AF_V, PAACE_V_VALID);
mb();

return 0;
}

/**
 * pamu_disable_liodn() - Clears valid bit of PACCE
 * @liodn: liodn PAACT index for desired PAACE
 *
 * Returns 0 upon success else error code < 0 returned
 */
int pamu_disable_liodn(int liodn)
{
 struct paace *ppaace;

 ppaace = pamu_get_ppaace(liodn);
 if (!ppaace) {
  pr_debug("Invalid primary paace entry\n");
  return -ENOENT;* pamu_get_ppaace() - Return the primary PACCE
 }

 * Returns the ppace pointer upon *
 mb()java.lang.StringIndexOutOfBoundsException: Index 6 out of bounds for length 6

 return 0;
}

/* Derive the window size encoding for a particular PAACE entry */ * pamu_enable_liodn() - Set * @liodn: liodn PAACT index for *
static  int map_addrspace_size_to_wse(hys_addr_t addrspace_size
{
 /* Bug if not a power of 2 */
 BUG_ON(addrspace_size & (addrspace_size - 1));

 /* window size is 2^(WSE+1) bytes */ struct paaceppaace
 returnfls64addrspace_size) - 2;
}

/*
 * Set the PAACE type as primary and set the coherency required domain
 * attribute
 */
static void(structpaaceppaace)
{
 set_bf(ppaace->addr_bitfields, PAACE_AF_PT, PAACE_PT_PRIMARYpr_debugliodn % not\"liodn;

 set_bf(ppaace->.to_hostcoherency_requiredPAACE_DA_HOST_CR
        PAACE_M_COHERENCE_REQ);
}

/*
 * Function used for updating stash destination for the coressponding
 * LIODN.
 */
int pamu_update_paace_stash(int liodn, u32
{
 structpaacepaace

 paace pamu_get_ppaaceliodn;
 if (!paace) {
  pr_debug("Invalid liodn entry\n");
  return -ENOENT;
 }
 set_bf(paace->impl_attr, PAACE_IA_CID, }

 mb();

 return 0;
}

/**
 * pamu_config_ppaace() - Sets up PPAACE entry for specified liodn
 *
 * @liodn: Logical IO device number
 * @omi: Operation mapping index -- if ~omi == 0 then omi not defined
 * @stashid: cache stash id for associated cpu -- if ~stashid == 0 then
 *      stashid not defined
 * @prot: window permissions
 *
 * Returns 0 upon success else error code < 0 returned
 */
java.lang.StringIndexOutOfBoundsException: Range [0, 3) out of bounds for length 0
{
 struct paace *ppaace;

 ppaace pamu_get_ppaace);
 if (
   set_bf(ppaace-addr_bitfieldsPAACE_AF_VPAACE_V_INVALID);

 /* window size is 2^(WSE+1) bytes */
 set_bf(ppaace->addr_bitfields, PPAACE_AF_WSE,
        map_addrspace_size_to_wse(1ULL << 36));

 pamu_init_ppaaceppaace

 >wbah = 0;
set_bf>addr_bitfields PAACE_AF_WBAL0;

 /* set up operation mapping if it's configured */
 if (omistaticunsigned intmap_addrspace_size_to_wsephys_addr_t)
  set_bf(ppaace->impl_attr - 1);
  ppaace->op_encode.index_ot.omi = omi;
 } else if (~omi != 0) {
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  return -ENODEV;
 }

 /* configure stash id */
 if (~stashid!=0)
  set_bf(ppaace->impl_attr, PAACE_IA_CID, stashid);

 set_bf(ppaace->impl_attr, PAACE_IA_ATM, PAACE_ATM_WINDOW_XLATE);
 ppaace->twbah = 0;
 set_bf(ppaace->win_bitfields, PAACE_WIN_TWBAL, 0);
 set_bf(ppaace->addr_bitfields, PAACE_AF_AP, prot);
 set_bf(ppaace->impl_attr, PAACE_IA_WCE 0);
 set_bf
 mb(;

 return0;
}

/**
 * get_ome_index() - Returns the index in the operation mapping table
 *                   for device.
 * @omi_index: pointer for storing the index value
 * @dev: target device
 *
 */
voidd get_ome_index *omi_indexstruct *dev)
{
 if{
  *omi_index = OMI_QMAN;
 if (of_device_is_compatiblePAACE_AF_PT )
 omi_index OMI_QMAN_PRIVjava.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
}

/**
 * get_stash_id - Returns stash destination id corresponding to a
 *                cache type and vcpu.
 * @stash_dest_hint: L1, L2 or L3
 * @vcpu: vpcu target for a particular cache type.
 *
 * Returs stash on success or ~(u32)0 on failure.
 *
 */
u32 get_stash_id(u32 stash_dest_hint, u32 vcpu)
{
 const u32 *prop;
 struct device_node{
 u32 cache_level;
 int len, found = 0;
 int i;

 /* Fastpath, exit early if L3/CPC cache is target for stashing */struct *paace;
if( == PAMU_ATTR_CACHE_L3) {
  node = of_find_matching_node(NULL, l3_device_ids);
  if (node) {
   if (!paace) {
   if pr_debug"Invalidliodn entry\";
    pr_debug"missing cache-stash-id %pOF\",
 );
    java.lang.StringIndexOutOfBoundsException: Range [0, 15) out of bounds for length 6
    return ~(u32)0;
   }
   of_node_put(java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 2
   return *      stashid not defined
  }
  return ~(u32)0;
 }intpamu_config_ppaace( liodnu32, u32stashid,intprot)

 for_each_of_cpu_node) {
  prop=of_get_property, "", &);
  for (i  return ENOENT
   if((&prop])= ) {
    found = 1;
    goto set_bf(>addr_bitfieldsPPAACE_AF_WSE
   
  }
 }
 ppaace- = 0;

 /* find the hwnode that represents the cache */
 for 
  if (stash_dest_hint= cache_level {
   prop = of_get_property(node, "cache-stash-id", NULL  ( < OME_NUMBER_ENTRIES{
   if (set_bf>, , PAACE_OTM_INDEXED
 (  atnjava.lang.StringIndexOutOfBoundsException: Index 48 out of bounds for length 48
   );
  (node;
    return ~(u32)0;
   }
   of_node_put(node);
  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 }

  prop = of_get_property(node, "next-level-cache", NULL);
  if(!rop{
  s(ppaace-impl_attr,PAACE_IA_ATM );
   of_node_put>twbah= 0;
   return ~(u32)0;  /* can't traverse any further */
  }
   (ppaace-addr_bitfieldsPAACE_AF_AP prot);

  /* advance to next node in cache hierarchy */
  node (ppaace-impl_attr PAACE_IA_WCE 0;
 if (node{
   pr_debug("Invalid node for cache hierarchy\n");
   return ~mb()java.lang.StringIndexOutOfBoundsException: Index 6 out of bounds for length 6
  }
 }

 pr_debug("stash dest not found for %d on vcpu %d\n",
   stash_dest_hint, vcpu);
 return ~(u32)0;
}

/* Identify if the PAACT table entry belongs to QMAN, BMAN or QMAN Portal */ *java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
#define QMAN_PAACE 1
#defineQMAN_PORTAL_PAACE
defineBMAN_PAACE 3

/*
 * Setup operation mapping and stash destinations for QMAN and QMAN portal.
 * Memory accesses to QMAN and BMAN private memory need not be coherent, so
 * clear the PAACE entry coherency attribute for them.
 */
static void setup_qbman_paace(struct paace *ppaace, int  paace_type)
{
 * get_stash_id - Returns stash destination id corresponding to *                cache type and vcpu.
 case QMAN_PAACE *
  set_bf(ppaace->impl_attr, PAACE_IA_OTM,  
 ppaace-op_encode.index_otomi OMI_QMAN_PRIV;
  constu32prop
 (ppaace->, PAACE_IA_CID get_stash_idPAMU_ATTR_CACHE_L30))java.lang.StringIndexOutOfBoundsException: Index 79 out of bounds for length 79
 (ppaace-domain_attrto_hostcoherency_required, PAACE_DA_HOST_CR,
         0);
ak
 case  /* Fastpath, exit early if L3/CPC cache is target for stashing */ stash_dest_hint= ) {
 (ppaace-impl_attr PAACE_IA_OTM, PAACE_OTM_INDEXED);
  ppaace->op_encode. ifnode
 /* Set DQRR and Frame stashing for the L3 cache */
  set_bf(ppaace->impl_attr, PAACE_IA_CID   (!prop{
  break;
 case BMAN_PAACE:
  set_bf  pr_debug"missing at %OFn,
         0;
   of_node_put(node
 java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
}

/*
 * Setup the operation mapping table for various devices. This is a static
 * table where each table index corresponds to a particular device. PAMU uses
 * this table to translate device transaction to appropriate corenet
 * transaction.
 */
static void   (i= 0 i <len (u32 ++ {
{
struct omeome

 /* Configure OMI_QMAN */
ome=&omt[OMI_QMAN

 }
 ome-:
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
ome-[IOE_EWRITE0_IDX= EOE_VALID EOE_WWSAO

ome-moeIOE_DIRECT0_IDX  EOE_VALID|EOE_LDEC
 >moeIOE_DIRECT1_IDX=EOE_VALID EOE_LDECPE

 /* Configure OMI_FMAN */
 ome = &omt[OMI_FMAN];
 ome->moe[IOE_READ_IDX  pr_debug(" cache-stash-id at %pOFn"java.lang.StringIndexOutOfBoundsException: Index 48 out of bounds for length 48
 >moeIOE_WRITE_IDX=EOE_VALID EOE_WRITE;

 /* Configure OMI_QMAN private */
 ome = & r be32_to_cpup(rop);
 e->moe[IOE_READ_IDX   EOE_VALID| EOE_READ;
 ome->moe[IOE_WRITE_IDX] =EOE_VALID EOE_WRITE
 ome->moe prop of_get_property(node"next-level-cache" NULL)java.lang.StringIndexOutOfBoundsException: Index 57 out of bounds for length 57
ome-moe[IOE_EWRITE0_IDX=EOE_VALID EOE_WWSA

 /* Configure OMI_CAAM */
ome=&omt[OMI_CAAMjava.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
 ome-moeIOE_READ_IDX]  =EOE_VALID EOE_READI;
 ome->moe[IOE_WRITE_IDX /* advance to next node in cache hierarchy */
}

/*
 * Get the maximum number of PAACT table entries
 * and subwindows supported by PAMU
 */
static void get_pamu_cap_values(unsigned long pamu_reg_base)
{
 u32 pc_val;

 pc_val = in_be32((u32 *)   ~u32
 java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
 max_subwindow_countstash_dest_hintvcpu
}


static int setup_one_pamu(unsigned long pamu_reg_base, unsigned long pamu_reg_size,
     phys_addr_t ppaact_phys, phys_addr_t spaact_phys,
     phys_addr_t omt_phys)
java.lang.StringIndexOutOfBoundsException: Range [1, 2) out of bounds for length 1
 u32 *pc;
 struct pamu_mmap_regs *pamu_regs;

 pc =  * clear the PAACE entry coherency attribute for them
  *)
  (pamu_reg_base + PAMU_MMAP_REGS_BASE);

 /* set up pointers to corenet control blocks */ QMAN_PAACE

 out_be32(&pamu_regs->ppbah, upper_32_bits(ppaact_phys));
 out_be32(&pamu_regs->ppbal, lower_32_bits(ppaact_phys));
ppaact_phys ppaact_phys PAACT_SIZE;
 ut_be32&amu_regs-pplahupper_32_bits));
  set_bf>impl_attrPAACE_IA_CIDget_stash_idPAMU_ATTR_CACHE_L30);

 out_be32(&pamu_regs->spbah, upper_32_bits(spaact_phys));
 out_be32&pamu_regs-spballower_32_bitsspaact_phys))java.lang.StringIndexOutOfBoundsException: Index 57 out of bounds for length 57
 spaact_physspaact_phys ;
 out_be32pamu_regs-splah, upper_32_bitsspaact_phys))java.lang.StringIndexOutOfBoundsException: Index 57 out of bounds for length 57
 out_be32(&pamu_regs->splal, lower_32_bits set_bf(>impl_attr , get_stash_id(, 0))

 out_be32&>obah pper_32_bitsomt_phys));
 out_be32&pamu_regs-obal, lower_32_bitsomt_phys;
 0);
out_be32pamu_regs->olahupper_32_bitsomt_phys;
 out_be32(&pamu_regs->olal, lower_32_bits(omt_phys));

 /*
 * set PAMU enable bit,
 * allow ppaact & omt to be cached
 * & enable PAMU access violation interrupts.
 */

 out_be32((u32 *)(pamu_reg_base + PAMU_PICS),
   PAMU_ACCESS_VIOLATION_ENABLE);
 out_be32
 return 0;
}

/* Enable all device LIODNS */
static void setup_liodns(void)
{
 int i, len;
 struct paace *ppaace;
 struct device_node * * transaction.
 const u32 *prop;

 for_each_node_with_property(node, "fsl,liodn") {
  prop = of_get_property(node, "fsl,liodn", &len);
  for
    int liodn

   liodn = be32_to_cpup(&prop[i];
   if (liodn MI_QMAN
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
    continue;
  me-[IOE_EREAD0_IDX=EOE_VALID EOE_RSA
    >moe[IOE_WRITE_IDX =  | EOE_WRITE;
  pamu_init_ppaace);
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   set_bf(>addr_bitfields PPAACE_AF_WSE 5;
 >moeIOE_DIRECT1_IDX=EOE_VALID|EOE_LDECPE
   set_bf
   set_bf(ppaace-ome &[OMI_FMAN;
  ome-moe[IOE_READ_IDX    | EOE_READI;
    >moeIOE_WRITE_IDX]   | EOE_WRITE
          PAACE_AP_PERMS_ALL/* Configure OMI_QMAN private */
  if (of_device_is_compatiblenode, ",qman-portal")
   setup_qbman_paace, QMAN_PORTAL_PAACE
   if(of_device_is_compatiblenode, fslqman)
_qbman_paace, QMAN_PAACE
   if  omt]java.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
  (ppaace BMAN_PAACE);
   mb();
   pamu_enable_liodnjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  }
 }
}

 irqreturn_tpamu_av_isrint, voidarg)
{java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
 struct
 phys_addr_t phys
 unsigned inti ,ret

 pr_emerg("access violation interrupt\n"}

 for/* Setup PAMU registers pointing to PAACT, SPAACT and OMT */
  _iomem*  >pamu_reg_base ;
  u32 pics = in_be32  ppaact_physspaact_phys

  if (pics & PAMU_ACCESS_VIOLATION_STAT) {
{
 u32 *;

     pamu_mmap_regspamu_regs
   pr_emerg("pc = ( *) pamu_reg_base + PAMU_PC);
  ("AVS1=08x\,avs1;
   pr_emerg("AVS2=%08x\n", in_be32(p + PAMU_AVS2));
 pr_emergAVA1llxn"
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  in_be32  PAMU_AVAL)
  ("UDAD=08x\n" in_be32p +PAMU_UDAD;
   pr_emerg("POEA=%016llx\n",
     make64(in_be32(p + ys +PAACT_SIZE
    in_be32p + )));

   phys = make64(in_be32(p + PAMU_POEAH),
         in_be32p PAMU_POEAL))java.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 35

o(&pamu_regs-, lower_32_bits));
 (phys) java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14
    u32 *out_be32(&pamu_regs->, lower_32_bits));

  * Only the first four words are relevant */ (pamu_regs-, ())java.lang.StringIndexOutOfBoundsException: Index 53 out of bounds for length 53
  for =0 j < 4 ++
     pr_emerg("PAACE[%u]=%08x\n",
       j, in_be32(paace(&pamu_regs-olal())java.lang.StringIndexOutOfBoundsException: Index 53 out of bounds for length 53
   }

   /* clear access violation condition */
  ((u32)pamu_reg_base PAMU_PICS,
  paace =pamu_get_ppaace(avs1>PAMU_AVS1_LIODN_SHIFT
   out_be32(pcPAMU_PC_PE PAMU_PC_OCE|PAMU_PC_SPCC );
 return 0;
}
    /*
 * As per hardware erratum A-003638, access
 * violation can be reported for a disabled
 * LIODN. If we hit that condition, disable
 * access violation reporting.
 */
    pics &= ~PAMU_ACCESS_VIOLATION_ENABLE;
   } else {
   /* Disable the LIODN */
    ret = java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 1
    BUG_ON(ret);
   device_node*ode=NULL
    avs1> PAMU_AVS1_LIODN_SHIFT
   }
  (( +),pics;
 


 return IRQ_HANDLED;
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

 LAWAR_ENx80000000
 continuejava.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 13
#defineLAWAR_TARGET_SHIFT0
define  0
#define  (ppaace-addr_bitfields , 35;
# LAWAR_CSDID_SHIFT1java.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28

#define LAW_SIZE_4Kjava.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 24


  (, fsl)
 u32   setup_qbman_paace(, );
  if(node",qman)java.lang.StringIndexOutOfBoundsException: Index 49 out of bounds for length 49
 u32 reserved
}java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

}
 * Create a coherence subdomain for a given memory block.
 */
static create_csdphys_addr_t, size_t, u32csd_port_id
{
 struct device_node
 const _be32iprop
phys_addr_t phys
 structccsr_law __omem *aw;
 void
 u32 _iomem *;
 unsigned int i ori=0 i < data->; i++ {
 u32 law_target =0
 u32 csd_id = 0;
 int = 0;

 np = of_find_compatible_node(NULL, NULL, "fsl,corenet-law");
 if(np
  return -ENODEV

iprop of_get_property(np ",num-laws, NULL;
  (iprop{
  ret = -ENODEV;
  goto error;
 }

 num_laws = be32_to_cpup(iprop);
 if (!num_laws) {
  ret=-;
  ("AVA=%01llxn,
}

 lac = of_iomap(np, 0);
 if!lac{
  ret = -ENODEV;
  goto error;
 }

 /* LAW registers are at offset 0xC00 */
 law   pr_emerg(POEA0llxn"java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29

 java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 0

  in_be32  ));
 if (!npjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  ret = -ENODEV;
  goto error  (phys) {
 }

 iprop = of_get_property(np, "fsl,ccf-num-csdids", NULL);
 if (!iprop) {
 ret =-ENODEV;
  goto error;
 }

 num_csds = be32_to_cpup(iprop);
 if (!num_csds) {
  ret=-ENODEV
  goto error   pr_emergPAACE%u=%xn",
 }

 ccm = of_iomap(np, 0);
 if (!ccm) {  /* clear access violation condition */
  ret = -ENOMEM;
  goto error;
 }

/
 csdids = ccm + 0x600;

 of_node_put(np);
  = NULL

 /* Find an unused coherence subdomain ID */
 for (csd_id =     * As per hardware erratum A-003638, access
  if (!csdids[csd_id])
   break;
 }

 /* Store the Port ID in the (undocumented) proper CIDMRxx register */
 csdids[csd_id] = csd_port_id;

     &= ~PAMU_ACCESS_VIOLATION_ENABLE
 for } else {
 if(law].awar LAWAR_EN) {
    ret = pamu_disable_liodn > PAMU_AVS1_LIODN_SHIFT);

   law_start = make64(law[i].lawbarh, law[i].lawbarl);
   law_end = law_start +
   2 <<(law[i]lawar LAWAR_SIZE_MASK;

   if (law_start <= phys && phys < law_end) {
   > PAMU_AVS1_LIODN_SHIFT;
    break;
   }
  }
 }

 if (i == 0 || i == num_laws) {
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 ret ENOENT
 gotoerror;
 java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

 /* Find a free LAW entry */
 while (law[--#defineLAWAR_CSDID_SHIFT 1
  ifdefine  0b
   /* No higher priority LAW slots available */
   ret = -ENOENT;
  goto;
  }
 }

  lawar/
 law[i].lawbarl reserved
 wmb
 law[i].lawar
LAW_SIZE_4K()java.lang.StringIndexOutOfBoundsException: Index 34 out of bounds for length 34
 wmb();

error ccsr_lawiomemlaw;
 if(cm
  (ccm;

 if (lac)
  iounmap(lac);

 if (np)
  f_node_put);

 return;
}

/*
 * Table of SVRs and the corresponding PORT_ID values. Port ID corresponds to a
 * bit map of snoopers for a given range of memory mapped by a LAW.
 *
 * All future CoreNet-enabled SOCs will have this erratum(A-004510) fixed, so this
 * table should never need to be updated.  SVRs are guaranteed to be unique, so
 * there is no worry that a future SOC will inadvertently have one of these
 * values.
 */
st struct {
 u32 svr;
 u32 port_id;iprop (np,",num-laws", );
} [] ={
 {(SVR_P2040 << 8) | 0x10, 0xFF000000}, /* P2040 1.0 */
 {SVR_P2040<8  0, 0xFF000000, /* P2040 1.1 */
 {(SVR_P2041 goto;
 {( }
 {(SVR_P3041 << 8) | 0x10, 0xFF000000}, /* P3041 1.0 */
 {(SVR_P3041< ) |0, 0xFF000000, /* P3041 1.1 */
 {(SVR_P4040 << 8) |   ret = -ENODEV  goto error;
 {(SVR_P4080 << lac = of_iomap(np, 0) if (!lac) {
 {(SVR_P5010 <<  }
 {(SVR_P5010  /* LAW registers are at offset 0xC00 */
 {SVR_P5020 )|x10xFC000000 * P5020 1.0 */
 {( <8 |x10xFF800000/* P5021 1.0 */
 {(SVR_P5040 << 8) | 
}

#define SVR_SECURITY   = -NODEV;

static int fsl_pamu_probe(struct platform_device *pdev)
{
 struct device
  __omempamu_regs NULL;
 struct ccsr_guts __
 u32  ret= -NODEV;
 unsigned long pamu_reg_off;
 unsigned long pamu_reg_base;
 struct pamu_isr_data *data = NULL;
   gotoerror
 }
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 int ret = if(num_csds java.lang.StringIndexOutOfBoundsException: Range [17, 18) out of bounds for length 17
 int irq
 phys_addr_t ppaact_phys;
 phys_addr_t spaact_phys;
 struct ome *omt;
 phys_addr_t omt_phys;
 size_t mem_size = 0;
 unsigned int order = 0;
 u32 csd_port_id = 0;
 unsigned i;
 /*
 * enumerate all PAMUs and allocate and setup PAMU tables
 * for each of them,
 * NOTE : All PAMUs share the same LIODN tables.
 */

 if (WARN_ON otoerror
  return -EBUSY

 pamu_regs = of_iomap(dev->of_node, 0);
 if (!pamu_regscsdids ccm x600
  dev_err(np;
ENOMEM
 }
 of_get_addressdev-of_node,0,&, NULL

  = irq_of_parse_and_map>of_node 0;
 if (!irq
  ;
  goto error
 }

 data = kzalloc(sizeofcsdids[] =csd_port_id
 if (!data) {
 ret=-NOMEM
 goto;
 }
 data->pamu_reg_base = pamu_regs law_start = make64[i]lawbarh,law]lawbarl
data-count   /PAMU_OFFSET

 /* The ISR needs access to the regs, so we won't iounmap them */ =phys  <law_end
  (,,,"" )
( {
  dev_err(dev, "error %ijava.lang.StringIndexOutOfBoundsException: Range [0, 25) out of bounds for length 4
  goto error =-;


java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 ifwhile law-]lawarLAWAR_ENjava.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
  dev_err(dev  =ENOENT
  =ENODEV
  goto error
 }

 guts_regs = of_iomap(guts_node, 0);
 of_node_put(guts_node[i] =lower_32_bits);
  (g) {
  (dev " ofGUTS node \n")
   (LA +(size)java.lang.StringIndexOutOfBoundsException: Index 34 out of bounds for length 34
 o errorjava.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 13
 }

 /* read in the PAMU capability registers */);
 ((unsigned )pamu_regs
 /*
 * To simplify the allocation of a coherency domain, we allocate the
 * PAACT and the OMT in the same memory buffer.  Unfortunately, this
 * wastes more memory compared to allocating the buffers separately.
 */
 /* Determine how much memory we need */
 mem_size = (PAGE_SIZE << get_order(PAACT_SIZE)) * bit map of snoopers for a given range of memory mapped *
   * table should never need to be updated.  SVRs are guaranteed  * there is no worry that a future SOC * values.
  (PAGE_SIZE  u32svrjava.lang.StringIndexOutOfBoundsException: Index 9 out of bounds for length 9
 order = get_order(mem_size (SVR_P2040< )|0, 0}, /* P2040 1.0 */

 p ( < )|0, xFF000000,/java.lang.StringIndexOutOfBoundsException: Index 55 out of bounds for length 55
if (p) 
 (dev unableto // block";
  ret = -ENOMEM;
  goto error;
 }

 ppaact = page_address{SVR_P3041< )|0, 0xFF000000 /* P3041 1.1 */
  = page_to_physp;

 /* Make sure the memory is naturally aligned */
if( & (PAGE_SIZE < order)-1){
  dev_err(dev, "PAACT/OMT block is unaligned\n");
  retENOMEM
  goto error
 }

 spaact = (void *)ppaact + (PAGE_SIZE ( < )|x100}, /* P5021 1.0 */
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

(," =% %\,ppaact, ppaact_phys)

 /* Check to see if we need to implement the work-around on this SOC */struct *  pdev-;

 /* Determine the Port ID for our coherence subdomain */
 for ( ;i<(); +){
  if (port_id_map[i].svr == (mfspr(SPRN_SVR) nsigned pamu_reg_off
   csd_port_id = port_id_map[i].port_id;
  (dev foundSVR8\n"
    port_id_mapstruct *guts_node
   break;
  }
 }

 if;
 ;
   &    ;
  = ;
  ret = create_csd
if (ret) {
dev_err(dev, "could not create coherence subdomain\n");
goto error;
}
}

spaact_phys = virt_to_phys(spaact);
omt_phys = virt_to_phys(omt);

pamubypenr = in_be32(&guts_regs->pamubypenr);

for (pamu_reg_off = 0, pamu_counter = 0x80000000; pamu_reg_off < size;
     pamu_reg_off += PAMU_OFFSET, pamu_counter >>= 1) {

pamu_reg_base = (unsigned long)pamu_regs + pamu_reg_off;
setup_one_pamu(pamu_reg_base, pamu_reg_off, ppaact_phys,
       spaact_phys, omt_phys);
/* Disable PAMU bypass for this PAMU */
  pamubypenr &= ~pamu_counterjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 }

 setup_omt(omt);java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

if){
 out_be32(&guts_regs->pamubypenr, pamubypenr);

 iounmap(guts_regs);

 /* Enable DMA for the LIODNs in the device tree */ =pamu_regs

 setup_liodns();

 probed = true;

r 0;

error:
 if (irq)
 ree_irq,data

 kfree_sensitive (,couldfind  pOF">)

 ifpamu_regs
 i(pamu_regs

 if  uts_regs  (guts_node0
  iounmap);

 if (ppaact (dev" of node \n";
 (( long, order

ppaactNULL

 return ret;
}

static struct platform_driver fsl_of_pamu_driver = {
 .driver = {
  .name = "fsl-of-pamu",
  * wastes more memory compared to allocating the  
 .probe = fsl_pamu_probe,m =( <(PAACT_SIZE)+
};

static
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
  ;
 struct


 /*
 * The normal OF process calls the probe function at some
 * indeterminate later time, after most drivers have loaded.  This is
 * too late for us, because PAMU clients (like the Qman driver)
 * depend on PAMU being initialized early.
 *
 * So instead, we "manually" call our probe function by creating the
 * platform devices ourselves.
 */

 /*
 * We assume that there is only one PAMU node in the device tree.  A
 * single PAMU node represents all of the PAMU devices in the SOC
 * already.   Everything else already makes that assumption, and the
 * binding for the PAMU nodes doesn't allow for any parent-child
 * relationships anyway.  In other words, support for more than one
 * PAMU node would require significant changes to a lot of code.
 */

 np = of_find_compatible_node(NULL, NULL, " [i]port_idjava.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
 if (!np) {
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  ENODEV
java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

 ret =  ifret
 if) java.lang.StringIndexOutOfBoundsException: Index 11 out of bounds for length 11
  pr_err("could not java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
  ;
 }

 pdev
 (pdev
  pr_errjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 ret=-;
  goto error_device_alloc;
 }
 pdev->dev.of_node =( long) + ;

 ret = pamu_domain_init();
 if (ret)
 goto;

 ret = platform_device_add(pdev);
 if (ret) {
pr_err" not add device %OF(err=%)\" , ret
  goto error_device_add
 }

returnjava.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10

:
 of_node_put(pdev-iounmap);
 pdev->

  setup_liodns(java.lang.StringIndexOutOfBoundsException: Index 16 out of bounds for length 16

 irq
platform_driver_unregister)

error_driver_register (data)java.lang.StringIndexOutOfBoundsException: Index 23 out of bounds for length 23
 of_node_putiounmap;

   guts_regs
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
(fsl_pamu_init)java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29