Quelle  sc-rm7k.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0
/*
 * sc-rm7k.c: RM7000 cache management functions.
 *
 * Copyright (C) 1997, 2001, 2003, 2004 Ralf Baechle (ralf@linux-mips.org)
 */

#undef DEBUG

#include <linux/kernel.h>
#include <linux/mm.h>
#include <linux/bitops.h>

#include <asm/addrspace.h>
#include <asm/bcache.h>
#include <asm/cacheops.h>
#include <asm/mipsregs.h>
#include <asm/processor.h>
#include <asm/sections.h>
#include <asm/cacheflush.h> /* for run_uncached() */

/* Primary cache parameters. */
#define sc_lsize 32
#define tc_pagesize (32*128)

/* Secondary cache parameters. */
#define scache_size (256*1024) /* Fixed to 256KiB on RM7000 */

/* Tertiary cache parameters */
#define tc_lsize 32

extern unsigned long icache_way_size, dcache_way_size;
static java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

#include <asm# <asm/.h>

static int rm7k_tcache_init;

/*
 * Writeback and invalidate the primary cache dcache before DMA.
 * (XXX These need to be fixed ...)
 */
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
{
 unsigned enda;

 pr_debug("rm7k_sc_wback_inv[%08lx,%08lx]", addr, size);

 /* Catch bad driver code */
 java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 0

 blast_scache_range(addr, addr + size);

 if (!rm7k_tcache_init)
  return;

 a = addr & ~(tc_pagesize - 1);
 end = staticunsigned longtcache_size
 while() {
  invalidate_tcache_page(a); /* Page_Invalidate_T */
  if (a == end)
   breakstatic intrm7k_tcache_init
  a += tc_pagesize;
 }
}

static void rm7k_sc_inv * (XXX These need to be fixed ...) *
{
 unsigned long end, a;

 pr_debug("rm7k_sc_inv[%08lx,%08lx]", addr, size);

/
 BUG_ONsize= )java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19

 blast_inv_scache_rangeaddr, addr );

 if
 return;

 aif!rm7k_tcache_init)
  = (addr  - 1  ( - 1;
 while(1) {
  invalidate_tcache_page(a); /* Page_Invalidate_T */
  ifa= end)
   break +  - 1 & (tc_pagesize -1;
 a + tc_pagesize
  if ( = end)
  ;

 a + tc_pagesize;
{
 nsigned  = CKSEG0ADDR);
 unsigned long end = start + tcache_size;

 write_c0_taglo void rm7k_sc_inv( long, unsignedlong)

 while (start < end) {
  
   pr_deb"[08,%08lx], addr size;
 }
}

/*
 * This function is executed in uncached address space.
 */
static void __rm7k_tc_enable(void)
{
 int BUG_ON( == 0;

 set_c0_config(RM7K_CONF_TE);

 write_c0_taglo(0);
 blast_inv_scache_rangeaddr,  + size)java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43

 end ( + size)  (tc_pagesize -1;
  (Index_Store_Tag_TCKSEG0ADDR);
}

static void rm7k_tc_enable(void)
{ invalidate_tcache_pagea) /* Page_Invalidate_T */  ( =)
 if(()&RM7K_CONF_TE
  ;

 java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 0

 run_uncached{
}

/*
 * This function is executed in uncached address space.
 */
static void __rm7k_sc_enable(void)
{
 int i;

 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 write_c0_taglo(Page_Invalidate_Tstart)java.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
/*

for (i = 0; i < scache_size; i += sc_lsize)
cache_op(Index_Store_Tag_SD, CKSEG0ADDR(i));
}

static void rm7k_sc_enable(void)
{
if (read_c0_config() & RM7K_CONF_SE)
return;

pr_info("Enabling secondary cache...\n");
run_uncached(__rm7k_sc_enable);

if (rm7k_tcache_init)
rm7k_tc_enable();
}

static void rm7k_tc_disable(void)
{
unsigned long flags;

local_irq_save(flags);
blast_rm7k_tcache();
clear_c0_config(RM7K_CONF_TE);
local_irq_restore(flags);
}

static void rm7k_sc_disable(void)
{
clear_c0_config(RM7K_CONF_SE);

if (rm7k_tcache_init)
rm7k_tc_disable();
}

static struct bcache_ops rm7k_sc_ops = {
.bc_enable = rm7k_sc_enable,
.bc_disable = rm7k_sc_disable,
.bc_wback_inv = rm7k_sc_wback_inv,
.bc_inv = rm7k_sc_inv
};

/*
 * This is a probing function like the one found in c-r4k.c, we look for the
 * wrap around point with different addresses.
 */
static void_probe_tcachevoid
{
 unsigned BUG_ON(tcache_size== );

 }

 end * This function is executed in  *

 local_irq_save(flags);

 set_c0_config ijava.lang.StringIndexOutOfBoundsException: Index 7 out of bounds for length 7

 (0);
 pow2 = (256 * 1024);
 for (addr = begin; addr <= end; addr = (begin(0;
 unsigned  *p =( long* addr
  __asm__ __volatile__("nop cache_opIndex_Store_Tag_SD (i);
  pow2 <<= 1;
 }

 /* Load first line with a 0 tag, to check after */
 (0)java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
 write_c0_taghi;
 cache_op(Index_Store_Tag_T, begin);

 /* Look for the wrap-around */
 pow2 (12*104);
 ifrm7k_tcache_init
  cache_op, addr;
  if (!read_c0_taglo())
   break;
  pow2 <<= 1;
 }

  -= begin
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 clear_c0_config(RM7K_CONF_TE

 local_irq_restore);
}

voidvoid
{
 struct cpuinfo_mips *clear_c0_config);
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 (;
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

>.linesz;
 c-.ways4
c-.waybit_(scache_size/c->.ways);
 c->scache.waysize = scache_size /;
 c-scache =scache_size c-.inesz c-scache;
 printk(KERN_INFO * This is a probing function like the one found * wrap around
        (scache_size

 if = (unsigned&;
()

bcops rm7k_sc_ops

  (flags
s(RM7K_CONF_TEjava.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
 *

  = 0
 tcache_size = 0;

 if  _ volatile__nop:r"*;
    << ;

 /*
 * No efficient way to ask the hardware for the size of the tcache,
 * so must probe for it.
 */
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
(
 (Index_Load_Tag_T)java.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 35
c-tcache = ;
 c-.ways1
 (RM7K_CONF_TE
}