Quelle  stmpe.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0-only
/*
 * ST Microelectronics MFD: stmpe's driver
 *
 * Copyright (C) ST-Ericsson SA 2010
 *
 * Author: Rabin Vincent <rabin.vincent@stericsson.com> for ST-Ericsson
 */

#include <linux/err.h>
#include <linux/gpio/consumer.h>
#include <linux/export.h>
#include <linux/kernel.h>
#include <linux/interrupt.h>
#include <linux/irq.h>
#include <linux/irqdomain.h>
#include <linux/of.h>
#include <linux/pm.h>
#include <linux/slab.h>
#include <linux/mfd/core.h>
#include <linux/delay.h>
#include <linux/regulator/consumer.h>
#include "stmpe.h"

/**
 * struct stmpe_platform_data - STMPE platform data
 * @id: device id to distinguish between multiple STMPEs on the same board
 * @blocks: bitmask of blocks to enable (use STMPE_BLOCK_*)
 * @irq_trigger: IRQ trigger to use for the interrupt to the host
 * @autosleep: bool to enable/disable stmpe autosleep
 * @autosleep_timeout: inactivity timeout in milliseconds for autosleep
 */
struct stmpe_platform_data {
 int id;
 unsigned int blocks;
 unsigned int irq_trigger;
 bool autosleep;
 int autosleep_timeout;
};

static int __stmpe_enable(struct stmpe *stmpe, unsigned int blocks)
{
 return stmpe->variant->enable(stmpe, blocks, true);
}

static int __stmpe_disable(struct stmpe *stmpe, unsigned int blocks)
{
 return stmpe->variant->enable(stmpe, blocks, false);
}

static int __stmpe_reg_read(struct stmpe *stmpe, u8 reg)
{
 int ret;

 ret = stmpe->ci->read_byte(stmpe, reg);
 if (ret < 0)
  dev_err(stmpe->dev, "failed to read reg %#x: %d\n", reg, ret);

 dev_vdbg(stmpe->dev, "rd: reg %#x => data %#x\n", reg, ret);

 return ret;
}

static int __stmpe_reg_write(struct stmpe *stmpe, u8 reg, u8 val)
{
 int ret;

 dev_vdbg(stmpe->dev, "wr: reg %#x <= %#x\n", reg, val);

 ret = stmpe->ci->write_byte(stmpe, reg, val);
 if (ret < 0)
  dev_err(stmpe->dev, "failed to write reg %#x: %d\n", reg, ret);

 return ret;
}

static int __stmpe_set_bits(struct stmpe *stmpe, u8 reg, u8 mask, u8 val)
{
 int ret;

 ret = __stmpe_reg_read(stmpe, reg);
 if (ret < 0)
  return ret;

 ret &= ~mask;
 ret |= val;

 return __stmpe_reg_write(stmpe, reg, ret);
}

static int __stmpe_block_read(struct stmpe *stmpe, u8 reg, u8 length,
         u8 *values)
{
 int ret;

 ret = stmpe->ci->read_block(stmpe, reg, length, values);
 if (ret < 0)
  dev_err(stmpe->dev, "failed to read regs %#x: %d\n", reg, ret);

 dev_vdbg(stmpe->dev, "rd: reg %#x (%d) => ret %#x\n", reg, length, ret);
 stmpe_dump_bytes("stmpe rd: ", values, length);

 return ret;
}

static int __stmpe_block_write(struct stmpe *stmpe, u8 reg, u8 length,
   const u8 *values)
{
 int ret;

 dev_vdbg(stmpe->dev, "wr: regs %#x (%d)\n", reg, length);
 stmpe_dump_bytes("stmpe wr: ", values, length);

 ret = stmpe->ci->write_block(stmpe, reg, length, values);
 if (ret < 0)
  dev_err(stmpe->dev, "failed to write regs %#x: %d\n", reg, ret);

 return ret;
}

/**
 * stmpe_enable - enable blocks on an STMPE device
 * @stmpe: Device to work on
 * @blocks: Mask of blocks (enum stmpe_block values) to enable
 */
int stmpe_enable(struct stmpe *stmpe, unsigned int blocks)
{
 int ret;

 mutex_lock(&stmpe->lock);
 ret = __stmpe_enable(stmpe, blocks);
 mutex_unlock(&stmpe->lock);

 return ret;
}
EXPORT_SYMBOL_GPL(stmpe_enable);

/**
 * stmpe_disable - disable blocks on an STMPE device
 * @stmpe: Device to work on
 * @blocks: Mask of blocks (enum stmpe_block values) to enable
 */
int stmpe_disable(struct stmpe *stmpe, unsigned int blocks)
{
 int ret;

 mutex_lock(&stmpe->lock);
 ret = __stmpe_disable(stmpe, blocks);
 mutex_unlock(&stmpe->lock);

 return ret;
}
EXPORT_SYMBOL_GPL(stmpe_disable);

/**
 * stmpe_reg_read() - read a single STMPE register
 * @stmpe: Device to read from
 * @reg: Register to read
 */
int stmpe_reg_read(struct stmpe *stmpe, u8 reg)
{
 int ret;

 mutex_lock(&stmpe->lock);
 ret = __stmpe_reg_read(stmpe, reg);
 mutex_unlock(&stmpe->lock);

 return ret;
}
EXPORT_SYMBOL_GPL(stmpe_reg_read);

/**
 * stmpe_reg_write() - write a single STMPE register
 * @stmpe: Device to write to
 * @reg: Register to write
 * @val: Value to write
 */
int stmpe_reg_write(struct stmpe *stmpe, u8 reg, u8 val)
{
 int ret;

 mutex_lock(&stmpe->lock);
 ret = __stmpe_reg_write(stmpe, reg, val);
 mutex_unlock(&stmpe->lock);

 return ret;
}
EXPORT_SYMBOL_GPL(stmpe_reg_write);

/**
 * stmpe_set_bits() - set the value of a bitfield in a STMPE register
 * @stmpe: Device to write to
 * @reg: Register to write
 * @mask: Mask of bits to set
 * @val: Value to set
 */
int stmpe_set_bits(struct stmpe *stmpe, u8 reg, u8 mask, u8 val)
{
 int ret;

 mutex_lock(&stmpe->lock);
 ret = __stmpe_set_bits(stmpe, reg, mask, val);
 mutex_unlock(&stmpe->lock);

 return ret;
}
EXPORT_SYMBOL_GPL(stmpe_set_bits);

/**
 * stmpe_block_read() - read multiple STMPE registers
 * @stmpe: Device to read from
 * @reg: First register
 * @length: Number of registers
 * @values: Buffer to write to
 */
int stmpe_block_read(struct stmpe *stmpe, u8 reg, u8 length, u8 *values)
{
 int ret;

 mutex_lock(&stmpe->lock);
 ret = __stmpe_block_read(stmpe, reg, length, values);
 mutex_unlock(&stmpe->lock);

 return ret;
}
EXPORT_SYMBOL_GPL(stmpe_block_read);

/**
 * stmpe_block_write() - write multiple STMPE registers
 * @stmpe: Device to write to
 * @reg: First register
 * @length: Number of registers
 * @values: Values to write
 */
int stmpe_block_write(struct stmpe *stmpe, u8 reg, u8 length,
        const u8 *values)
{
 int ret;

 mutex_lock(&stmpe->lock);
 ret = __stmpe_block_write(stmpe, reg, length, values);
 mutex_unlock(&stmpe->lock);

 return ret;
}
EXPORT_SYMBOL_GPL(stmpe_block_write);

/**
 * stmpe_set_altfunc()- set the alternate function for STMPE pins
 * @stmpe: Device to configure
 * @pins: Bitmask of pins to affect
 * @block: block to enable alternate functions for
 *
 * @pins is assumed to have a bit set for each of the bits whose alternate
 * function is to be changed, numbered according to the GPIOXY numbers.
 *
 * If the GPIO module is not enabled, this function automatically enables it in
 * order to perform the change.
 */
int stmpe_set_altfunc(struct stmpe *stmpe, u32 pins, enum stmpe_block block)
{
 struct stmpe_variant_info *variant = stmpe->variant;
 u8 regaddr = stmpe->regs[STMPE_IDX_GPAFR_U_MSB];
 int af_bits = variant->af_bits;
 int numregs = DIV_ROUND_UP(stmpe->num_gpios * af_bits, 8);
 int mask = (1 << af_bits) - 1;
 u8 regs[8];
 int af, afperreg, ret;

 if (!variant->get_altfunc)
  return 0;

 afperreg = 8 / af_bits;
 mutex_lock(&stmpe->lock);

 ret = __stmpe_enable(stmpe, STMPE_BLOCK_GPIO);
 if (ret < 0)
  goto out;

 ret = __stmpe_block_read(stmpe, regaddr, numregs, regs);
 if (ret < 0)
  goto out;

 af = variant->get_altfunc(stmpe, block);

 while (pins) {
  int pin = __ffs(pins);
  int regoffset = numregs - (pin / afperreg) - 1;
  int pos = (pin % afperreg) * (8 / afperreg);

  regs[regoffset] &= ~(mask << pos);
  regs[regoffset] |= af << pos;

  pins &= ~(1 << pin);
 }

 ret = __stmpe_block_write(stmpe, regaddr, numregs, regs);

out:
 mutex_unlock(&stmpe->lock);
 return ret;
}
EXPORT_SYMBOL_GPL(stmpe_set_altfunc);

/*
 * GPIO (all variants)
 */

static struct resource stmpe_gpio_resources[] = {
 /* Start and end filled dynamically */
 {
  .flags = IORESOURCE_IRQ,
 },
};

static const struct mfd_cell stmpe_gpio_cell = {
 .name  = "stmpe-gpio",
 .of_compatible = "st,stmpe-gpio",
 .resources = stmpe_gpio_resources,
 .num_resources = ARRAY_SIZE(stmpe_gpio_resources),
};

static const struct mfd_cell stmpe_gpio_cell_noirq = {
 .name  = "stmpe-gpio",
 .of_compatible = "st,stmpe-gpio",
 /* gpio cell resources consist of an irq only so no resources here */
};

/*
 * Keypad (1601, 2401, 2403)
 */

static struct resource stmpe_keypad_resources[] = {
 /* Start and end filled dynamically */
 {
  .name = "KEYPAD",
  .flags = IORESOURCE_IRQ,
 },
 {
  .name = "KEYPAD_OVER",
  .flags = IORESOURCE_IRQ,
 },
};

static const struct mfd_cell stmpe_keypad_cell = {
 .name  = "stmpe-keypad",
 .of_compatible  = "st,stmpe-keypad",
 .resources = stmpe_keypad_resources,
 .num_resources = ARRAY_SIZE(stmpe_keypad_resources),
};

/*
 * PWM (1601, 2401, 2403)
 */
static struct resource stmpe_pwm_resources[] = {
 /* Start and end filled dynamically */
 {
  .name = "PWM0",
  .flags = IORESOURCE_IRQ,
 },
 {
  .name = "PWM1",
  .flags = IORESOURCE_IRQ,
 },
 {
  .name = "PWM2",
  .flags = IORESOURCE_IRQ,
 },
};

static const struct mfd_cell stmpe_pwm_cell = {
 .name  = "stmpe-pwm",
 .of_compatible  = "st,stmpe-pwm",
 .resources = stmpe_pwm_resources,
 .num_resources = ARRAY_SIZE(stmpe_pwm_resources),
};

/*
 * STMPE801
 */
static const u8 stmpe801_regs[] = {
 [STMPE_IDX_CHIP_ID] = STMPE801_REG_CHIP_ID,
 [STMPE_IDX_ICR_LSB] = STMPE801_REG_SYS_CTRL,
 [STMPE_IDX_GPMR_LSB] = STMPE801_REG_GPIO_MP_STA,
 [STMPE_IDX_GPSR_LSB] = STMPE801_REG_GPIO_SET_PIN,
 [STMPE_IDX_GPCR_LSB] = STMPE801_REG_GPIO_SET_PIN,
 [STMPE_IDX_GPDR_LSB] = STMPE801_REG_GPIO_DIR,
 [STMPE_IDX_IEGPIOR_LSB] = STMPE801_REG_GPIO_INT_EN,
 [STMPE_IDX_ISGPIOR_MSB] = STMPE801_REG_GPIO_INT_STA,

};

static struct stmpe_variant_block stmpe801_blocks[] = {
 {
  .cell = &stmpe_gpio_cell,
  .irq = 0,
  .block = STMPE_BLOCK_GPIO,
 },
};

static struct stmpe_variant_block stmpe801_blocks_noirq[] = {
 {
  .cell = &stmpe_gpio_cell_noirq,
  .block = STMPE_BLOCK_GPIO,
 },
};

static int stmpe801_enable(struct stmpe *stmpe, unsigned int blocks,
      bool enable)
{
 if (blocks & STMPE_BLOCK_GPIO)
  return 0;
 else
  return -EINVAL;
}

static struct stmpe_variant_info stmpe801 = {
 .name  = "stmpe801",
 .id_val  = STMPE801_ID,
 .id_mask = 0xffff,
 .num_gpios = 8,
 .regs  = stmpe801_regs,
 .blocks  = stmpe801_blocks,
 .num_blocks = ARRAY_SIZE(stmpe801_blocks),
 .num_irqs = STMPE801_NR_INTERNAL_IRQS,
 .enable  = stmpe801_enable,
};

static struct stmpe_variant_info stmpe801_noirq = {
 .name  = "stmpe801",
 .id_val  = STMPE801_ID,
 .id_mask = 0xffff,
 .num_gpios = 8,
 .regs  = stmpe801_regs,
 .blocks  = stmpe801_blocks_noirq,
 .num_blocks = ARRAY_SIZE(stmpe801_blocks_noirq),
 .enable  = stmpe801_enable,
};

/*
 * Touchscreen (STMPE811 or STMPE610)
 */

static struct resource stmpe_ts_resources[] = {
 /* Start and end filled dynamically */
 {
  .name = "TOUCH_DET",
  .flags = IORESOURCE_IRQ,
 },
 {
  .name = "FIFO_TH",
  .flags = IORESOURCE_IRQ,
 },
};

static const struct mfd_cell stmpe_ts_cell = {
 .name  = "stmpe-ts",
 .of_compatible = "st,stmpe-ts",
 .resources = stmpe_ts_resources,
 .num_resources = ARRAY_SIZE(stmpe_ts_resources),
};

/*
 * ADC (STMPE811)
 */

static struct resource stmpe_adc_resources[] = {
 /* Start and end filled dynamically */
 {
  .name = "STMPE_TEMP_SENS",
  .flags = IORESOURCE_IRQ,
 },
 {
  .name = "STMPE_ADC",
  .flags = IORESOURCE_IRQ,
 },
};

static const struct mfd_cell stmpe_adc_cell = {
 .name  = "stmpe-adc",
 .of_compatible = "st,stmpe-adc",
 .resources = stmpe_adc_resources,
 .num_resources = ARRAY_SIZE(stmpe_adc_resources),
};

/*
 * STMPE811 or STMPE610
 */

static const u8 stmpe811_regs[] = {
 [STMPE_IDX_CHIP_ID] = STMPE811_REG_CHIP_ID,
 [STMPE_IDX_SYS_CTRL] = STMPE811_REG_SYS_CTRL,
 [STMPE_IDX_SYS_CTRL2] = STMPE811_REG_SYS_CTRL2,
 [STMPE_IDX_ICR_LSB] = STMPE811_REG_INT_CTRL,
 [STMPE_IDX_IER_LSB] = STMPE811_REG_INT_EN,
 [STMPE_IDX_ISR_MSB] = STMPE811_REG_INT_STA,
 [STMPE_IDX_GPMR_LSB] = STMPE811_REG_GPIO_MP_STA,
 [STMPE_IDX_GPSR_LSB] = STMPE811_REG_GPIO_SET_PIN,
 [STMPE_IDX_GPCR_LSB] = STMPE811_REG_GPIO_CLR_PIN,
 [STMPE_IDX_GPDR_LSB] = STMPE811_REG_GPIO_DIR,
 [STMPE_IDX_GPRER_LSB] = STMPE811_REG_GPIO_RE,
 [STMPE_IDX_GPFER_LSB] = STMPE811_REG_GPIO_FE,
 [STMPE_IDX_GPAFR_U_MSB] = STMPE811_REG_GPIO_AF,
 [STMPE_IDX_IEGPIOR_LSB] = STMPE811_REG_GPIO_INT_EN,
 [STMPE_IDX_ISGPIOR_MSB] = STMPE811_REG_GPIO_INT_STA,
 [STMPE_IDX_GPEDR_LSB] = STMPE811_REG_GPIO_ED,
};

static struct stmpe_variant_block stmpe811_blocks[] = {
 {
  .cell = &stmpe_gpio_cell,
  .irq = STMPE811_IRQ_GPIOC,
  .block = STMPE_BLOCK_GPIO,
 },
 {
  .cell = &stmpe_ts_cell,
  .irq = STMPE811_IRQ_TOUCH_DET,
  .block = STMPE_BLOCK_TOUCHSCREEN,
 },
 {
  .cell = &stmpe_adc_cell,
  .irq = STMPE811_IRQ_TEMP_SENS,
  .block = STMPE_BLOCK_ADC,
 },
};

static int stmpe811_enable(struct stmpe *stmpe, unsigned int blocks,
      bool enable)
{
 unsigned int mask = 0;

 if (blocks & STMPE_BLOCK_GPIO)
  mask |= STMPE811_SYS_CTRL2_GPIO_OFF;

 if (blocks & STMPE_BLOCK_ADC)
  mask |= STMPE811_SYS_CTRL2_ADC_OFF;

 if (blocks & STMPE_BLOCK_TOUCHSCREEN)
  mask |= STMPE811_SYS_CTRL2_TSC_OFF;

 return __stmpe_set_bits(stmpe, stmpe->regs[STMPE_IDX_SYS_CTRL2], mask,
    enable ? 0 : mask);
}

int stmpe811_adc_common_init(struct stmpe *stmpe)
{
 int ret;
 u8 adc_ctrl1, adc_ctrl1_mask;

 adc_ctrl1 = STMPE_SAMPLE_TIME(stmpe->sample_time) |
      STMPE_MOD_12B(stmpe->mod_12b) |
      STMPE_REF_SEL(stmpe->ref_sel);
 adc_ctrl1_mask = STMPE_SAMPLE_TIME(0xff) | STMPE_MOD_12B(0xff) |
    STMPE_REF_SEL(0xff);

 ret = stmpe_set_bits(stmpe, STMPE811_REG_ADC_CTRL1,
   adc_ctrl1_mask, adc_ctrl1);
 if (ret) {
  dev_err(stmpe->dev, "Could not setup ADC\n");
  return ret;
 }

 ret = stmpe_set_bits(stmpe, STMPE811_REG_ADC_CTRL2,
   STMPE_ADC_FREQ(0xff), STMPE_ADC_FREQ(stmpe->adc_freq));
 if (ret) {
  dev_err(stmpe->dev, "Could not setup ADC\n");
  return ret;
 }

 return 0;
}
EXPORT_SYMBOL_GPL(stmpe811_adc_common_init);

static int stmpe811_get_altfunc(struct stmpe *stmpe, enum stmpe_block block)
{
 /* 0 for touchscreen, 1 for GPIO */
 return block != STMPE_BLOCK_TOUCHSCREEN;
}

static struct stmpe_variant_info stmpe811 = {
 .name  = "stmpe811",
 .id_val  = 0x0811,
 .id_mask = 0xffff,
 .num_gpios = 8,
 .af_bits = 1,
 .regs  = stmpe811_regs,
 .blocks  = stmpe811_blocks,
 .num_blocks = ARRAY_SIZE(stmpe811_blocks),
 .num_irqs = STMPE811_NR_INTERNAL_IRQS,
 .enable  = stmpe811_enable,
 .get_altfunc = stmpe811_get_altfunc,
};

/* Similar to 811, except number of gpios */
static struct stmpe_variant_info stmpe610 = {
 .name  = "stmpe610",
 .id_val  = 0x0811,
 .id_mask = 0xffff,
 .num_gpios = 6,
 .af_bits = 1,
 .regs  = stmpe811_regs,
 .blocks  = stmpe811_blocks,
 .num_blocks = ARRAY_SIZE(stmpe811_blocks),
 .num_irqs = STMPE811_NR_INTERNAL_IRQS,
 .enable  = stmpe811_enable,
 .get_altfunc = stmpe811_get_altfunc,
};

/*
 * STMPE1600
 * Compared to all others STMPE variant, LSB and MSB regs are located in this
 * order : LSB   addr
 * MSB   addr + 1
 * As there is only 2 * 8bits registers for GPMR/GPSR/IEGPIOPR, CSB index is MSB registers
 */

static const u8 stmpe1600_regs[] = {
 [STMPE_IDX_CHIP_ID] = STMPE1600_REG_CHIP_ID,
 [STMPE_IDX_SYS_CTRL] = STMPE1600_REG_SYS_CTRL,
 [STMPE_IDX_ICR_LSB] = STMPE1600_REG_SYS_CTRL,
 [STMPE_IDX_GPMR_LSB] = STMPE1600_REG_GPMR_LSB,
 [STMPE_IDX_GPMR_CSB] = STMPE1600_REG_GPMR_MSB,
 [STMPE_IDX_GPSR_LSB] = STMPE1600_REG_GPSR_LSB,
 [STMPE_IDX_GPSR_CSB] = STMPE1600_REG_GPSR_MSB,
 [STMPE_IDX_GPCR_LSB] = STMPE1600_REG_GPSR_LSB,
 [STMPE_IDX_GPCR_CSB] = STMPE1600_REG_GPSR_MSB,
 [STMPE_IDX_GPDR_LSB] = STMPE1600_REG_GPDR_LSB,
 [STMPE_IDX_GPDR_CSB] = STMPE1600_REG_GPDR_MSB,
 [STMPE_IDX_IEGPIOR_LSB] = STMPE1600_REG_IEGPIOR_LSB,
 [STMPE_IDX_IEGPIOR_CSB] = STMPE1600_REG_IEGPIOR_MSB,
 [STMPE_IDX_ISGPIOR_LSB] = STMPE1600_REG_ISGPIOR_LSB,
};

static struct stmpe_variant_block stmpe1600_blocks[] = {
 {
  .cell = &stmpe_gpio_cell,
  .irq = 0,
  .block = STMPE_BLOCK_GPIO,
 },
};

static int stmpe1600_enable(struct stmpe *stmpe, unsigned int blocks,
      bool enable)
{
 if (blocks & STMPE_BLOCK_GPIO)
  return 0;
 else
  return -EINVAL;
}

static struct stmpe_variant_info stmpe1600 = {
 .name  = "stmpe1600",
 .id_val  = STMPE1600_ID,
 .id_mask = 0xffff,
 .num_gpios = 16,
 .af_bits = 0,
 .regs  = stmpe1600_regs,
 .blocks  = stmpe1600_blocks,
 .num_blocks = ARRAY_SIZE(stmpe1600_blocks),
 .num_irqs = STMPE1600_NR_INTERNAL_IRQS,
 .enable  = stmpe1600_enable,
};

/*
 * STMPE1601
 */

static const u8 stmpe1601_regs[] = {
 [STMPE_IDX_CHIP_ID] = STMPE1601_REG_CHIP_ID,
 [STMPE_IDX_SYS_CTRL] = STMPE1601_REG_SYS_CTRL,
 [STMPE_IDX_SYS_CTRL2] = STMPE1601_REG_SYS_CTRL2,
 [STMPE_IDX_ICR_LSB] = STMPE1601_REG_ICR_LSB,
 [STMPE_IDX_IER_MSB] = STMPE1601_REG_IER_MSB,
 [STMPE_IDX_IER_LSB] = STMPE1601_REG_IER_LSB,
 [STMPE_IDX_ISR_MSB] = STMPE1601_REG_ISR_MSB,
 [STMPE_IDX_GPMR_LSB] = STMPE1601_REG_GPIO_MP_LSB,
 [STMPE_IDX_GPMR_CSB] = STMPE1601_REG_GPIO_MP_MSB,
 [STMPE_IDX_GPSR_LSB] = STMPE1601_REG_GPIO_SET_LSB,
 [STMPE_IDX_GPSR_CSB] = STMPE1601_REG_GPIO_SET_MSB,
 [STMPE_IDX_GPCR_LSB] = STMPE1601_REG_GPIO_CLR_LSB,
 [STMPE_IDX_GPCR_CSB] = STMPE1601_REG_GPIO_CLR_MSB,
 [STMPE_IDX_GPDR_LSB] = STMPE1601_REG_GPIO_SET_DIR_LSB,
 [STMPE_IDX_GPDR_CSB] = STMPE1601_REG_GPIO_SET_DIR_MSB,
 [STMPE_IDX_GPEDR_LSB] = STMPE1601_REG_GPIO_ED_LSB,
 [STMPE_IDX_GPEDR_CSB] = STMPE1601_REG_GPIO_ED_MSB,
 [STMPE_IDX_GPRER_LSB] = STMPE1601_REG_GPIO_RE_LSB,
 [STMPE_IDX_GPRER_CSB] = STMPE1601_REG_GPIO_RE_MSB,
 [STMPE_IDX_GPFER_LSB] = STMPE1601_REG_GPIO_FE_LSB,
 [STMPE_IDX_GPFER_CSB] = STMPE1601_REG_GPIO_FE_MSB,
 [STMPE_IDX_GPPUR_LSB] = STMPE1601_REG_GPIO_PU_LSB,
 [STMPE_IDX_GPAFR_U_MSB] = STMPE1601_REG_GPIO_AF_U_MSB,
 [STMPE_IDX_IEGPIOR_LSB] = STMPE1601_REG_INT_EN_GPIO_MASK_LSB,
 [STMPE_IDX_IEGPIOR_CSB] = STMPE1601_REG_INT_EN_GPIO_MASK_MSB,
 [STMPE_IDX_ISGPIOR_MSB] = STMPE1601_REG_INT_STA_GPIO_MSB,
};

static struct stmpe_variant_block stmpe1601_blocks[] = {
 {
  .cell = &stmpe_gpio_cell,
  .irq = STMPE1601_IRQ_GPIOC,
  .block = STMPE_BLOCK_GPIO,
 },
 {
  .cell = &stmpe_keypad_cell,
  .irq = STMPE1601_IRQ_KEYPAD,
  .block = STMPE_BLOCK_KEYPAD,
 },
 {
  .cell = &stmpe_pwm_cell,
  .irq = STMPE1601_IRQ_PWM0,
  .block = STMPE_BLOCK_PWM,
 },
};

/* supported autosleep timeout delay (in msecs) */
static const int stmpe_autosleep_delay[] = {
 4, 16, 32, 64, 128, 256, 512, 1024,
};

static int stmpe_round_timeout(int timeout)
{
 int i;

 for (i = 0; i < ARRAY_SIZE(stmpe_autosleep_delay); i++) {
  if (stmpe_autosleep_delay[i] >= timeout)
   return i;
 }

 /*
 * requests for delays longer than supported should not return the
 * longest supported delay
 */
 return -EINVAL;
}

static int stmpe_autosleep(struct stmpe *stmpe, int autosleep_timeout)
{
 int ret;

 if (!stmpe->variant->enable_autosleep)
  return -ENOSYS;

 mutex_lock(&stmpe->lock);
 ret = stmpe->variant->enable_autosleep(stmpe, autosleep_timeout);
 mutex_unlock(&stmpe->lock);

 return ret;
}

/*
 * Both stmpe 1601/2403 support same layout for autosleep
 */
static int stmpe1601_autosleep(struct stmpe *stmpe,
  int autosleep_timeout)
{
 int ret, timeout;

 /* choose the best available timeout */
 timeout = stmpe_round_timeout(autosleep_timeout);
 if (timeout < 0) {
  dev_err(stmpe->dev, "invalid timeout\n");
  return timeout;
 }

 ret = __stmpe_set_bits(stmpe, stmpe->regs[STMPE_IDX_SYS_CTRL2],
   STMPE1601_AUTOSLEEP_TIMEOUT_MASK,
   timeout);
 if (ret < 0)
  return ret;

 return __stmpe_set_bits(stmpe, stmpe->regs[STMPE_IDX_SYS_CTRL2],
   STPME1601_AUTOSLEEP_ENABLE,
   STPME1601_AUTOSLEEP_ENABLE);
}

static int stmpe1601_enable(struct stmpe *stmpe, unsigned int blocks,
       bool enable)
{
 unsigned int mask = 0;

 if (blocks & STMPE_BLOCK_GPIO)
  mask |= STMPE1601_SYS_CTRL_ENABLE_GPIO;
 else
  mask &= ~STMPE1601_SYS_CTRL_ENABLE_GPIO;

 if (blocks & STMPE_BLOCK_KEYPAD)
  mask |= STMPE1601_SYS_CTRL_ENABLE_KPC;
 else
  mask &= ~STMPE1601_SYS_CTRL_ENABLE_KPC;

 if (blocks & STMPE_BLOCK_PWM)
  mask |= STMPE1601_SYS_CTRL_ENABLE_SPWM;
 else
  mask &= ~STMPE1601_SYS_CTRL_ENABLE_SPWM;

 return __stmpe_set_bits(stmpe, stmpe->regs[STMPE_IDX_SYS_CTRL], mask,
    enable ? mask : 0);
}

static int stmpe1601_get_altfunc(struct stmpe *stmpe, enum stmpe_block block)
{
 switch (block) {
 case STMPE_BLOCK_PWM:
  return 2;

 case STMPE_BLOCK_KEYPAD:
  return 1;

 case STMPE_BLOCK_GPIO:
 default:
  return 0;
 }
}

static struct stmpe_variant_info stmpe1601 = {
 .name  = "stmpe1601",
 .id_val  = 0x0210,
 .id_mask = 0xfff0, /* at least 0x0210 and 0x0212 */
 .num_gpios = 16,
 .af_bits = 2,
 .regs  = stmpe1601_regs,
 .blocks  = stmpe1601_blocks,
 .num_blocks = ARRAY_SIZE(stmpe1601_blocks),
 .num_irqs = STMPE1601_NR_INTERNAL_IRQS,
 .enable  = stmpe1601_enable,
 .get_altfunc = stmpe1601_get_altfunc,
 .enable_autosleep = stmpe1601_autosleep,
};

/*
 * STMPE1801
 */
static const u8 stmpe1801_regs[] = {
 [STMPE_IDX_CHIP_ID] = STMPE1801_REG_CHIP_ID,
 [STMPE_IDX_SYS_CTRL] = STMPE1801_REG_SYS_CTRL,
 [STMPE_IDX_ICR_LSB] = STMPE1801_REG_INT_CTRL_LOW,
 [STMPE_IDX_IER_LSB] = STMPE1801_REG_INT_EN_MASK_LOW,
 [STMPE_IDX_ISR_LSB] = STMPE1801_REG_INT_STA_LOW,
 [STMPE_IDX_GPMR_LSB] = STMPE1801_REG_GPIO_MP_LOW,
 [STMPE_IDX_GPMR_CSB] = STMPE1801_REG_GPIO_MP_MID,
 [STMPE_IDX_GPMR_MSB] = STMPE1801_REG_GPIO_MP_HIGH,
 [STMPE_IDX_GPSR_LSB] = STMPE1801_REG_GPIO_SET_LOW,
 [STMPE_IDX_GPSR_CSB] = STMPE1801_REG_GPIO_SET_MID,
 [STMPE_IDX_GPSR_MSB] = STMPE1801_REG_GPIO_SET_HIGH,
 [STMPE_IDX_GPCR_LSB] = STMPE1801_REG_GPIO_CLR_LOW,
 [STMPE_IDX_GPCR_CSB] = STMPE1801_REG_GPIO_CLR_MID,
 [STMPE_IDX_GPCR_MSB] = STMPE1801_REG_GPIO_CLR_HIGH,
 [STMPE_IDX_GPDR_LSB] = STMPE1801_REG_GPIO_SET_DIR_LOW,
 [STMPE_IDX_GPDR_CSB] = STMPE1801_REG_GPIO_SET_DIR_MID,
 [STMPE_IDX_GPDR_MSB] = STMPE1801_REG_GPIO_SET_DIR_HIGH,
 [STMPE_IDX_GPRER_LSB] = STMPE1801_REG_GPIO_RE_LOW,
 [STMPE_IDX_GPRER_CSB] = STMPE1801_REG_GPIO_RE_MID,
 [STMPE_IDX_GPRER_MSB] = STMPE1801_REG_GPIO_RE_HIGH,
 [STMPE_IDX_GPFER_LSB] = STMPE1801_REG_GPIO_FE_LOW,
 [STMPE_IDX_GPFER_CSB] = STMPE1801_REG_GPIO_FE_MID,
 [STMPE_IDX_GPFER_MSB] = STMPE1801_REG_GPIO_FE_HIGH,
 [STMPE_IDX_GPPUR_LSB] = STMPE1801_REG_GPIO_PULL_UP_LOW,
 [STMPE_IDX_IEGPIOR_LSB] = STMPE1801_REG_INT_EN_GPIO_MASK_LOW,
 [STMPE_IDX_IEGPIOR_CSB] = STMPE1801_REG_INT_EN_GPIO_MASK_MID,
 [STMPE_IDX_IEGPIOR_MSB] = STMPE1801_REG_INT_EN_GPIO_MASK_HIGH,
 [STMPE_IDX_ISGPIOR_MSB] = STMPE1801_REG_INT_STA_GPIO_HIGH,
};

static struct stmpe_variant_block stmpe1801_blocks[] = {
 {
  .cell = &stmpe_gpio_cell,
  .irq = STMPE1801_IRQ_GPIOC,
  .block = STMPE_BLOCK_GPIO,
 },
 {
  .cell = &stmpe_keypad_cell,
  .irq = STMPE1801_IRQ_KEYPAD,
  .block = STMPE_BLOCK_KEYPAD,
 },
};

static int stmpe1801_enable(struct stmpe *stmpe, unsigned int blocks,
       bool enable)
{
 unsigned int mask = 0;
 if (blocks & STMPE_BLOCK_GPIO)
  mask |= STMPE1801_MSK_INT_EN_GPIO;

 if (blocks & STMPE_BLOCK_KEYPAD)
  mask |= STMPE1801_MSK_INT_EN_KPC;

 return __stmpe_set_bits(stmpe, STMPE1801_REG_INT_EN_MASK_LOW, mask,
    enable ? mask : 0);
}

static int stmpe_reset(struct stmpe *stmpe)
{
 u16 id_val = stmpe->variant->id_val;
 unsigned long timeout;
 int ret = 0;
 u8 reset_bit;

 if (id_val == STMPE811_ID)
  /* STMPE801 and STMPE610 use bit 1 of SYS_CTRL register */
  reset_bit = STMPE811_SYS_CTRL_RESET;
 else
  /* all other STMPE variant use bit 7 of SYS_CTRL register */
  reset_bit = STMPE_SYS_CTRL_RESET;

 ret = __stmpe_set_bits(stmpe, stmpe->regs[STMPE_IDX_SYS_CTRL],
          reset_bit, reset_bit);
 if (ret < 0)
  return ret;

 msleep(10);

 timeout = jiffies + msecs_to_jiffies(100);
 while (time_before(jiffies, timeout)) {
  ret = __stmpe_reg_read(stmpe, stmpe->regs[STMPE_IDX_SYS_CTRL]);
  if (ret < 0)
   return ret;
  if (!(ret & reset_bit))
   return 0;
  usleep_range(100, 200);
 }
 return -EIO;
}

static struct stmpe_variant_info stmpe1801 = {
 .name  = "stmpe1801",
 .id_val  = STMPE1801_ID,
 .id_mask = 0xfff0,
 .num_gpios = 18,
 .af_bits = 0,
 .regs  = stmpe1801_regs,
 .blocks  = stmpe1801_blocks,
 .num_blocks = ARRAY_SIZE(stmpe1801_blocks),
 .num_irqs = STMPE1801_NR_INTERNAL_IRQS,
 .enable  = stmpe1801_enable,
 /* stmpe1801 do not have any gpio alternate function */
 .get_altfunc = NULL,
};

/*
 * STMPE24XX
 */

static const u8 stmpe24xx_regs[] = {
 [STMPE_IDX_CHIP_ID] = STMPE24XX_REG_CHIP_ID,
 [STMPE_IDX_SYS_CTRL] = STMPE24XX_REG_SYS_CTRL,
 [STMPE_IDX_SYS_CTRL2] = STMPE24XX_REG_SYS_CTRL2,
 [STMPE_IDX_ICR_LSB] = STMPE24XX_REG_ICR_LSB,
 [STMPE_IDX_IER_MSB] = STMPE24XX_REG_IER_MSB,
 [STMPE_IDX_IER_LSB] = STMPE24XX_REG_IER_LSB,
 [STMPE_IDX_ISR_MSB] = STMPE24XX_REG_ISR_MSB,
 [STMPE_IDX_GPMR_LSB] = STMPE24XX_REG_GPMR_LSB,
 [STMPE_IDX_GPMR_CSB] = STMPE24XX_REG_GPMR_CSB,
 [STMPE_IDX_GPMR_MSB] = STMPE24XX_REG_GPMR_MSB,
 [STMPE_IDX_GPSR_LSB] = STMPE24XX_REG_GPSR_LSB,
 [STMPE_IDX_GPSR_CSB] = STMPE24XX_REG_GPSR_CSB,
 [STMPE_IDX_GPSR_MSB] = STMPE24XX_REG_GPSR_MSB,
 [STMPE_IDX_GPCR_LSB] = STMPE24XX_REG_GPCR_LSB,
 [STMPE_IDX_GPCR_CSB] = STMPE24XX_REG_GPCR_CSB,
 [STMPE_IDX_GPCR_MSB] = STMPE24XX_REG_GPCR_MSB,
 [STMPE_IDX_GPDR_LSB] = STMPE24XX_REG_GPDR_LSB,
 [STMPE_IDX_GPDR_CSB] = STMPE24XX_REG_GPDR_CSB,
 [STMPE_IDX_GPDR_MSB] = STMPE24XX_REG_GPDR_MSB,
 [STMPE_IDX_GPRER_LSB] = STMPE24XX_REG_GPRER_LSB,
 [STMPE_IDX_GPRER_CSB] = STMPE24XX_REG_GPRER_CSB,
 [STMPE_IDX_GPRER_MSB] = STMPE24XX_REG_GPRER_MSB,
 [STMPE_IDX_GPFER_LSB] = STMPE24XX_REG_GPFER_LSB,
 [STMPE_IDX_GPFER_CSB] = STMPE24XX_REG_GPFER_CSB,
 [STMPE_IDX_GPFER_MSB] = STMPE24XX_REG_GPFER_MSB,
 [STMPE_IDX_GPPUR_LSB] = STMPE24XX_REG_GPPUR_LSB,
 [STMPE_IDX_GPPDR_LSB] = STMPE24XX_REG_GPPDR_LSB,
 [STMPE_IDX_GPAFR_U_MSB] = STMPE24XX_REG_GPAFR_U_MSB,
 [STMPE_IDX_IEGPIOR_LSB] = STMPE24XX_REG_IEGPIOR_LSB,
 [STMPE_IDX_IEGPIOR_CSB] = STMPE24XX_REG_IEGPIOR_CSB,
 [STMPE_IDX_IEGPIOR_MSB] = STMPE24XX_REG_IEGPIOR_MSB,
 [STMPE_IDX_ISGPIOR_MSB] = STMPE24XX_REG_ISGPIOR_MSB,
 [STMPE_IDX_GPEDR_LSB] = STMPE24XX_REG_GPEDR_LSB,
 [STMPE_IDX_GPEDR_CSB] = STMPE24XX_REG_GPEDR_CSB,
 [STMPE_IDX_GPEDR_MSB] = STMPE24XX_REG_GPEDR_MSB,
};

static struct stmpe_variant_block stmpe24xx_blocks[] = {
 {
  .cell = &stmpe_gpio_cell,
  .irq = STMPE24XX_IRQ_GPIOC,
  .block = STMPE_BLOCK_GPIO,
 },
 {
  .cell = &stmpe_keypad_cell,
  .irq = STMPE24XX_IRQ_KEYPAD,
  .block = STMPE_BLOCK_KEYPAD,
 },
 {
  .cell = &stmpe_pwm_cell,
  .irq = STMPE24XX_IRQ_PWM0,
  .block = STMPE_BLOCK_PWM,
 },
};

static int stmpe24xx_enable(struct stmpe *stmpe, unsigned int blocks,
       bool enable)
{
 unsigned int mask = 0;

 if (blocks & STMPE_BLOCK_GPIO)
  mask |= STMPE24XX_SYS_CTRL_ENABLE_GPIO;

 if (blocks & STMPE_BLOCK_KEYPAD)
  mask |= STMPE24XX_SYS_CTRL_ENABLE_KPC;

 return __stmpe_set_bits(stmpe, stmpe->regs[STMPE_IDX_SYS_CTRL], mask,
    enable ? mask : 0);
}

static int stmpe24xx_get_altfunc(struct stmpe *stmpe, enum stmpe_block block)
{
 switch (block) {
 case STMPE_BLOCK_ROTATOR:
  return 2;

 case STMPE_BLOCK_KEYPAD:
 case STMPE_BLOCK_PWM:
  return 1;

 case STMPE_BLOCK_GPIO:
 default:
  return 0;
 }
}

static struct stmpe_variant_info stmpe2401 = {
 .name  = "stmpe2401",
 .id_val  = 0x0101,
 .id_mask = 0xffff,
 .num_gpios = 24,
 .af_bits = 2,
 .regs  = stmpe24xx_regs,
 .blocks  = stmpe24xx_blocks,
 .num_blocks = ARRAY_SIZE(stmpe24xx_blocks),
 .num_irqs = STMPE24XX_NR_INTERNAL_IRQS,
 .enable  = stmpe24xx_enable,
 .get_altfunc = stmpe24xx_get_altfunc,
};

static struct stmpe_variant_info stmpe2403 = {
 .name  = "stmpe2403",
 .id_val  = 0x0120,
 .id_mask = 0xffff,
 .num_gpios = 24,
 .af_bits = 2,
 .regs  = stmpe24xx_regs,
 .blocks  = stmpe24xx_blocks,
 .num_blocks = ARRAY_SIZE(stmpe24xx_blocks),
 .num_irqs = STMPE24XX_NR_INTERNAL_IRQS,
 .enable  = stmpe24xx_enable,
 .get_altfunc = stmpe24xx_get_altfunc,
 .enable_autosleep = stmpe1601_autosleep, /* same as stmpe1601 */
};

static struct stmpe_variant_info *stmpe_variant_info[STMPE_NBR_PARTS] = {
 [STMPE610] = &stmpe610,
 [STMPE801] = &stmpe801,
 [STMPE811] = &stmpe811,
 [STMPE1600] = &stmpe1600,
 [STMPE1601] = &stmpe1601,
 [STMPE1801] = &stmpe1801,
 [STMPE2401] = &stmpe2401,
 [STMPE2403] = &stmpe2403,
};

/*
 * These devices can be connected in a 'no-irq' configuration - the irq pin
 * is not used and the device cannot interrupt the CPU. Here we only list
 * devices which support this configuration - the driver will fail probing
 * for any devices not listed here which are configured in this way.
 */
static struct stmpe_variant_info *stmpe_noirq_variant_info[STMPE_NBR_PARTS] = {
 [STMPE801] = &stmpe801_noirq,
};

static irqreturn_t stmpe_irq(int irq, void *data)
{
 struct stmpe *stmpe = data;
 struct stmpe_variant_info *variant = stmpe->variant;
 int num = DIV_ROUND_UP(variant->num_irqs, 8);
 u8 israddr;
 u8 isr[3];
 int ret;
 int i;

 if (variant->id_val == STMPE801_ID ||
     variant->id_val == STMPE1600_ID) {
  int base = irq_find_mapping(stmpe->domain, 0);

  handle_nested_irq(base);
  return IRQ_HANDLED;
 }

 if (variant->id_val == STMPE1801_ID)
  israddr = stmpe->regs[STMPE_IDX_ISR_LSB];
 else
  israddr = stmpe->regs[STMPE_IDX_ISR_MSB];

 ret = stmpe_block_read(stmpe, israddr, num, isr);
 if (ret < 0)
  return IRQ_NONE;

 for (i = 0; i < num; i++) {
  int bank = num - i - 1;
  u8 status = isr[i];
  u8 clear;

  status &= stmpe->ier[bank];
  if (!status)
   continue;

  clear = status;
  while (status) {
   int bit = __ffs(status);
   int line = bank * 8 + bit;
   int nestedirq = irq_find_mapping(stmpe->domain, line);

   handle_nested_irq(nestedirq);
   status &= ~(1 << bit);
  }

  stmpe_reg_write(stmpe, israddr + i, clear);
 }

 return IRQ_HANDLED;
}

static void stmpe_irq_lock(struct irq_data *data)
{
 struct stmpe *stmpe = irq_data_get_irq_chip_data(data);

 mutex_lock(&stmpe->irq_lock);
}

static void stmpe_irq_sync_unlock(struct irq_data *data)
{
 struct stmpe *stmpe = irq_data_get_irq_chip_data(data);
 struct stmpe_variant_info *variant = stmpe->variant;
 int num = DIV_ROUND_UP(variant->num_irqs, 8);
 int i;

 for (i = 0; i < num; i++) {
  u8 new = stmpe->ier[i];
  u8 old = stmpe->oldier[i];

  if (new == old)
   continue;

  stmpe->oldier[i] = new;
  stmpe_reg_write(stmpe, stmpe->regs[STMPE_IDX_IER_LSB + i], new);
 }

 mutex_unlock(&stmpe->irq_lock);
}

static void stmpe_irq_mask(struct irq_data *data)
{
 struct stmpe *stmpe = irq_data_get_irq_chip_data(data);
 int offset = data->hwirq;
 int regoffset = offset / 8;
 int mask = 1 << (offset % 8);

 stmpe->ier[regoffset] &= ~mask;
}

static void stmpe_irq_unmask(struct irq_data *data)
{
 struct stmpe *stmpe = irq_data_get_irq_chip_data(data);
 int offset = data->hwirq;
 int regoffset = offset / 8;
 int mask = 1 << (offset % 8);

 stmpe->ier[regoffset] |= mask;
}

static struct irq_chip stmpe_irq_chip = {
 .name   = "stmpe",
 .irq_bus_lock  = stmpe_irq_lock,
 .irq_bus_sync_unlock = stmpe_irq_sync_unlock,
 .irq_mask  = stmpe_irq_mask,
 .irq_unmask  = stmpe_irq_unmask,
};

static int stmpe_irq_map(struct irq_domain *d, unsigned int virq,
                                irq_hw_number_t hwirq)
{
 struct stmpe *stmpe = d->host_data;
 struct irq_chip *chip = NULL;

 if (stmpe->variant->id_val != STMPE801_ID)
  chip = &stmpe_irq_chip;

 irq_set_chip_data(virq, stmpe);
 irq_set_chip_and_handler(virq, chip, handle_edge_irq);
 irq_set_nested_thread(virq, 1);
 irq_set_noprobe(virq);

 return 0;
}

static void stmpe_irq_unmap(struct irq_domain *d, unsigned int virq)
{
  irq_set_chip_and_handler(virq, NULL, NULL);
  irq_set_chip_data(virq, NULL);
}

static const struct irq_domain_ops stmpe_irq_ops = {
        .map    = stmpe_irq_map,
        .unmap  = stmpe_irq_unmap,
        .xlate  = irq_domain_xlate_twocell,
};

static int stmpe_irq_init(struct stmpe *stmpe, struct device_node *np)
{
 int base = 0;
 int num_irqs = stmpe->variant->num_irqs;

 stmpe->domain = irq_domain_create_simple(of_fwnode_handle(np), num_irqs,
       base, &stmpe_irq_ops, stmpe);
 if (!stmpe->domain) {
  dev_err(stmpe->dev, "Failed to create irqdomain\n");
  return -ENOSYS;
 }

 return 0;
}

static int stmpe_chip_init(struct stmpe *stmpe)
{
 unsigned int irq_trigger = stmpe->pdata->irq_trigger;
 int autosleep_timeout = stmpe->pdata->autosleep_timeout;
 struct stmpe_variant_info *variant = stmpe->variant;
 u8 icr = 0;
 unsigned int id;
 u8 data[2];
 int ret;

 ret = stmpe_block_read(stmpe, stmpe->regs[STMPE_IDX_CHIP_ID],
          ARRAY_SIZE(data), data);
 if (ret < 0)
  return ret;

 id = (data[0] << 8) | data[1];
 if ((id & variant->id_mask) != variant->id_val) {
  dev_err(stmpe->dev, "unknown chip id: %#x\n", id);
  return -EINVAL;
 }

 dev_info(stmpe->dev, "%s detected, chip id: %#x\n", variant->name, id);

 /* Disable all modules -- subdrivers should enable what they need. */
 ret = stmpe_disable(stmpe, ~0);
 if (ret)
  return ret;

 ret =  stmpe_reset(stmpe);
 if (ret < 0)
  return ret;

 if (stmpe->irq >= 0) {
  if (id == STMPE801_ID || id == STMPE1600_ID)
   icr = STMPE_SYS_CTRL_INT_EN;
  else
   icr = STMPE_ICR_LSB_GIM;

  /* STMPE801 and STMPE1600 don't support Edge interrupts */
  if (id != STMPE801_ID && id != STMPE1600_ID) {
   if (irq_trigger == IRQF_TRIGGER_FALLING ||
     irq_trigger == IRQF_TRIGGER_RISING)
    icr |= STMPE_ICR_LSB_EDGE;
  }

  if (irq_trigger == IRQF_TRIGGER_RISING ||
    irq_trigger == IRQF_TRIGGER_HIGH) {
   if (id == STMPE801_ID || id == STMPE1600_ID)
    icr |= STMPE_SYS_CTRL_INT_HI;
   else
    icr |= STMPE_ICR_LSB_HIGH;
  }
 }

 if (stmpe->pdata->autosleep) {
  ret = stmpe_autosleep(stmpe, autosleep_timeout);
  if (ret)
   return ret;
 }

 return stmpe_reg_write(stmpe, stmpe->regs[STMPE_IDX_ICR_LSB], icr);
}

static int stmpe_add_device(struct stmpe *stmpe, const struct mfd_cell *cell)
{
 return mfd_add_devices(stmpe->dev, stmpe->pdata->id, cell, 1,
          NULL, 0, stmpe->domain);
}

static int stmpe_devices_init(struct stmpe *stmpe)
{
 struct stmpe_variant_info *variant = stmpe->variant;
 unsigned int platform_blocks = stmpe->pdata->blocks;
 int ret = -EINVAL;
 int i, j;

 for (i = 0; i < variant->num_blocks; i++) {
  struct stmpe_variant_block *block = &variant->blocks[i];

  if (!(platform_blocks & block->block))
   continue;

  for (j = 0; j < block->cell->num_resources; j++) {
   struct resource *res =
    (struct resource *) &block->cell->resources[j];

   /* Dynamically fill in a variant's IRQ. */
   if (res->flags & IORESOURCE_IRQ)
    res->start = res->end = block->irq + j;
  }

  platform_blocks &= ~block->block;
  ret = stmpe_add_device(stmpe, block->cell);
  if (ret)
   return ret;
 }

 if (platform_blocks)
  dev_warn(stmpe->dev,
    "platform wants blocks (%#x) not present on variant",
    platform_blocks);

 return ret;
}

static void stmpe_of_probe(struct stmpe_platform_data *pdata,
      struct device_node *np)
{
 struct device_node *child;

 pdata->id = of_alias_get_id(np, "stmpe-i2c");
 if (pdata->id < 0)
  pdata->id = -1;

 of_property_read_u32(np, "st,autosleep-timeout",
   &pdata->autosleep_timeout);

 pdata->autosleep = (pdata->autosleep_timeout) ? true : false;

 for_each_available_child_of_node(np, child) {
  if (of_device_is_compatible(child, stmpe_gpio_cell.of_compatible))
   pdata->blocks |= STMPE_BLOCK_GPIO;
  else if (of_device_is_compatible(child, stmpe_keypad_cell.of_compatible))
   pdata->blocks |= STMPE_BLOCK_KEYPAD;
  else if (of_device_is_compatible(child, stmpe_ts_cell.of_compatible))
   pdata->blocks |= STMPE_BLOCK_TOUCHSCREEN;
  else if (of_device_is_compatible(child, stmpe_adc_cell.of_compatible))
   pdata->blocks |= STMPE_BLOCK_ADC;
  else if (of_device_is_compatible(child, stmpe_pwm_cell.of_compatible))
   pdata->blocks |= STMPE_BLOCK_PWM;
 }
}

/* Called from client specific probe routines */
int stmpe_probe(struct stmpe_client_info *ci, enum stmpe_partnum partnum)
{
 struct stmpe_platform_data *pdata;
 struct device_node *np = ci->dev->of_node;
 struct stmpe *stmpe;
 struct gpio_desc *irq_gpio;
 int ret;
 u32 val;

 pdata = devm_kzalloc(ci->dev, sizeof(*pdata), GFP_KERNEL);
 if (!pdata)
  return -ENOMEM;

 stmpe_of_probe(pdata, np);

 if (!of_property_present(np, "interrupts"))
  ci->irq = -1;

 stmpe = devm_kzalloc(ci->dev, sizeof(struct stmpe), GFP_KERNEL);
 if (!stmpe)
  return -ENOMEM;

 mutex_init(&stmpe->irq_lock);
 mutex_init(&stmpe->lock);

 if (!of_property_read_u32(np, "st,sample-time", &val))
  stmpe->sample_time = val;
 if (!of_property_read_u32(np, "st,mod-12b", &val))
  stmpe->mod_12b = val;
 if (!of_property_read_u32(np, "st,ref-sel", &val))
  stmpe->ref_sel = val;
 if (!of_property_read_u32(np, "st,adc-freq", &val))
  stmpe->adc_freq = val;

 stmpe->dev = ci->dev;
 stmpe->client = ci->client;
 stmpe->pdata = pdata;
 stmpe->ci = ci;
 stmpe->partnum = partnum;
 stmpe->variant = stmpe_variant_info[partnum];
 stmpe->regs = stmpe->variant->regs;
 stmpe->num_gpios = stmpe->variant->num_gpios;
 stmpe->vcc = devm_regulator_get_optional(ci->dev, "vcc");
 if (!IS_ERR(stmpe->vcc)) {
  ret = regulator_enable(stmpe->vcc);
  if (ret)
   dev_warn(ci->dev, "failed to enable VCC supply\n");
 }
 stmpe->vio = devm_regulator_get_optional(ci->dev, "vio");
 if (!IS_ERR(stmpe->vio)) {
  ret = regulator_enable(stmpe->vio);
  if (ret)
   dev_warn(ci->dev, "failed to enable VIO supply\n");
 }
 dev_set_drvdata(stmpe->dev, stmpe);

 if (ci->init)
  ci->init(stmpe);

 irq_gpio = devm_gpiod_get_optional(ci->dev, "irq", GPIOD_ASIS);
 ret = PTR_ERR_OR_ZERO(irq_gpio);
 if (ret) {
  dev_err(stmpe->dev, "failed to request IRQ GPIO: %d\n", ret);
  return ret;
 }

 if (irq_gpio) {
  stmpe->irq = gpiod_to_irq(irq_gpio);
  pdata->irq_trigger = gpiod_is_active_low(irq_gpio) ?
     IRQF_TRIGGER_LOW : IRQF_TRIGGER_HIGH;
 } else {
  stmpe->irq = ci->irq;
  pdata->irq_trigger = IRQF_TRIGGER_NONE;
 }

 if (stmpe->irq < 0) {
  /* use alternate variant info for no-irq mode, if supported */
  dev_info(stmpe->dev,
   "%s configured in no-irq mode by platform data\n",
   stmpe->variant->name);
  if (!stmpe_noirq_variant_info[stmpe->partnum]) {
   dev_err(stmpe->dev,
    "%s does not support no-irq mode!\n",
    stmpe->variant->name);
   return -ENODEV;
  }
  stmpe->variant = stmpe_noirq_variant_info[stmpe->partnum];
 } else if (pdata->irq_trigger == IRQF_TRIGGER_NONE) {
  pdata->irq_trigger = irq_get_trigger_type(stmpe->irq);
 }

 ret = stmpe_chip_init(stmpe);
 if (ret)
  return ret;

 if (stmpe->irq >= 0) {
  ret = stmpe_irq_init(stmpe, np);
  if (ret)
   return ret;

  ret = devm_request_threaded_irq(ci->dev, stmpe->irq, NULL,
    stmpe_irq, pdata->irq_trigger | IRQF_ONESHOT,
    "stmpe", stmpe);
  if (ret) {
   dev_err(stmpe->dev, "failed to request IRQ: %d\n",
     ret);
   return ret;
  }
 }

 ret = stmpe_devices_init(stmpe);
 if (!ret)
  return 0;

 dev_err(stmpe->dev, "failed to add children\n");
 mfd_remove_devices(stmpe->dev);

 return ret;
}

void stmpe_remove(struct stmpe *stmpe)
{
 if (stmpe->domain)
  irq_domain_remove(stmpe->domain);

 if (!IS_ERR(stmpe->vio) && regulator_is_enabled(stmpe->vio))
  regulator_disable(stmpe->vio);
 if (!IS_ERR(stmpe->vcc) && regulator_is_enabled(stmpe->vcc))
  regulator_disable(stmpe->vcc);

 __stmpe_disable(stmpe, STMPE_BLOCK_ADC);

 mfd_remove_devices(stmpe->dev);
}

static int stmpe_suspend(struct device *dev)
{
 struct stmpe *stmpe = dev_get_drvdata(dev);

 if (stmpe->irq >= 0 && device_may_wakeup(dev))
  enable_irq_wake(stmpe->irq);

 return 0;
}

static int stmpe_resume(struct device *dev)
{
 struct stmpe *stmpe = dev_get_drvdata(dev);

 if (stmpe->irq >= 0 && device_may_wakeup(dev))
  disable_irq_wake(stmpe->irq);

 return 0;
}

EXPORT_GPL_SIMPLE_DEV_PM_OPS(stmpe_dev_pm_ops,
        stmpe_suspend, stmpe_resume);