Quelle  mt8173-afe-pcm.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0
/*
 * Mediatek 8173 ALSA SoC AFE platform driver
 *
 * Copyright (c) 2015 MediaTek Inc.
 * Author: Koro Chen <koro.chen@mediatek.com>
 *             Sascha Hauer <s.hauer@pengutronix.de>
 *             Hidalgo Huang <hidalgo.huang@mediatek.com>
 *             Ir Lian <ir.lian@mediatek.com>
 */

#include <linux/delay.h>
#include <linux/module.h>
#include <linux/of.h>
#include <linux/of_address.h>
#include <linux/of_reserved_mem.h>
#include <linux/dma-mapping.h>
#include <linux/pm_runtime.h>
#include <sound/soc.h>
#include "mt8173-afe-common.h"
#include "../common/mtk-base-afe.h"
#include "../common/mtk-afe-platform-driver.h"
#include "../common/mtk-afe-fe-dai.h"

/*****************************************************************************
 *                  R E G I S T E R       D E F I N I T I O N
 *****************************************************************************/
#define AUDIO_TOP_CON0  0x0000
#define AUDIO_TOP_CON1  0x0004
#define AFE_DAC_CON0  0x0010
#define AFE_DAC_CON1  0x0014
#define AFE_I2S_CON1  0x0034
#define AFE_I2S_CON2  0x0038
#define AFE_CONN_24BIT  0x006c
#define AFE_MEMIF_MSB  0x00cc

#define AFE_CONN1  0x0024
#define AFE_CONN2  0x0028
#define AFE_CONN3  0x002c
#define AFE_CONN7  0x0460
#define AFE_CONN8  0x0464
#define AFE_HDMI_CONN0  0x0390

/* Memory interface */
#define AFE_DL1_BASE  0x0040
#define AFE_DL1_CUR  0x0044
#define AFE_DL1_END  0x0048
#define AFE_DL2_BASE  0x0050
#define AFE_DL2_CUR  0x0054
#define AFE_AWB_BASE  0x0070
#define AFE_AWB_CUR  0x007c
#define AFE_VUL_BASE  0x0080
#define AFE_VUL_CUR  0x008c
#define AFE_VUL_END  0x0088
#define AFE_DAI_BASE  0x0090
#define AFE_DAI_CUR  0x009c
#define AFE_MOD_PCM_BASE 0x0330
#define AFE_MOD_PCM_CUR  0x033c
#define AFE_HDMI_OUT_BASE 0x0374
#define AFE_HDMI_OUT_CUR 0x0378
#define AFE_HDMI_OUT_END 0x037c

#define AFE_ADDA_TOP_CON0 0x0120
#define AFE_ADDA2_TOP_CON0 0x0600

#define AFE_HDMI_OUT_CON0 0x0370

#define AFE_IRQ_MCU_CON  0x03a0
#define AFE_IRQ_STATUS  0x03a4
#define AFE_IRQ_CLR  0x03a8
#define AFE_IRQ_CNT1  0x03ac
#define AFE_IRQ_CNT2  0x03b0
#define AFE_IRQ_MCU_EN  0x03b4
#define AFE_IRQ_CNT5  0x03bc
#define AFE_IRQ_CNT7  0x03dc

#define AFE_TDM_CON1  0x0548
#define AFE_TDM_CON2  0x054c

#define AFE_IRQ_STATUS_BITS 0xff

/* AUDIO_TOP_CON0 (0x0000) */
#define AUD_TCON0_PDN_SPDF  (0x1 << 21)
#define AUD_TCON0_PDN_HDMI  (0x1 << 20)
#define AUD_TCON0_PDN_24M  (0x1 << 9)
#define AUD_TCON0_PDN_22M  (0x1 << 8)
#define AUD_TCON0_PDN_AFE  (0x1 << 2)

/* AFE_I2S_CON1 (0x0034) */
#define AFE_I2S_CON1_LOW_JITTER_CLK (0x1 << 12)
#define AFE_I2S_CON1_RATE(x)  (((x) & 0xf) << 8)
#define AFE_I2S_CON1_FORMAT_I2S  (0x1 << 3)
#define AFE_I2S_CON1_EN   (0x1 << 0)

/* AFE_I2S_CON2 (0x0038) */
#define AFE_I2S_CON2_LOW_JITTER_CLK (0x1 << 12)
#define AFE_I2S_CON2_RATE(x)  (((x) & 0xf) << 8)
#define AFE_I2S_CON2_FORMAT_I2S  (0x1 << 3)
#define AFE_I2S_CON2_EN   (0x1 << 0)

/* AFE_CONN_24BIT (0x006c) */
#define AFE_CONN_24BIT_O04  (0x1 << 4)
#define AFE_CONN_24BIT_O03  (0x1 << 3)

/* AFE_HDMI_CONN0 (0x0390) */
#define AFE_HDMI_CONN0_O37_I37  (0x7 << 21)
#define AFE_HDMI_CONN0_O36_I36  (0x6 << 18)
#define AFE_HDMI_CONN0_O35_I33  (0x3 << 15)
#define AFE_HDMI_CONN0_O34_I32  (0x2 << 12)
#define AFE_HDMI_CONN0_O33_I35  (0x5 << 9)
#define AFE_HDMI_CONN0_O32_I34  (0x4 << 6)
#define AFE_HDMI_CONN0_O31_I31  (0x1 << 3)
#define AFE_HDMI_CONN0_O30_I30  (0x0 << 0)

/* AFE_TDM_CON1 (0x0548) */
#define AFE_TDM_CON1_LRCK_WIDTH(x) (((x) - 1) << 24)
#define AFE_TDM_CON1_32_BCK_CYCLES (0x2 << 12)
#define AFE_TDM_CON1_WLEN_32BIT  (0x2 << 8)
#define AFE_TDM_CON1_MSB_ALIGNED (0x1 << 4)
#define AFE_TDM_CON1_1_BCK_DELAY (0x1 << 3)
#define AFE_TDM_CON1_LRCK_INV  (0x1 << 2)
#define AFE_TDM_CON1_BCK_INV  (0x1 << 1)
#define AFE_TDM_CON1_EN   (0x1 << 0)

enum afe_tdm_ch_start {
 AFE_TDM_CH_START_O30_O31 = 0,
 AFE_TDM_CH_START_O32_O33,
 AFE_TDM_CH_START_O34_O35,
 AFE_TDM_CH_START_O36_O37,
 AFE_TDM_CH_ZERO,
};

static const unsigned int mt8173_afe_backup_list[] = {
 AUDIO_TOP_CON0,
 AFE_CONN1,
 AFE_CONN2,
 AFE_CONN7,
 AFE_CONN8,
 AFE_DAC_CON1,
 AFE_DL1_BASE,
 AFE_DL1_END,
 AFE_VUL_BASE,
 AFE_VUL_END,
 AFE_HDMI_OUT_BASE,
 AFE_HDMI_OUT_END,
 AFE_HDMI_CONN0,
 AFE_DAC_CON0,
};

struct mt8173_afe_private {
 struct clk *clocks[MT8173_CLK_NUM];
};

static const struct snd_pcm_hardware mt8173_afe_hardware = {
 .info = (SNDRV_PCM_INFO_MMAP | SNDRV_PCM_INFO_INTERLEAVED |
   SNDRV_PCM_INFO_MMAP_VALID),
 .buffer_bytes_max = 256 * 1024,
 .period_bytes_min = 512,
 .period_bytes_max = 128 * 1024,
 .periods_min = 2,
 .periods_max = 256,
 .fifo_size = 0,
};

struct mt8173_afe_rate {
 unsigned int rate;
 unsigned int regvalue;
};

static const struct mt8173_afe_rate mt8173_afe_i2s_rates[] = {
 { .rate = 8000, .regvalue = 0 },
 { .rate = 11025, .regvalue = 1 },
 { .rate = 12000, .regvalue = 2 },
 { .rate = 16000, .regvalue = 4 },
 { .rate = 22050, .regvalue = 5 },
 { .rate = 24000, .regvalue = 6 },
 { .rate = 32000, .regvalue = 8 },
 { .rate = 44100, .regvalue = 9 },
 { .rate = 48000, .regvalue = 10 },
 { .rate = 88000, .regvalue = 11 },
 { .rate = 96000, .regvalue = 12 },
 { .rate = 174000, .regvalue = 13 },
 { .rate = 192000, .regvalue = 14 },
};

static int mt8173_afe_i2s_fs(unsigned int sample_rate)
{
 int i;

 for (i = 0; i < ARRAY_SIZE(mt8173_afe_i2s_rates); i++)
  if (mt8173_afe_i2s_rates[i].rate == sample_rate)
   return mt8173_afe_i2s_rates[i].regvalue;

 return -EINVAL;
}

static int mt8173_afe_set_i2s(struct mtk_base_afe *afe, unsigned int rate)
{
 unsigned int val;
 int fs = mt8173_afe_i2s_fs(rate);

 if (fs < 0)
  return -EINVAL;

 /* from external ADC */
 regmap_update_bits(afe->regmap, AFE_ADDA_TOP_CON0, 0x1, 0x1);
 regmap_update_bits(afe->regmap, AFE_ADDA2_TOP_CON0, 0x1, 0x1);

 /* set input */
 val = AFE_I2S_CON2_LOW_JITTER_CLK |
       AFE_I2S_CON2_RATE(fs) |
       AFE_I2S_CON2_FORMAT_I2S;

 regmap_update_bits(afe->regmap, AFE_I2S_CON2, ~AFE_I2S_CON2_EN, val);

 /* set output */
 val = AFE_I2S_CON1_LOW_JITTER_CLK |
       AFE_I2S_CON1_RATE(fs) |
       AFE_I2S_CON1_FORMAT_I2S;

 regmap_update_bits(afe->regmap, AFE_I2S_CON1, ~AFE_I2S_CON1_EN, val);
 return 0;
}

static void mt8173_afe_set_i2s_enable(struct mtk_base_afe *afe, bool enable)
{
 unsigned int val;

 regmap_read(afe->regmap, AFE_I2S_CON2, &val);
 if (!!(val & AFE_I2S_CON2_EN) == enable)
  return;

 /* input */
 regmap_update_bits(afe->regmap, AFE_I2S_CON2, 0x1, enable);

 /* output */
 regmap_update_bits(afe->regmap, AFE_I2S_CON1, 0x1, enable);
}

static int mt8173_afe_dais_enable_clks(struct mtk_base_afe *afe,
           struct clk *m_ck, struct clk *b_ck)
{
 int ret;

 if (m_ck) {
  ret = clk_prepare_enable(m_ck);
  if (ret) {
   dev_err(afe->dev, "Failed to enable m_ck\n");
   return ret;
  }
 }

 if (b_ck) {
  ret = clk_prepare_enable(b_ck);
  if (ret) {
   dev_err(afe->dev, "Failed to enable b_ck\n");
   return ret;
  }
 }
 return 0;
}

static int mt8173_afe_dais_set_clks(struct mtk_base_afe *afe,
        struct clk *m_ck, unsigned int mck_rate,
        struct clk *b_ck, unsigned int bck_rate)
{
 int ret;

 if (m_ck) {
  ret = clk_set_rate(m_ck, mck_rate);
  if (ret) {
   dev_err(afe->dev, "Failed to set m_ck rate\n");
   return ret;
  }
 }

 if (b_ck) {
  ret = clk_set_rate(b_ck, bck_rate);
  if (ret) {
   dev_err(afe->dev, "Failed to set b_ck rate\n");
   return ret;
  }
 }
 return 0;
}

static void mt8173_afe_dais_disable_clks(struct mtk_base_afe *afe,
      struct clk *m_ck, struct clk *b_ck)
{
 clk_disable_unprepare(m_ck);
 clk_disable_unprepare(b_ck);
}

static int mt8173_afe_i2s_startup(struct snd_pcm_substream *substream,
      struct snd_soc_dai *dai)
{
 struct mtk_base_afe *afe = snd_soc_dai_get_drvdata(dai);

 if (snd_soc_dai_active(dai))
  return 0;

 regmap_update_bits(afe->regmap, AUDIO_TOP_CON0,
      AUD_TCON0_PDN_22M | AUD_TCON0_PDN_24M, 0);
 return 0;
}

static void mt8173_afe_i2s_shutdown(struct snd_pcm_substream *substream,
        struct snd_soc_dai *dai)
{
 struct mtk_base_afe *afe = snd_soc_dai_get_drvdata(dai);

 if (snd_soc_dai_active(dai))
  return;

 mt8173_afe_set_i2s_enable(afe, false);
 regmap_update_bits(afe->regmap, AUDIO_TOP_CON0,
      AUD_TCON0_PDN_22M | AUD_TCON0_PDN_24M,
      AUD_TCON0_PDN_22M | AUD_TCON0_PDN_24M);
}

static int mt8173_afe_i2s_prepare(struct snd_pcm_substream *substream,
      struct snd_soc_dai *dai)
{
 struct snd_pcm_runtime * const runtime = substream->runtime;
 struct mtk_base_afe *afe = snd_soc_dai_get_drvdata(dai);
 struct mt8173_afe_private *afe_priv = afe->platform_priv;
 int ret;

 mt8173_afe_dais_set_clks(afe, afe_priv->clocks[MT8173_CLK_I2S1_M],
     runtime->rate * 256, NULL, 0);
 mt8173_afe_dais_set_clks(afe, afe_priv->clocks[MT8173_CLK_I2S2_M],
     runtime->rate * 256, NULL, 0);
 /* config I2S */
 ret = mt8173_afe_set_i2s(afe, substream->runtime->rate);
 if (ret)
  return ret;

 mt8173_afe_set_i2s_enable(afe, true);

 return 0;
}

static int mt8173_afe_hdmi_startup(struct snd_pcm_substream *substream,
       struct snd_soc_dai *dai)
{
 struct mtk_base_afe *afe = snd_soc_dai_get_drvdata(dai);
 struct mt8173_afe_private *afe_priv = afe->platform_priv;

 if (snd_soc_dai_active(dai))
  return 0;

 mt8173_afe_dais_enable_clks(afe, afe_priv->clocks[MT8173_CLK_I2S3_M],
        afe_priv->clocks[MT8173_CLK_I2S3_B]);
 return 0;
}

static void mt8173_afe_hdmi_shutdown(struct snd_pcm_substream *substream,
         struct snd_soc_dai *dai)
{
 struct mtk_base_afe *afe = snd_soc_dai_get_drvdata(dai);
 struct mt8173_afe_private *afe_priv = afe->platform_priv;

 if (snd_soc_dai_active(dai))
  return;

 mt8173_afe_dais_disable_clks(afe, afe_priv->clocks[MT8173_CLK_I2S3_M],
         afe_priv->clocks[MT8173_CLK_I2S3_B]);
}

static int mt8173_afe_hdmi_prepare(struct snd_pcm_substream *substream,
       struct snd_soc_dai *dai)
{
 struct snd_pcm_runtime * const runtime = substream->runtime;
 struct mtk_base_afe *afe = snd_soc_dai_get_drvdata(dai);
 struct mt8173_afe_private *afe_priv = afe->platform_priv;

 unsigned int val;

 mt8173_afe_dais_set_clks(afe, afe_priv->clocks[MT8173_CLK_I2S3_M],
     runtime->rate * 128,
     afe_priv->clocks[MT8173_CLK_I2S3_B],
     runtime->rate * runtime->channels * 32);

 val = AFE_TDM_CON1_BCK_INV |
       AFE_TDM_CON1_LRCK_INV |
       AFE_TDM_CON1_1_BCK_DELAY |
       AFE_TDM_CON1_MSB_ALIGNED | /* I2S mode */
       AFE_TDM_CON1_WLEN_32BIT |
       AFE_TDM_CON1_32_BCK_CYCLES |
       AFE_TDM_CON1_LRCK_WIDTH(32);
 regmap_update_bits(afe->regmap, AFE_TDM_CON1, ~AFE_TDM_CON1_EN, val);

 /* set tdm2 config */
 switch (runtime->channels) {
 case 1:
 case 2:
  val = AFE_TDM_CH_START_O30_O31;
  val |= (AFE_TDM_CH_ZERO << 4);
  val |= (AFE_TDM_CH_ZERO << 8);
  val |= (AFE_TDM_CH_ZERO << 12);
  break;
 case 3:
 case 4:
  val = AFE_TDM_CH_START_O30_O31;
  val |= (AFE_TDM_CH_START_O32_O33 << 4);
  val |= (AFE_TDM_CH_ZERO << 8);
  val |= (AFE_TDM_CH_ZERO << 12);
  break;
 case 5:
 case 6:
  val = AFE_TDM_CH_START_O30_O31;
  val |= (AFE_TDM_CH_START_O32_O33 << 4);
  val |= (AFE_TDM_CH_START_O34_O35 << 8);
  val |= (AFE_TDM_CH_ZERO << 12);
  break;
 case 7:
 case 8:
  val = AFE_TDM_CH_START_O30_O31;
  val |= (AFE_TDM_CH_START_O32_O33 << 4);
  val |= (AFE_TDM_CH_START_O34_O35 << 8);
  val |= (AFE_TDM_CH_START_O36_O37 << 12);
  break;
 default:
  val = 0;
 }
 regmap_update_bits(afe->regmap, AFE_TDM_CON2, 0x0000ffff, val);

 regmap_update_bits(afe->regmap, AFE_HDMI_OUT_CON0,
      0x000000f0, runtime->channels << 4);
 return 0;
}

static int mt8173_afe_hdmi_trigger(struct snd_pcm_substream *substream, int cmd,
       struct snd_soc_dai *dai)
{
 struct mtk_base_afe *afe = snd_soc_dai_get_drvdata(dai);

 dev_info(afe->dev, "%s cmd=%d %s\n", __func__, cmd, dai->name);

 switch (cmd) {
 case SNDRV_PCM_TRIGGER_START:
 case SNDRV_PCM_TRIGGER_RESUME:
  regmap_update_bits(afe->regmap, AUDIO_TOP_CON0,
       AUD_TCON0_PDN_HDMI | AUD_TCON0_PDN_SPDF, 0);

  /* set connections:  O30~O37: L/R/LS/RS/C/LFE/CH7/CH8 */
  regmap_write(afe->regmap, AFE_HDMI_CONN0,
     AFE_HDMI_CONN0_O30_I30 |
     AFE_HDMI_CONN0_O31_I31 |
     AFE_HDMI_CONN0_O32_I34 |
     AFE_HDMI_CONN0_O33_I35 |
     AFE_HDMI_CONN0_O34_I32 |
     AFE_HDMI_CONN0_O35_I33 |
     AFE_HDMI_CONN0_O36_I36 |
     AFE_HDMI_CONN0_O37_I37);

  /* enable Out control */
  regmap_update_bits(afe->regmap, AFE_HDMI_OUT_CON0, 0x1, 0x1);

  /* enable tdm */
  regmap_update_bits(afe->regmap, AFE_TDM_CON1, 0x1, 0x1);

  return 0;
 case SNDRV_PCM_TRIGGER_STOP:
 case SNDRV_PCM_TRIGGER_SUSPEND:
  /* disable tdm */
  regmap_update_bits(afe->regmap, AFE_TDM_CON1, 0x1, 0);

  /* disable Out control */
  regmap_update_bits(afe->regmap, AFE_HDMI_OUT_CON0, 0x1, 0);

  regmap_update_bits(afe->regmap, AUDIO_TOP_CON0,
       AUD_TCON0_PDN_HDMI | AUD_TCON0_PDN_SPDF,
       AUD_TCON0_PDN_HDMI | AUD_TCON0_PDN_SPDF);
  return 0;
 default:
  return -EINVAL;
 }
}

static int mt8173_memif_fs(struct snd_pcm_substream *substream,
      unsigned int rate)
{
 struct snd_soc_pcm_runtime *rtd = snd_soc_substream_to_rtd(substream);
 struct snd_soc_component *component = snd_soc_rtdcom_lookup(rtd, AFE_PCM_NAME);
 struct mtk_base_afe *afe = snd_soc_component_get_drvdata(component);
 struct mtk_base_afe_memif *memif = &afe->memif[snd_soc_rtd_to_cpu(rtd, 0)->id];
 int fs;

 if (memif->data->id == MT8173_AFE_MEMIF_DAI ||
     memif->data->id == MT8173_AFE_MEMIF_MOD_DAI) {
  switch (rate) {
  case 8000:
   fs = 0;
   break;
  case 16000:
   fs = 1;
   break;
  case 32000:
   fs = 2;
   break;
  default:
   return -EINVAL;
  }
 } else {
  fs = mt8173_afe_i2s_fs(rate);
 }
 return fs;
}

static int mt8173_irq_fs(struct snd_pcm_substream *substream, unsigned int rate)
{
 return mt8173_afe_i2s_fs(rate);
}

/* BE DAIs */
static const struct snd_soc_dai_ops mt8173_afe_i2s_ops = {
 .startup = mt8173_afe_i2s_startup,
 .shutdown = mt8173_afe_i2s_shutdown,
 .prepare = mt8173_afe_i2s_prepare,
};

static const struct snd_soc_dai_ops mt8173_afe_hdmi_ops = {
 .startup = mt8173_afe_hdmi_startup,
 .shutdown = mt8173_afe_hdmi_shutdown,
 .prepare = mt8173_afe_hdmi_prepare,
 .trigger = mt8173_afe_hdmi_trigger,
};

static struct snd_soc_dai_driver mt8173_afe_pcm_dais[] = {
 /* FE DAIs: memory intefaces to CPU */
 {
  .name = "DL1", /* downlink 1 */
  .id = MT8173_AFE_MEMIF_DL1,
  .playback = {
   .stream_name = "DL1",
   .channels_min = 1,
   .channels_max = 2,
   .rates = SNDRV_PCM_RATE_8000_48000,
   .formats = SNDRV_PCM_FMTBIT_S16_LE,
  },
  .ops = &mtk_afe_fe_ops,
 }, {
  .name = "VUL", /* voice uplink */
  .id = MT8173_AFE_MEMIF_VUL,
  .capture = {
   .stream_name = "VUL",
   .channels_min = 1,
   .channels_max = 2,
   .rates = SNDRV_PCM_RATE_8000_48000,
   .formats = SNDRV_PCM_FMTBIT_S16_LE,
  },
  .ops = &mtk_afe_fe_ops,
 }, {
 /* BE DAIs */
  .name = "I2S",
  .id = MT8173_AFE_IO_I2S,
  .playback = {
   .stream_name = "I2S Playback",
   .channels_min = 1,
   .channels_max = 2,
   .rates = SNDRV_PCM_RATE_8000_48000,
   .formats = SNDRV_PCM_FMTBIT_S16_LE,
  },
  .capture = {
   .stream_name = "I2S Capture",
   .channels_min = 1,
   .channels_max = 2,
   .rates = SNDRV_PCM_RATE_8000_48000,
   .formats = SNDRV_PCM_FMTBIT_S16_LE,
  },
  .ops = &mt8173_afe_i2s_ops,
  .symmetric_rate = 1,
 },
};

static struct snd_soc_dai_driver mt8173_afe_hdmi_dais[] = {
 /* FE DAIs */
 {
  .name = "HDMI",
  .id = MT8173_AFE_MEMIF_HDMI,
  .playback = {
   .stream_name = "HDMI",
   .channels_min = 2,
   .channels_max = 8,
   .rates = SNDRV_PCM_RATE_32000 | SNDRV_PCM_RATE_44100 |
    SNDRV_PCM_RATE_48000 | SNDRV_PCM_RATE_88200 |
    SNDRV_PCM_RATE_96000 | SNDRV_PCM_RATE_176400 |
    SNDRV_PCM_RATE_192000,
   .formats = SNDRV_PCM_FMTBIT_S16_LE,
  },
  .ops = &mtk_afe_fe_ops,
 }, {
 /* BE DAIs */
  .name = "HDMIO",
  .id = MT8173_AFE_IO_HDMI,
  .playback = {
   .stream_name = "HDMIO Playback",
   .channels_min = 2,
   .channels_max = 8,
   .rates = SNDRV_PCM_RATE_32000 | SNDRV_PCM_RATE_44100 |
    SNDRV_PCM_RATE_48000 | SNDRV_PCM_RATE_88200 |
    SNDRV_PCM_RATE_96000 | SNDRV_PCM_RATE_176400 |
    SNDRV_PCM_RATE_192000,
   .formats = SNDRV_PCM_FMTBIT_S16_LE,
  },
  .ops = &mt8173_afe_hdmi_ops,
 },
};

static const struct snd_kcontrol_new mt8173_afe_o03_mix[] = {
 SOC_DAPM_SINGLE_AUTODISABLE("I05 Switch", AFE_CONN1, 21, 1, 0),
};

static const struct snd_kcontrol_new mt8173_afe_o04_mix[] = {
 SOC_DAPM_SINGLE_AUTODISABLE("I06 Switch", AFE_CONN2, 6, 1, 0),
};

static const struct snd_kcontrol_new mt8173_afe_o09_mix[] = {
 SOC_DAPM_SINGLE_AUTODISABLE("I03 Switch", AFE_CONN3, 0, 1, 0),
 SOC_DAPM_SINGLE_AUTODISABLE("I17 Switch", AFE_CONN7, 30, 1, 0),
};

static const struct snd_kcontrol_new mt8173_afe_o10_mix[] = {
 SOC_DAPM_SINGLE_AUTODISABLE("I04 Switch", AFE_CONN3, 3, 1, 0),
 SOC_DAPM_SINGLE_AUTODISABLE("I18 Switch", AFE_CONN8, 0, 1, 0),
};

static const struct snd_soc_dapm_widget mt8173_afe_pcm_widgets[] = {
 /* inter-connections */
 SND_SOC_DAPM_MIXER("I03", SND_SOC_NOPM, 0, 0, NULL, 0),
 SND_SOC_DAPM_MIXER("I04", SND_SOC_NOPM, 0, 0, NULL, 0),
 SND_SOC_DAPM_MIXER("I05", SND_SOC_NOPM, 0, 0, NULL, 0),
 SND_SOC_DAPM_MIXER("I06", SND_SOC_NOPM, 0, 0, NULL, 0),
 SND_SOC_DAPM_MIXER("I17", SND_SOC_NOPM, 0, 0, NULL, 0),
 SND_SOC_DAPM_MIXER("I18", SND_SOC_NOPM, 0, 0, NULL, 0),

 SND_SOC_DAPM_MIXER("O03", SND_SOC_NOPM, 0, 0,
      mt8173_afe_o03_mix, ARRAY_SIZE(mt8173_afe_o03_mix)),
 SND_SOC_DAPM_MIXER("O04", SND_SOC_NOPM, 0, 0,
      mt8173_afe_o04_mix, ARRAY_SIZE(mt8173_afe_o04_mix)),
 SND_SOC_DAPM_MIXER("O09", SND_SOC_NOPM, 0, 0,
      mt8173_afe_o09_mix, ARRAY_SIZE(mt8173_afe_o09_mix)),
 SND_SOC_DAPM_MIXER("O10", SND_SOC_NOPM, 0, 0,
      mt8173_afe_o10_mix, ARRAY_SIZE(mt8173_afe_o10_mix)),
};

static const struct snd_soc_dapm_route mt8173_afe_pcm_routes[] = {
 {"I05", NULL, "DL1"},
 {"I06", NULL, "DL1"},
 {"I2S Playback", NULL, "O03"},
 {"I2S Playback", NULL, "O04"},
 {"VUL", NULL, "O09"},
 {"VUL", NULL, "O10"},
 {"I03", NULL, "I2S Capture"},
 {"I04", NULL, "I2S Capture"},
 {"I17", NULL, "I2S Capture"},
 {"I18", NULL, "I2S Capture"},
 { "O03", "I05 Switch", "I05" },
 { "O04", "I06 Switch", "I06" },
 { "O09", "I17 Switch", "I17" },
 { "O09", "I03 Switch", "I03" },
 { "O10", "I18 Switch", "I18" },
 { "O10", "I04 Switch", "I04" },
};

static const struct snd_soc_dapm_route mt8173_afe_hdmi_routes[] = {
 {"HDMIO Playback", NULL, "HDMI"},
};

static const struct snd_soc_component_driver mt8173_afe_pcm_dai_component = {
 .name = "mt8173-afe-pcm-dai",
 .dapm_widgets = mt8173_afe_pcm_widgets,
 .num_dapm_widgets = ARRAY_SIZE(mt8173_afe_pcm_widgets),
 .dapm_routes = mt8173_afe_pcm_routes,
 .num_dapm_routes = ARRAY_SIZE(mt8173_afe_pcm_routes),
 .suspend = mtk_afe_suspend,
 .resume = mtk_afe_resume,
};

static const struct snd_soc_component_driver mt8173_afe_hdmi_dai_component = {
 .name = "mt8173-afe-hdmi-dai",
 .dapm_routes = mt8173_afe_hdmi_routes,
 .num_dapm_routes = ARRAY_SIZE(mt8173_afe_hdmi_routes),
 .suspend = mtk_afe_suspend,
 .resume = mtk_afe_resume,
};

static const char *aud_clks[MT8173_CLK_NUM] = {
 [MT8173_CLK_INFRASYS_AUD] = "infra_sys_audio_clk",
 [MT8173_CLK_TOP_PDN_AUD] = "top_pdn_audio",
 [MT8173_CLK_TOP_PDN_AUD_BUS] = "top_pdn_aud_intbus",
 [MT8173_CLK_I2S0_M] =  "i2s0_m",
 [MT8173_CLK_I2S1_M] =  "i2s1_m",
 [MT8173_CLK_I2S2_M] =  "i2s2_m",
 [MT8173_CLK_I2S3_M] =  "i2s3_m",
 [MT8173_CLK_I2S3_B] =  "i2s3_b",
 [MT8173_CLK_BCK0] =  "bck0",
 [MT8173_CLK_BCK1] =  "bck1",
};

static const struct mtk_base_memif_data memif_data[MT8173_AFE_MEMIF_NUM] = {
 {
  .name = "DL1",
  .id = MT8173_AFE_MEMIF_DL1,
  .reg_ofs_base = AFE_DL1_BASE,
  .reg_ofs_cur = AFE_DL1_CUR,
  .fs_reg = AFE_DAC_CON1,
  .fs_shift = 0,
  .fs_maskbit = 0xf,
  .mono_reg = AFE_DAC_CON1,
  .mono_shift = 21,
  .hd_reg = -1,
  .enable_reg = AFE_DAC_CON0,
  .enable_shift = 1,
  .msb_reg = AFE_MEMIF_MSB,
  .msb_shift = 0,
  .agent_disable_reg = -1,
 }, {
  .name = "DL2",
  .id = MT8173_AFE_MEMIF_DL2,
  .reg_ofs_base = AFE_DL2_BASE,
  .reg_ofs_cur = AFE_DL2_CUR,
  .fs_reg = AFE_DAC_CON1,
  .fs_shift = 4,
  .fs_maskbit = 0xf,
  .mono_reg = AFE_DAC_CON1,
  .mono_shift = 22,
  .hd_reg = -1,
  .enable_reg = AFE_DAC_CON0,
  .enable_shift = 2,
  .msb_reg = AFE_MEMIF_MSB,
  .msb_shift = 1,
  .agent_disable_reg = -1,
 }, {
  .name = "VUL",
  .id = MT8173_AFE_MEMIF_VUL,
  .reg_ofs_base = AFE_VUL_BASE,
  .reg_ofs_cur = AFE_VUL_CUR,
  .fs_reg = AFE_DAC_CON1,
  .fs_shift = 16,
  .fs_maskbit = 0xf,
  .mono_reg = AFE_DAC_CON1,
  .mono_shift = 27,
  .hd_reg = -1,
  .enable_reg = AFE_DAC_CON0,
  .enable_shift = 3,
  .msb_reg = AFE_MEMIF_MSB,
  .msb_shift = 6,
  .agent_disable_reg = -1,
 }, {
  .name = "DAI",
  .id = MT8173_AFE_MEMIF_DAI,
  .reg_ofs_base = AFE_DAI_BASE,
  .reg_ofs_cur = AFE_DAI_CUR,
  .fs_reg = AFE_DAC_CON0,
  .fs_shift = 24,
  .fs_maskbit = 0x3,
  .mono_reg = -1,
  .mono_shift = -1,
  .hd_reg = -1,
  .enable_reg = AFE_DAC_CON0,
  .enable_shift = 4,
  .msb_reg = AFE_MEMIF_MSB,
  .msb_shift = 5,
  .agent_disable_reg = -1,
 }, {
  .name = "AWB",
  .id = MT8173_AFE_MEMIF_AWB,
  .reg_ofs_base = AFE_AWB_BASE,
  .reg_ofs_cur = AFE_AWB_CUR,
  .fs_reg = AFE_DAC_CON1,
  .fs_shift = 12,
  .fs_maskbit = 0xf,
  .mono_reg = AFE_DAC_CON1,
  .mono_shift = 24,
  .hd_reg = -1,
  .enable_reg = AFE_DAC_CON0,
  .enable_shift = 6,
  .msb_reg = AFE_MEMIF_MSB,
  .msb_shift = 3,
  .agent_disable_reg = -1,
 }, {
  .name = "MOD_DAI",
  .id = MT8173_AFE_MEMIF_MOD_DAI,
  .reg_ofs_base = AFE_MOD_PCM_BASE,
  .reg_ofs_cur = AFE_MOD_PCM_CUR,
  .fs_reg = AFE_DAC_CON1,
  .fs_shift = 30,
  .fs_maskbit = 0x3,
  .mono_reg = AFE_DAC_CON1,
  .mono_shift = 30,
  .hd_reg = -1,
  .enable_reg = AFE_DAC_CON0,
  .enable_shift = 7,
  .msb_reg = AFE_MEMIF_MSB,
  .msb_shift = 4,
  .agent_disable_reg = -1,
 }, {
  .name = "HDMI",
  .id = MT8173_AFE_MEMIF_HDMI,
  .reg_ofs_base = AFE_HDMI_OUT_BASE,
  .reg_ofs_cur = AFE_HDMI_OUT_CUR,
  .fs_reg = -1,
  .fs_shift = -1,
  .fs_maskbit = -1,
  .mono_reg = -1,
  .mono_shift = -1,
  .hd_reg = -1,
  .enable_reg = -1,
  .msb_reg = AFE_MEMIF_MSB,
  .msb_shift = 8,
  .agent_disable_reg = -1,
 },
};

static const struct mtk_base_irq_data irq_data[MT8173_AFE_IRQ_NUM] = {
 {
  .id = MT8173_AFE_IRQ_DL1,
  .irq_cnt_reg = AFE_IRQ_CNT1,
  .irq_cnt_shift = 0,
  .irq_cnt_maskbit = 0x3ffff,
  .irq_en_reg = AFE_IRQ_MCU_CON,
  .irq_en_shift = 0,
  .irq_fs_reg = AFE_IRQ_MCU_CON,
  .irq_fs_shift = 4,
  .irq_fs_maskbit = 0xf,
  .irq_clr_reg = AFE_IRQ_CLR,
  .irq_clr_shift = 0,
 }, {
  .id = MT8173_AFE_IRQ_DL2,
  .irq_cnt_reg = AFE_IRQ_CNT1,
  .irq_cnt_shift = 20,
  .irq_cnt_maskbit = 0x3ffff,
  .irq_en_reg = AFE_IRQ_MCU_CON,
  .irq_en_shift = 2,
  .irq_fs_reg = AFE_IRQ_MCU_CON,
  .irq_fs_shift = 16,
  .irq_fs_maskbit = 0xf,
  .irq_clr_reg = AFE_IRQ_CLR,
  .irq_clr_shift = 2,

 }, {
  .id = MT8173_AFE_IRQ_VUL,
  .irq_cnt_reg = AFE_IRQ_CNT2,
  .irq_cnt_shift = 0,
  .irq_cnt_maskbit = 0x3ffff,
  .irq_en_reg = AFE_IRQ_MCU_CON,
  .irq_en_shift = 1,
  .irq_fs_reg = AFE_IRQ_MCU_CON,
  .irq_fs_shift = 8,
  .irq_fs_maskbit = 0xf,
  .irq_clr_reg = AFE_IRQ_CLR,
  .irq_clr_shift = 1,
 }, {
  .id = MT8173_AFE_IRQ_DAI,
  .irq_cnt_reg = AFE_IRQ_CNT2,
  .irq_cnt_shift = 20,
  .irq_cnt_maskbit = 0x3ffff,
  .irq_en_reg = AFE_IRQ_MCU_CON,
  .irq_en_shift = 3,
  .irq_fs_reg = AFE_IRQ_MCU_CON,
  .irq_fs_shift = 20,
  .irq_fs_maskbit = 0xf,
  .irq_clr_reg = AFE_IRQ_CLR,
  .irq_clr_shift = 3,
 }, {
  .id = MT8173_AFE_IRQ_AWB,
  .irq_cnt_reg = AFE_IRQ_CNT7,
  .irq_cnt_shift = 0,
  .irq_cnt_maskbit = 0x3ffff,
  .irq_en_reg = AFE_IRQ_MCU_CON,
  .irq_en_shift = 14,
  .irq_fs_reg = AFE_IRQ_MCU_CON,
  .irq_fs_shift = 24,
  .irq_fs_maskbit = 0xf,
  .irq_clr_reg = AFE_IRQ_CLR,
  .irq_clr_shift = 6,
 }, {
  .id = MT8173_AFE_IRQ_DAI,
  .irq_cnt_reg = AFE_IRQ_CNT2,
  .irq_cnt_shift = 20,
  .irq_cnt_maskbit = 0x3ffff,
  .irq_en_reg = AFE_IRQ_MCU_CON,
  .irq_en_shift = 3,
  .irq_fs_reg = AFE_IRQ_MCU_CON,
  .irq_fs_shift = 20,
  .irq_fs_maskbit = 0xf,
  .irq_clr_reg = AFE_IRQ_CLR,
  .irq_clr_shift = 3,
 }, {
  .id = MT8173_AFE_IRQ_HDMI,
  .irq_cnt_reg = AFE_IRQ_CNT5,
  .irq_cnt_shift = 0,
  .irq_cnt_maskbit = 0x3ffff,
  .irq_en_reg = AFE_IRQ_MCU_CON,
  .irq_en_shift = 12,
  .irq_fs_reg = -1,
  .irq_fs_maskbit = -1,
  .irq_clr_reg = AFE_IRQ_CLR,
  .irq_clr_shift = 4,
 },
};

static const struct regmap_config mt8173_afe_regmap_config = {
 .reg_bits = 32,
 .reg_stride = 4,
 .val_bits = 32,
 .max_register = AFE_ADDA2_TOP_CON0,
 .cache_type = REGCACHE_NONE,
};

static irqreturn_t mt8173_afe_irq_handler(int irq, void *dev_id)
{
 struct mtk_base_afe *afe = dev_id;
 unsigned int reg_value;
 int i, ret;

 ret = regmap_read(afe->regmap, AFE_IRQ_STATUS, ®_value);
 if (ret) {
  dev_err(afe->dev, "%s irq status err\n", __func__);
  reg_value = AFE_IRQ_STATUS_BITS;
  goto err_irq;
 }

 for (i = 0; i < MT8173_AFE_MEMIF_NUM; i++) {
  struct mtk_base_afe_memif *memif = &afe->memif[i];
  struct mtk_base_afe_irq *irq_p;

  if (memif->irq_usage < 0)
   continue;

  irq_p = &afe->irqs[memif->irq_usage];

  if (!(reg_value & (1 << irq_p->irq_data->irq_clr_shift)))
   continue;

  snd_pcm_period_elapsed(memif->substream);
 }

err_irq:
 /* clear irq */
 regmap_write(afe->regmap, AFE_IRQ_CLR,
       reg_value & AFE_IRQ_STATUS_BITS);

 return IRQ_HANDLED;
}

static int mt8173_afe_runtime_suspend(struct device *dev)
{
 struct mtk_base_afe *afe = dev_get_drvdata(dev);
 struct mt8173_afe_private *afe_priv = afe->platform_priv;

 /* disable AFE */
 regmap_update_bits(afe->regmap, AFE_DAC_CON0, 0x1, 0);

 /* disable AFE clk */
 regmap_update_bits(afe->regmap, AUDIO_TOP_CON0,
      AUD_TCON0_PDN_AFE, AUD_TCON0_PDN_AFE);

 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_I2S1_M]);
 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_I2S2_M]);
 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_BCK0]);
 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_BCK1]);
 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_TOP_PDN_AUD]);
 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_TOP_PDN_AUD_BUS]);
 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_INFRASYS_AUD]);
 return 0;
}

static int mt8173_afe_runtime_resume(struct device *dev)
{
 struct mtk_base_afe *afe = dev_get_drvdata(dev);
 struct mt8173_afe_private *afe_priv = afe->platform_priv;
 int ret;

 ret = clk_prepare_enable(afe_priv->clocks[MT8173_CLK_INFRASYS_AUD]);
 if (ret)
  return ret;

 ret = clk_prepare_enable(afe_priv->clocks[MT8173_CLK_TOP_PDN_AUD_BUS]);
 if (ret)
  goto err_infra;

 ret = clk_prepare_enable(afe_priv->clocks[MT8173_CLK_TOP_PDN_AUD]);
 if (ret)
  goto err_top_aud_bus;

 ret = clk_prepare_enable(afe_priv->clocks[MT8173_CLK_BCK0]);
 if (ret)
  goto err_top_aud;

 ret = clk_prepare_enable(afe_priv->clocks[MT8173_CLK_BCK1]);
 if (ret)
  goto err_bck0;
 ret = clk_prepare_enable(afe_priv->clocks[MT8173_CLK_I2S1_M]);
 if (ret)
  goto err_i2s1_m;
 ret = clk_prepare_enable(afe_priv->clocks[MT8173_CLK_I2S2_M]);
 if (ret)
  goto err_i2s2_m;

 /* enable AFE clk */
 regmap_update_bits(afe->regmap, AUDIO_TOP_CON0, AUD_TCON0_PDN_AFE, 0);

 /* set O3/O4 16bits */
 regmap_update_bits(afe->regmap, AFE_CONN_24BIT,
      AFE_CONN_24BIT_O03 | AFE_CONN_24BIT_O04, 0);

 /* unmask all IRQs */
 regmap_update_bits(afe->regmap, AFE_IRQ_MCU_EN, 0xff, 0xff);

 /* enable AFE */
 regmap_update_bits(afe->regmap, AFE_DAC_CON0, 0x1, 0x1);
 return 0;

err_i2s1_m:
 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_I2S1_M]);
err_i2s2_m:
 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_I2S2_M]);
err_bck0:
 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_BCK0]);
err_top_aud:
 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_TOP_PDN_AUD]);
err_top_aud_bus:
 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_TOP_PDN_AUD_BUS]);
err_infra:
 clk_disable_unprepare(afe_priv->clocks[MT8173_CLK_INFRASYS_AUD]);
 return ret;
}

static int mt8173_afe_init_audio_clk(struct mtk_base_afe *afe)
{
 size_t i;
 struct mt8173_afe_private *afe_priv = afe->platform_priv;

 for (i = 0; i < ARRAY_SIZE(aud_clks); i++) {
  afe_priv->clocks[i] = devm_clk_get(afe->dev, aud_clks[i]);
  if (IS_ERR(afe_priv->clocks[i])) {
   dev_err(afe->dev, "%s devm_clk_get %s fail\n",
    __func__, aud_clks[i]);
   return PTR_ERR(afe_priv->clocks[i]);
  }
 }
 clk_set_rate(afe_priv->clocks[MT8173_CLK_BCK0], 22579200); /* 22M */
 clk_set_rate(afe_priv->clocks[MT8173_CLK_BCK1], 24576000); /* 24M */
 return 0;
}

static int mt8173_afe_pcm_dev_probe(struct platform_device *pdev)
{
 int ret, i;
 int irq_id;
 struct mtk_base_afe *afe;
 struct mt8173_afe_private *afe_priv;
 struct snd_soc_component *comp_pcm, *comp_hdmi;
 struct device *dev = &pdev->dev;

 ret = dma_set_mask_and_coherent(dev, DMA_BIT_MASK(33));
 if (ret)
  return ret;

 afe = devm_kzalloc(dev, sizeof(*afe), GFP_KERNEL);
 if (!afe)
  return -ENOMEM;

 afe->platform_priv = devm_kzalloc(dev, sizeof(*afe_priv), GFP_KERNEL);
 afe_priv = afe->platform_priv;
 if (!afe_priv)
  return -ENOMEM;

 afe->dev = dev;

 ret = of_reserved_mem_device_init(dev);
 if (ret) {
  dev_info(dev, "no reserved memory found, pre-allocating buffers instead\n");
  afe->preallocate_buffers = true;
 }

 irq_id = platform_get_irq(pdev, 0);
 if (irq_id <= 0)
  return irq_id < 0 ? irq_id : -ENXIO;

 afe->base_addr = devm_platform_ioremap_resource(pdev, 0);
 if (IS_ERR(afe->base_addr))
  return PTR_ERR(afe->base_addr);

 afe->regmap = devm_regmap_init_mmio(dev, afe->base_addr,
         &mt8173_afe_regmap_config);
 if (IS_ERR(afe->regmap))
  return PTR_ERR(afe->regmap);

 /* initial audio related clock */
 ret = mt8173_afe_init_audio_clk(afe);
 if (ret) {
  dev_err(dev, "mt8173_afe_init_audio_clk fail\n");
  return ret;
 }

 /* memif % irq initialize*/
 afe->memif_size = MT8173_AFE_MEMIF_NUM;
 afe->memif = devm_kcalloc(dev, afe->memif_size,
      sizeof(*afe->memif), GFP_KERNEL);
 if (!afe->memif)
  return -ENOMEM;

 afe->irqs_size = MT8173_AFE_IRQ_NUM;
 afe->irqs = devm_kcalloc(dev, afe->irqs_size,
     sizeof(*afe->irqs), GFP_KERNEL);
 if (!afe->irqs)
  return -ENOMEM;

 for (i = 0; i < afe->irqs_size; i++) {
  afe->memif[i].data = &memif_data[i];
  afe->irqs[i].irq_data = &irq_data[i];
  afe->irqs[i].irq_occupyed = true;
  afe->memif[i].irq_usage = i;
  afe->memif[i].const_irq = 1;
 }

 afe->mtk_afe_hardware = &mt8173_afe_hardware;
 afe->memif_fs = mt8173_memif_fs;
 afe->irq_fs = mt8173_irq_fs;

 platform_set_drvdata(pdev, afe);

 pm_runtime_enable(dev);
 if (!pm_runtime_enabled(dev)) {
  ret = mt8173_afe_runtime_resume(dev);
  if (ret)
   goto err_pm_disable;
 }

 afe->reg_back_up_list = mt8173_afe_backup_list;
 afe->reg_back_up_list_num = ARRAY_SIZE(mt8173_afe_backup_list);
 afe->runtime_resume = mt8173_afe_runtime_resume;
 afe->runtime_suspend = mt8173_afe_runtime_suspend;

 ret = devm_snd_soc_register_component(dev, &mtk_afe_pcm_platform,
           NULL, 0);
 if (ret)
  goto err_pm_disable;

 comp_pcm = devm_kzalloc(dev, sizeof(*comp_pcm), GFP_KERNEL);
 if (!comp_pcm) {
  ret = -ENOMEM;
  goto err_pm_disable;
 }

 ret = snd_soc_component_initialize(comp_pcm,
        &mt8173_afe_pcm_dai_component,
        dev);
 if (ret)
  goto err_pm_disable;

#ifdef CONFIG_DEBUG_FS
 comp_pcm->debugfs_prefix = "pcm";
#endif

 ret = snd_soc_add_component(comp_pcm,
        mt8173_afe_pcm_dais,
        ARRAY_SIZE(mt8173_afe_pcm_dais));
 if (ret)
  goto err_pm_disable;

 comp_hdmi = devm_kzalloc(dev, sizeof(*comp_hdmi), GFP_KERNEL);
 if (!comp_hdmi) {
  ret = -ENOMEM;
  goto err_cleanup_components;
 }

 ret = snd_soc_component_initialize(comp_hdmi,
        &mt8173_afe_hdmi_dai_component,
        dev);
 if (ret)
  goto err_cleanup_components;

#ifdef CONFIG_DEBUG_FS
 comp_hdmi->debugfs_prefix = "hdmi";
#endif

 ret = snd_soc_add_component(comp_hdmi,
        mt8173_afe_hdmi_dais,
        ARRAY_SIZE(mt8173_afe_hdmi_dais));
 if (ret)
  goto err_cleanup_components;

 ret = devm_request_irq(dev, irq_id, mt8173_afe_irq_handler,
          0, "Afe_ISR_Handle", (void *)afe);
 if (ret) {
  dev_err(dev, "could not request_irq\n");
  goto err_cleanup_components;
 }

 dev_info(dev, "MT8173 AFE driver initialized.\n");
 return 0;

err_cleanup_components:
 snd_soc_unregister_component(dev);
err_pm_disable:
 pm_runtime_disable(dev);
 return ret;
}

static void mt8173_afe_pcm_dev_remove(struct platform_device *pdev)
{
 struct device *dev = &pdev->dev;

 snd_soc_unregister_component(dev);

 pm_runtime_disable(dev);
 if (!pm_runtime_status_suspended(dev))
  mt8173_afe_runtime_suspend(dev);
}

static const struct of_device_id mt8173_afe_pcm_dt_match[] = {
 { .compatible = "mediatek,mt8173-afe-pcm", },
 { }
};
MODULE_DEVICE_TABLE(of, mt8173_afe_pcm_dt_match);

static const struct dev_pm_ops mt8173_afe_pm_ops = {
 RUNTIME_PM_OPS(mt8173_afe_runtime_suspend,
         mt8173_afe_runtime_resume, NULL)
};

static struct platform_driver mt8173_afe_pcm_driver = {
 .driver = {
     .name = "mt8173-afe-pcm",
     .of_match_table = mt8173_afe_pcm_dt_match,
     .pm = pm_ptr(&mt8173_afe_pm_ops),
 },
 .probe = mt8173_afe_pcm_dev_probe,
 .remove = mt8173_afe_pcm_dev_remove,
};

module_platform_driver(mt8173_afe_pcm_driver);

MODULE_DESCRIPTION("Mediatek ALSA SoC AFE platform driver");
MODULE_AUTHOR("Koro Chen ");
MODULE_LICENSE("GPL v2");