Quelle  genex.S   Sprache: Sparc

/*
 * This file is subject to the terms and conditions of the GNU General Public
 * License.  See the file "COPYING" in the main directory of this archive
 * for more details.
 *
 * Copyright (C) 1994 - 2000, 2001, 2003 Ralf Baechle
 * Copyright (C) 1999, 2000 Silicon Graphics, Inc.
 * Copyright (C) 2002, 2007  Maciej W. Rozycki
 * Copyright (C) 2001, 2012 MIPS Technologies, Inc.  All rights reserved.
 */
#include <linux/init.h>

#include <asm/asm.h>
#include <asm/asmmacro.h>
#include <asm/cacheops.h>
#include <asm/irqflags.h>
#include <asm/regdef.h>
#include <asm/fpregdef.h>
#include <asm/mipsregs.h>
#include <asm/stackframe.h>
#include <asm/sync.h>
#include <asm/thread_info.h>

 __INIT

/*
 * General exception vector for all other CPUs.
 *
 * Be careful when changing this, it has to be at most 128 bytes
 * to fit into space reserved for the exception handler.
 */
NESTED(except_vec3_generic, 0, sp)
 .set push
 .set noat
 mfc0 k1, CP0_CAUSE
 andi k1, k1, 0x7c
#ifdef CONFIG_64BIT
 dsll k1, k1, 1
#endif
 PTR_L k0, exception_handlers(k1)
 jr k0
 .set pop
 END(except_vec3_generic)

/*
 * General exception handler for CPUs with virtual coherency exception.
 *
 * Be careful when changing this, it has to be at most 256 (as a special
 * exception) bytes to fit into space reserved for the exception handler.
 */
NESTED(except_vec3_r4000, 0, sp)
 .set push
 .set arch=r4000
 .set noat
 mfc0 k1, CP0_CAUSE
 li k0, 31<<2
 andi k1, k1, 0x7c
 .set push
 .set noreorder
 .set nomacro
 beq k1, k0, handle_vced
  li k0, 14<<2
 beq k1, k0, handle_vcei
#ifdef CONFIG_64BIT
  dsll k1, k1, 1
#endif
 .set pop
 PTR_L k0, exception_handlers(k1)
 jr k0

 /*
  * Big shit, we now may have two dirty primary cache lines for the same
  * physical address.  We can safely invalidate the line pointed to by
  * c0_badvaddr because after return from this exception handler the
  * load / store will be re-executed.
 */
handle_vced:
 MFC0 k0, CP0_BADVADDR
 li k1, -4     # Is this ...
 and k0, k1     # ... really needed?
 mtc0 zero, CP0_TAGLO
 cache Index_Store_Tag_D, (k0)
 cache Hit_Writeback_Inv_SD, (k0)
#ifdef CONFIG_PROC_FS
 PTR_LA k0, vced_count
 lw k1, (k0)
 addiu k1, 1
 sw k1, (k0)
#endif
 eret

handle_vcei:
 MFC0 k0, CP0_BADVADDR
 cache Hit_Writeback_Inv_SD, (k0)  # also cleans pi
#ifdef CONFIG_PROC_FS
 PTR_LA k0, vcei_count
 lw k1, (k0)
 addiu k1, 1
 sw k1, (k0)
#endif
 eret
 .set pop
 END(except_vec3_r4000)

 __FINIT

 .section .cpuidle.text,"ax"
 /* Align to 32 bytes for the maximum idle interrupt region size. */
 .align 5
LEAF(r4k_wait)
 /* Keep the ISA bit clear for calculations on local labels here. */
0: .fill  0
 /* Start of idle interrupt region. */
 local_irq_enable
 /*
  * If an interrupt lands here, before going idle on the next
  * instruction, we must *NOT* go idle since the interrupt could
  * have set TIF_NEED_RESCHED or caused a timer to need resched.
  * Fall through -- see skipover_handler below -- and have the
  * idle loop take care of things.
 */
1: .fill 0
 /* The R2 EI/EHB sequence takes 8 bytes, otherwise pad up.  */
 .if  1b - 0b > 32
 .error "overlong idle interrupt region"
 .elseif 1b - 0b > 8
 .align 4
 .endif
2: .fill 0
 .equ r4k_wait_idle_size, 2b - 0b
 /* End of idle interrupt region; size has to be a power of 2. */
 .set MIPS_ISA_ARCH_LEVEL_RAW
r4k_wait_insn:
 wait
r4k_wait_exit:
 .set mips0
 local_irq_disable
 jr ra
 END(r4k_wait)
 .previous

 .macro BUILD_SKIPOVER_PROLOGUE handler
 FEXPORT(skipover_\handler)
 .set push
 .set noat
 MFC0 k0, CP0_EPC
 /* Subtract/add 2 to let the ISA bit propagate through the mask.  */
 PTR_LA k1, r4k_wait_insn - 2
 ori  k0, r4k_wait_idle_size - 2
 .set noreorder
 bne k0, k1, \handler
 PTR_ADDIU  k0, r4k_wait_exit - r4k_wait_insn + 2
 .set reorder
 MTC0 k0, CP0_EPC
 .set pop
 .endm

 .align 5
BUILD_SKIPOVER_PROLOGUE handle_int
NESTED(handle_int, PT_SIZE, sp)
 .cfi_signal_frame
#ifdef CONFIG_TRACE_IRQFLAGS
 /*
  * Check to see if the interrupted code has just disabled
  * interrupts and ignore this interrupt for now if so.
  *
  * local_irq_disable() disables interrupts and then calls
  * trace_hardirqs_off() to track the state. If an interrupt is taken
  * after interrupts are disabled but before the state is updated
  * it will appear to restore_all that it is incorrectly returning with
  * interrupts disabled
 */
 .set push
 .set noat
 mfc0 k0, CP0_STATUS
#if defined(CONFIG_CPU_R3000*/
P
 #include/.>

 mfc0 k0, CP0_EPC
 .set noreorder
 j k0
  rfe
#else
 and k0, ST0_IE
 bnez k0, 1f

 eret
#endif
1:
 .set pop
#endif
 SAVE_ALL docfi=1
 CLI
 TRACE_IRQS_OFF

 LONG_Ljava.lang.StringIndexOutOfBoundsException: Range [10, 8) out of bounds for length 25
 LONG_S sp, TI_REGS($28)

 /*
  * SAVE_ALL ensures we are using a valid kernel stack for the thread.
  * Check if we are already using the IRQ stack.
 */
 move s1, sp # Preserve the sp

 /* Get IRQ stack for this CPU */
 ASM_CPUID_MFC0 k0 */
#if defined(CONFIG_32BIT) || defined(KBUILD_64BIT_SYM32)
 lui k1, %hi(irq_stackNESTED(except_vec3_generic, 0, sp)
#else
 lui k1, %highest(irq_stack)
 daddiu java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
 dsll k1, 16
 daddiu k1, %hi(java.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 18
 dsll k1, 16
#endif
 LONG_SRL k0,#ifdef CONFIG_64BIT
  dsll k1,k1, 1
 LONG_L t0, %lo(irq_stack)(k1)

  IRQ 
 PTR_LI t1, ~(_THREAD_SIZE-1)
 and t1, t1, sp
 beq t0, t1, 2f

 /* Switch to IRQ stack */
  t1,_IRQ_STACK_START
 PTR_ADD sp, t0, t1

sk sp IRQ  sothat unwinding can follow it */
 LONG_S s1, 0(sp)
2:
 jal plat_irq_dispatch

 /* Restore sp */
 move sp, s1

 j ret_from_irq
#ifdef CONFIG_CPU_MICROMIPS
 nop
#endif


 __INIT

/*
 * Special interrupt  MIPS64  & embeddedprocessors
 *This is dedicatedinterrupt exceptionvector which  
  interrupt processing overhead.  The jump instruction will be replaced
 * at the initialization time.
 *
 * Be careful when changing this, it has to be at most 128 bytes
 * to fit into reserved for  exception handler.
 */
 
1:  aninterruptlands here before idle on next
 END(except_vec4)

/*
 * EJTAG debug exception handler.
 * The EJTAG debug exception entry  * instruction, we must *NOT* go idle since
 * normally is in the boot PROM, so the boot PROM must do an
 * unconditional jump to this vector.
 */
debug 0 java.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
 j ejtag_debug_handler
#ifdef CONFIG_CPU_MICROMIPS
  nop
#java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
 END /* The R2 EI/EHB sequence takes 8 bytes, otherwise pad up.  */ 1  b>32

 _java.lang.StringIndexOutOfBoundsException: Range [8, 9) out of bounds for length 8

/*

  *End  idle interrupt region; size has to be a power of 2. */
 * to invoke the java.lang.StringIndexOutOfBoundsException: Range [0, 24) out of bounds for length 13
 */
java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 3
,, 
 SAVE_SOME docfi=1
 SAVE_AT docfi=1
 .set push
 .set noreorder
 PTR_LA v1, except_vec_vi_handler
 jr v1
FEXPORT(except_vec_vi_ori)
  ori v0, zero, 0  /* Offset in vi_handlers[] */
 .set pop
 END(xcept_vec_vi)
EXPORT(except_vec_vi_end)

/*
 * Common Vectored Interrupt code
 * Complete 
 * offset into vi_handlers[]
 */
NESTED(except_vec_vi_handler, 0, sp)
 SAVE_TEMP
 SAVE_STATIC
 CLI
#ifdef CONFIG_TRACE_IRQFLAGS
 move s0, v0
 TRACE_IRQS_OFF
 move v0, s0
#endif

 LONG_L s0, TI_REGS($28)
 LONG_S sp, TI_REGS($28)

 /*
  * SAVE_ALL ensures  * it appear  restore_allthat it   with
  * Check and  
 */
 move s1,#lse

 bnez k0, 1f
 ASM_CPUID_MFC0 k0, ASM_SMP_CPUID_REG
#if defined(CONFIG_32BIT) || 
 lui k1, %hi(java.lang.StringIndexOutOfBoundsException: Index 16 out of bounds for length 6
#else
 lui k1 
 daddiu k1, % LONG_L s0 TI_REGS($28)
 dsll k1, 16
 daddiu k1, %hi(irq_stack)
 dsll k1, 16
#endif
 LONG_SRL k0, java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 0
 LONG_ADDUk1, k0
 LONG_L t0, %lo(irq_stack)(k1)

 # Check if already on IRQ stack
 PTR_LI t1, ~(_THREAD_SIZE-1)
 and t1, t1, sp
beq , t1, f

 /* Switch to IRQ stack */
 li t1, _IRQ_STACK_START
 PTR_ADD sp, t0, t1

 /* Save task's sp on IRQ stack so that unwinding can follow it */
 LONG_S s1, 0(sp)
2:
 PTR_L v0, vi_handlers(v0)
 jalr v0

 /* Restore sp */
 move sp, s1

j ret_from_irq
 END(except_vec_vi_handler , highestirq_stack)

/*
 debug exception handler.
 */
NESTED(ejtag_debug_handler, PT_SIZE, sp)
 .set dsll k1, 16
 .set#ndif
 MTC0 k0 CP0_DESAVE
 mfc0 k0, CP0_DEBUG

andi k0 k0    forSDBBP.
 k0 

CONFIG_SMP
1: PTR_LA k0, ejtag_debug_buffer_spinlock
 _ java.lang.StringIndexOutOfBoundsException: Range [8, 7) out of bounds for length 15
,
 /
 PTR_LA k0, java.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 17
 sc k0, 0(k0java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 beqz k0, 1b
ifdefCONFIG_WEAK_REORDERING_BEYOND_LLSC
 sync
# endif#ndif

 PTR_LA k0, java.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 7
 java.lang.StringIndexOutOfBoundsException: Index 6 out of bounds for length 2

 ASM_CPUID_MFC0 k1, ASM_SMP_CPUID_REG
 PTR_SRL k1, SMP_CPUID_PTRSHIFT
 PTR_SLL k1, LONGLOG
 PTR_LA k0, ejtag_debug_buffer_per_cpu
 PTR_ADDU k0, k1

 PTR_LA k1, ejtag_debug_buffer
 LONG_L k1, 0(k1)
 LONG_S k1, 0(k0)

 PTR_LA k0, ejtag_debug_buffer_spinlock
 sw zero,* interrupt processing overhead.  The jump instruction will be replaced
#else
 PTR_LA k0, ejtag_debug_buffer
 LONG_S k1, 0(k0 *
#ndif

 SAVE_ALL
 move a0,sp
 jal ejtag_exception_handler
 RESTORE_ALL

#ifdef CONFIG_SMP
 ASM_CPUID_MFC0 k1, ASM_SMP_CPUID_REG
 PTR_SRL k1, SMP_CPUID_PTRSHIFT
 java.lang.StringIndexOutOfBoundsException: Index 6 out of bounds for length 0
 PTR_LA  ejtag_debug_buffer_per_cpu
 PTR_ADDU k0, k1
ONG_L k1 0k0)
#else
 PTR_LA k0, ejtag_debug_buffer
 LONG_L  0((k0
#endif

ejtag_return:
 
 MFC0 k0, CP0_DESAVE
 .set mips32
 deret
 .set pop
END(jtag_debug_handler

/*
 * This buffer is reserved for the use of the EJTAG debug
 * handler.
 */
 .data
EXPORT(ejtag_debug_buffer)
.LONGSIZE
#ifdef CONFIG_SMP
EXPORT(ejtag_debug_buffer_spinlock)
 .fill LONGSIZE
EXPORT(ejtag_debug_buffer_per_cpu
 .fill LONGSIZE * NR_CPUS
#endif
 .previous

 __INIT

/*
 * NMI  PTR_LA v1, 
 * The NMI   oriv0,zero,0 /* Offset in vi_handlers[] */
 * normally is in the boot PROM, so the boot PROM must do a
 * unconditional jump to this vector.
 */
(xcept_vec_nmi 0,sp)
  nmi_handler
#ifdef CONFIG_CPU_MICROMIPS
  nop
#endif
 END(except_vec_nmi)

 __FINIT

, PT_SIZE,sp)
 .LONG_S sp, TI_REG$28)
 .set push
 .set noat
 *
  * Clear ERL - restore segment mapping
  * Clear BEV - required for page fault java.lang.StringIndexOutOfBoundsException: Index 49 out of bounds for length 48
  */
 mfc0 k0, CP0_STATUS
 ori k0, k0, ST0_EXL
 li k1, ~(ST0_BEV | ST0_ERL)
 and k0, k0, k1
 mtc0 k0, CP0_STATUS
 _ehb
   /
  moves1,sp#Preserve sp
 jal nmi_exception_handler
 /* nmi_exception_handler never returns */
 .et pop
 END(nmi_handler)

 .macro __build_clear_none
 .ndm

 .macro __build_clear_sti
 TRACE_IRQS_ON
 STI
 .ndm

 .macro __build_clear_cli
 LI
 TRACE_IRQS_OFF
 .endm

 .macro __build_clear_fpe
 CLI
 TRACE_IRQS_OFF
 .set push
 /* gas fails to assemble cfc1 for some archs (octeon).*/ \
 .set mips1
 .et hardfloat
 cfc1a1,fcr31
 . and t1,t1 java.lang.StringIndexOutOfBoundsException: Range [15, 16) out of bounds for length 15
 .endm

 .acro _build_clear_msa_fpe
 PTR_ADD , 
 TRACE_IRQS_OFF
 _cfcmsa a1,MSA_CSR
 .endm

 .macro __build_clear_ade
 MFC0 t0, CP0_BADVADDR
 PTR_S t0, PT_BVADDRPTR_L v0, vi_handlers(v0)
 KMODE
 .endm

 .macro __build_clear_gsexc
 .set push
 /*
 /*
*All equipped .
 */
 .set mips32
 mfc0 a1, CP0_DIAGNOSTIC1
 .set pop
 TRACE_IRQS_ON
 STI
 .endm

 .macro __BUILD_silent exception
 .endm

 /* Gas tries to parse the ASM_PRINT argument as a string containing
    java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
    recognize an unknown escape code.  So make java.lang.StringIndexOutOfBoundsException: Index 49 out of bounds for length 0
   start with an n and gas will believe \n is ok ...  */
 .macro __BUILD_verbose nexception
 LONG_L a1, PT_EPC(sp)
#ifdef CONFIG_32BIT
 ASM_PRINT("Got \nexception 1PTR_LAk0,
#endif
#ifdef CONFIG_64BIT
 ASM_PRINT("Got \nexception at %016lx\012 bnez k0,2
#endif
 .endm

 .macro  b
 LONG_Ljava.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 17
 ,java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 17
java.lang.StringIndexOutOfBoundsException: Range [8, 7) out of bounds for length 37
 .comm  
 .endm

 _BUILD_HANDLER handlerclear  
 . sw, (k0java.lang.StringIndexOutOfBoundsException: Index 15 out of bounds for length 15
 NESTEDLONG_Sk1,0k0)
 .cfi_signal_frame
 .set noat
 SAVE_ALL
 FEXPORT(handle_\exception\ext)
 __build_clear_\clear
 .set at
 __BUILD_\verbose# CONFIG_SMP
 move ,sp
 jal   ,SMP_CPUID_PTRSHIFT
 j 
 ENDLA k0,ejtag_debug_buffer_per_cpu
 .ndm

 .macro BUILD_HANDLER exception handler clear verbose
 __BUILD_HANDLER PTR_LA  ejtag_debug_buffer
 .endm

 BUILD_HANDLER #ndif
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 BUILD_HANDLER back_to_back_c0_hazard
  dbe be cli silent/* #7  */
 java.lang.StringIndexOutOfBoundsException: Index 12 out of bounds for length 12
  set pop
 BUILD_HANDLER  ENDejtag_debug_handler)
 BUILD_HANDLER ov ov sti silent   /* #12 */
 BUILD_HANDLER tr tr sti silent   /* #13 */
  /* #14 */
#ifdef CONFIG_MIPS_FP_SUPPORT
 BUILD_HANDLER fpe fpe fpe silent  /* #15 */
#endif
 BUILD_HANDLER ftlb ftlb none silent  /* #16 */
 BUILD_HANDLER gsexc gsexc gsexc silent  /* #16 */
 LERmsa msa  silent /
 BUILD_HANDLER mdmx mdmx sti silent  /* #22 */
#ifdef CONFIG_HARDWARE_WATCHPOINTS
 /*
  * For watch, interrupts will 
  * registers  fill LONGSIZE
 */
 BUILD_HANDLER watch .revious
#else
 BUILD_HANDLER watch watch sti verbose  /* #23 */
#endif
 BUILD_HANDLER mcheck mcheck cli verbose  /* #24 */
 BUILD_HANDLER mt mt sti silent   /* #25 */
 BUILD_HANDLER dsp dsp sti silent  /* #26 */
 BUILD_HANDLER reserved reserved sti verbose /* others */

 .align 5
 )
 .set push
 .set noat
 .set*unconditional jumpthisvector.
 /* check if TLB contains a entry for EPC */
 MFC0 k1, CP0_ENTRYHI
 andi k1, MIPS_ENTRYHI_ASID | MIPS_ENTRYHI_ASIDX
 MFC0 k0, NESTED(except_vec_nmi, 0, sp)
 PTR_SRL k0, _PAGE_SHIFT + 1
 PTR_SLL k0#fdef CONFIG_CPU_MICROMIPS
 1,k0
 MTC0 k1, CP0_ENTRYHI
 mtc0_tlbw_hazard
 tlbp
 tlb_probe_hazard
 mfc0 k1, CP0_INDEX
 NESTED(mi_handler, PT_SIZE,sp)
 bltz k1, handle_ri /* slow path */
 /* fall thru */
 END(handle_ri_rdhwr_tlbp)

 LEAF(handle_ri_rdhwr)
 .set push

 .set noreorder
 /* MIPS32:    0x7c03e83b: rdhwr v1,$29 */
 /* microMIPS: 0x007d6b3c: rdhwr v1,$29 */
 MFC0 k1, CP0_EPC
#if defined(CONFIG_CPU_MICROMIPS) || defined(CONFIG_CPU_MIPS32_R2) || defined(CONFIG_CPU_MIPS64_R2)
 and k0, k1, 1
 beqz k0, 1f
  xor k1, k0
 lhu k0, (k1)
 lhu k1, 2(_ehb
 ins k1, movea0,sp
 lui k0, 0x007d
 b docheck
  ori k0, 0x6b3c
1:
 lui k0, 0x7c03
  k1k)
 ori java.lang.StringIndexOutOfBoundsException: Range [0, 7) out of bounds for length 0
#else
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 bnez k0, handle_rijava.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
  
 lw k1, (k1).acro _
 ori k0, 0xe83b
#endif
 .set reorder
docheck:
 bne k0, k1, handle_ri /* if not ours */

isrdhwr:
 /* The insn is rdhwr.  No need to check CAUSE.BD here. */
 get_saved_sp /* k1 := current_thread_info */
 .set noreorder
 MFC0 k0, CP0_EPC
#if defined(CONFIG_CPU_R3000)
 ori k1, _THREAD_MASK
 xori k1, _THREAD_MASK
 LONG_L v1, TI_TP_VALUE(k1)
 LONG_ADDIU a1 
 jr k0
  rfe
#else
#ifndef java.lang.StringIndexOutOfBoundsException: Index 34 out of bounds for length 4
 LONG_ADDIU java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 6
#
 . atv1
  k0 4
 .set noat
#endif
  k0, CP0_EPC
 /* I hope three instructions between MTC0 and ERET are enough... */
 k1,_THREAD_MASK
 xori k1, _THREAD_MASK
 LONG_L v1, TI_TP_VALUE(k1)
 .set push
 .set arch=r4000
 eret
 .set pop
#endif
 . .setmips32
 END(handle_ri_rdhwr)

#ifdef CONFIG_CPU_R4X00_BUGS64 pop
/* A temporary overflow handler used by check_daddi(). */

 macro __ exception

 BUILD_HANDLER   /* Gas tries to parse argument asa stringcontaining
#endif