/* * A "disabled" interrupt should never fire, to catch problems * we set its logical number to this
*/ #define XIVE_BAD_IRQ 0x7fffffff #define XIVE_MAX_IRQ (XIVE_BAD_IRQ - 1)
/* Each CPU carry one of these with various per-CPU state */ struct xive_cpu { #ifdef CONFIG_SMP /* HW irq number and data of IPI */
u32 hw_ipi; struct xive_irq_data ipi_data; #endif/* CONFIG_SMP */
int chip_id;
/* Queue datas. Only one is populated */ #define XIVE_MAX_QUEUES 8 struct xive_q queue[XIVE_MAX_QUEUES];
/* * Pending mask. Each bit corresponds to a priority that * potentially has pending interrupts.
*/
u8 pending_prio;
Die Informationen auf dieser Webseite wurden
nach bestem Wissen sorgfältig zusammengestellt. Es wird jedoch weder Vollständigkeit, noch Richtigkeit,
noch Qualität der bereit gestellten Informationen zugesichert.
Bemerkung:
Die farbliche Syntaxdarstellung und die Messung sind noch experimentell.