/** * struct ccu_pll_rate_tbl - Structure mapping between PLL rate and register * configuration. * * @rate: PLL rate * @swcr1: Register value of PLLX_SW1_CTRL (PLLx_SWCR1). * @swcr3: Register value of the PLLx_SW3_CTRL's lowest 31 bits of * PLLx_SW3_CTRL (PLLx_SWCR3). This highest bit is for enabling * the PLL and not contained in this field.
*/ struct ccu_pll_rate_tbl { unsignedlong rate;
u32 swcr1;
u32 swcr3;
};
Die Informationen auf dieser Webseite wurden
nach bestem Wissen sorgfältig zusammengestellt. Es wird jedoch weder Vollständigkeit, noch Richtigkeit,
noch Qualität der bereit gestellten Informationen zugesichert.
Bemerkung:
Die farbliche Syntaxdarstellung und die Messung sind noch experimentell.