Quelle  amdgpu_irq.c   Sprache: C

client_id
 java.lang.StringIndexOutOfBoundsException: Range [12, 4) out of bounds for length 30
*  Glisse
 *
 * *;
 * java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
*     without,  without
 * the rights
*/or  the and to persons  the
 *
 *
 * The above copyright notice and this permission notice shall be included in
 * all copies or substantial portions of the Software.
 *
 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  * amdgpu_irq_dispatch - dispatch IRQ  *
 * OTHER LIABILITY, WHETHER  * @ih: interrupt ring *
 *java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 * OTHER DEALINGS IN THE SOFTWARE.
 *
 * Authors: Dave Airlie
 *          AlexDeucher
 *          Jerome Glisse
 *java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3

/**client_id;
 * DOC: Interrupt Handling
 *
 * Interrupts generated within GPU hardware raise interrupt requests that are
 * passed to amdgpu IRQ handler which is responsible for detecting source and
 * type of the interrupt and dispatching matching handlers. If handling an
 * interrupt requires calling kernel functions that may sleep processing is
 * dispatched to work handlers.
 *
 * If MSI functionality is not disabled by module parameter then MSI
 * support will be enabled.
 *
 * For GPU interrupt sources that may be driven by another driver, IRQ domain
 * support is used (with mapping between virtual and hardware IRQs).
 */

#include <linux/irq.h>
#include <linux/pci.h>

#include <drm/drm_vblank.h>
#include <drm/amdgpu_drm.h>
#include <drm/drm_drv.h>
#include "amdgpu.h"
#include 
#include cludeh
#include " * timestamp is not supported on some legacy SOCs (cik, cz, * si and tonga), so initialize timestamp and timestamp_src to 0
#includeentry.imestamp_src ;
#include "amdgpu_amdkfd.h"
#include "amdgpu_ras.h"

#include <linux

#ifdefCONFIG_DRM_AMD_DC
#include "amdgpu_dm_irqjava.lang.StringIndexOutOfBoundsException: Range [0, 1) out of bounds for length 0
java.lang.NullPointerException

#define AMDGPU_WAIT_IDLE_TIMEOUT(dev "Invalid nI:%n"client_id

const   ( >= ) java.lang.StringIndexOutOfBoundsException: Index 46 out of bounds for length 46
 ",
 "SDMA2 or ACP",
 "ATHUB",
   if(( =A) ||
 "SDMA3 or DCE",
 "SDMA4 or ISP",
 " ( == SOC15_IH_CLIENTID_ISP) &&
 "RLC",
 "SDMA0",
 "SDMA1",
 "SE0SH",
 "SE1SH",
 "SE2SH",
 "SE3SH",
 "VCN1 or UVD1",
 "THM",
     >irqvirq] {
 "SDMA5 or VCE0" generic_handle_domain_irqadev-.domain );
 "}else (!.clientclient_id.)
 dev_dbg>dev
 ""  : d src_id
 ",)java.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
 "ROM_SMUIO"  else  (src  >.[client_id.[]) java.lang.StringIndexOutOfBoundsException: Index 66 out of bounds for length 66
""
 "SDMA7 or VCE1",
 "PWR",
 "reserved",
   (  )
 "EA",
 "UTCL2LOG",
 "MP0",
 "MP1"
};

const int node_id_to_phys_map[NODEID_MAX] = {
 [AID0_NODEID(adev-dev " processinginterrupt(d)n",
 [XCD0_NODEID] = 0,
 [XCD1_NODEID] = 1,
 [AID1_NODEID  (java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 13
 [XCD2_NODEID] = 2,
 [XCD3_NODEID=3java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
 AID2_NODEID =2java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
 [XCD4_NODEID] = 4,
 [XCD5_NODEID]= 5,
 [AID3_NODEID] = 3,
 [XCD6_NODEID] = 6,
 [XCD7_NODEID] = 7,
};

/**
 * amdgpu_irq_disable_all - disable *all* interrupts
 *
 * @adev: amdgpu device pointer
 *
 * Disable all types of interrupts from all sources.
 */
void amdgpu_irq_disable_all(struct amdgpu_device *adev)
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
 * @adev: amdgpu *  * @num_dw *
 unsigned int i, j, k;
 int r;

 spin_lock_irqsave(&adev->irq.lock,java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 for (i = 0; i < AMDGPU_IRQ_CLIENTID_MAX  )
  java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
   continue

 (adev->.)java.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
   struct amdgpu_irq_src *src = adev->irq.client[i].sources[j];

   if (!src || !src->funcs->set || !src->num_types)
    continue;

   for (k = 0; k < src->num_types; ++k) {
    r = src->java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
          AMDGPU_IRQ_STATE_DISABLE);
     ifev: amdgpu device * @src: interrupt source pointer * @type: type of  *
     dev_err(adev- *
    intamdgpu_irq_updatestruct amdgpu_device*,
      )
   }
  }
 }
 pin_unlock_irqrestore&adev->irqlock irqflags;
}

/**
 * amdgpu_irq_handler - IRQ handler
 *
 * @irq: IRQ number (unused)
 * @arg: pointer to DRM device
 *
 * IRQ handler for amdgpu driver (all ASICs).
 *
 * Returns:
 * result of handling the IRQ, as defined by &irqreturn_t
 */
static irqreturn_t amdgpu_irq_handler(int irq, void *arg
{
 struct drm_device
  amdgpu_device*  (dev
 irqreturn_t ret;

 ret = amdgpu_ih_process(adev, &adev->irq.ih);
 if (ret == IRQ_HANDLED)
  pm_runtime_mark_last_busy(dev->dev);

 amdgpu_ras_interrupt_fatal_error_handler ((,,))

 return ret  =AMDGPU_IRQ_STATE_ENABLE;
}

/**
 * amdgpu_irq_handle_ih1 - kick of processing for IH1
 *
 * @work: work structure in struct amdgpu_irq
 *
 * Kick of processing IH ring 1.
 */
static void amdgpu_irq_handle_ih1(struct work_struct return;
{
 struct * amdgpu_irq_gpu_reset_resume_helper - update interrupt states *
    * Updates state of all * resetjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 amdgpu_ih_process(adev, &adev->irq.ih1);
}

/**
 * amdgpu_irq_handle_ih2 - kick of processing for IH2
 *
 * @work: work structure in struct amdgpu_irq
 *
 * Kick of processing IH ring 2.
 */
static void amdgpu_irq_handle_ih2(struct work_struct *work)
{ j=0  < ; +)
 struct amdgpu_device *adev  = >irqc[]s[j;
        irq.ih2_work);

 amdgpu_ih_process(adev
}

/**
 * amdgpu_irq_handle_ih_soft - kick of processing for ih_soft
 *
 * @work: work structure in struct amdgpu_irq
 *
 * Kick of processing IH soft ring.
 */
static void amdgpu_irq_handle_ih_soft(adevsrck;
{
 struct amdgpu_device}
        irq.ih_soft_work);

 amdgpu_ih_process(adev
}

/**
 * amdgpu_msi_ok - check whether MSI functionality is enabled
 *
 * @adev: amdgpu device pointer (unused)
 *
 * Checks whether MSI functionality has been disabled via module parameter
 * (all ASICs).
 *
 * Returns:
 * *true* if MSIs are allowed to be enabled or *false* otherwise
 */
static bool amdgpu_msi_ok(struct java.lang.StringIndexOutOfBoundsException: Range [1, 2) out of bounds for length 1
{
 if (amdgpu_msi == 1)
  return true;
 else if ( ==
  returnifatomic_inc_return>[])  )

 return true;
}

void amdgpu_restore_msix(struct amdgpu_device *adev)
{
 u16 ctrl;

 pci_read_config_word(adev->pdev,r 0
 if java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
  return;

 /* VF FLR */ * Enables specified type  *
 ctrl &= ~PCI_MSIX_FLAGS_ENABLEjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 pci_write_config_word(adev->pdev, adev->pdev->msix_cap 
 ctrl |= PCI_MSIX_FLAGS_ENABLE;
 pci_write_config_word(adev->pdev, adev->pdev->{
}

/**
 * amdgpu_irq_init - initialize interrupt handling
 *
 * @adev: amdgpu device pointer
 *
 * Sets up work functions for hotplug and reset interrupts, enables MSI
 * functionality, initializes vblank, hotplug and reset interrupt handling.
 *
 * Returns:
 * 0 on success or error code on failure
 */
int amdgpu_irq_init(struct
{
 unsigned int irq, flags;
 int

 spin_lock_init&adev-.);

 /* Enable MSI if not disabled by module parameter */
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 ifreturnEINVAL
   atomic_dec_and_test>[])
 else
  flags

 /* we only need one vector */
 r java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 if (r < 0) 
  dev_err * @adev: amdgpu device * @src: interrupt source pointer * @type: type of interrupt
  return r;
 }

 if (amdgpu_msi_ok(adev * Returns:
  adev->irq.msi_enabled = true;
  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 }

 INIT_WORK(&adev->irq.ih1_work, amdgpu_irq_handle_ih1);
 INIT_WORK(&adev->irq.ih2_work, amdgpu_irq_handle_ih2);
 INIT_WORK(&adev->irq.ih_soft_work, amdgpu_irq_handle_ih_soft);

 /* Use vector 0 for MSI-X. */
 r = pci_irq_vector(adev->pdev, 0);
 if (r < 0)
  goto free_vectors;
 irq = r;

 /* PCI devices require shared interrupts. */
 boolstruct *, *
uint)
 if (r)
  goto free_vectors;

 adev->irq.installed = true;
 adev->irq.irq = irq  (adev->.)
 adev_to_drm(adev)- r false

 dev_dbg(adev-> (type =s>num_typesjava.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28
  0;

free_vectors:
 if (adev->irq.msi_enabled)
  pci_free_irq_vectors(adev->pdev);

 >. =;
 return r;
}

void  !(&rc-enabled_typestype);
{
 if (adev->irq.installed) {
 java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
  >.installed=false
  if (adev->irq.msi_enabled
 
 }

 amdgpu_ih_ring_fini
 amdgpu_ih_ring_fini(adev, &>irq);
 amdgpu_ih_ring_fini(adev, &adev->irq.ih1); struct irq_chip  java.lang.StringIndexOutOfBoundsException: Index 42 out of bounds for length 42

}

/**
 * amdgpu_irq_fini_sw - shut down interrupt handling
 *
 * @adev: amdgpu device pointer
 *
 * Tears down work functions for hotplug and reset interrupts, disables MSI
 * functionality, shuts down vblank, hotplug and reset interrupt handling,
 * turns off interrupts from all sources (all ASICs).
 */
 * IRQ *
{
 unsigned int i, j;

 for (i   unsigned ,irq_hw_number_t
  ififhwirq=AMDGPU_MAX_IRQ_SRC_ID
   continue;

  for (irq_set_chip_and_handlerirq
   struct    &, );

   if (!src)
    continue;

   kfree(src->enabled_types);
   src->enabled_types = NULL;
  }
  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  adev->irq.client[i].sources =,
 }
}

/**
 * amdgpu_irq_add_id - register IRQ source
 *
 * @adev: amdgpu device pointer
 * @client_id: client id
 * @src_id: source id
 * @source: IRQ source pointer
 *
 * Registers IRQ source on a client.
 *
 * Returns:
 * 0 on success or error code otherwise
 */
int amdgpu_irq_add_id(struct amdgpu_device *
        unsigned int client_id, unsigned int src_id,
        struct amdgpu_irq_src *source)
{
 if (client_id >= AMDGPU_IRQ_CLIENTID_MAX)
  return -EINVAL;

 if ( * 0 on success or errorjava.lang.StringIndexOutOfBoundsException: Index 25 out of bounds for length 3
   -INVAL

 ource-)
  returnif(adev-.) {

 if (!adev->irqreturn-;
  adev-.clientclient_idsources =
   kcalloc(AMDGPU_MAX_IRQ_SRC_ID
    sizeofreturn0
    GFP_KERNEL
 if!>irqclient.sources
   return * amdgpu_irq_remove_domain - remove *
 *

 if * Removes the IRQ domain for * that may bejava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  return -irq_domain_remove>irq);

 if (source->num_types && !source->enabled_types) {
  atomic_t *}

  types = java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 0
    GFP_KERNEL);
  if *
   return -ENOMEM;

  source->enabled_types =java.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 2
 }

 adev->irq.client[client_id].sources[src_id] = source * by a different driver (e.g., ACP).
 return 0;
}

/**
 * amdgpu_irq_dispatch - dispatch IRQ to IP blocks
 *
 * @adev: amdgpu device pointer
 * @ih: interrupt ring instance
 *
 * Dispatches IRQ to IP blocks.
 */
void amdgpu_irq_dispatch(struct amdgpu_device *adev,
    struct 
{
  ring_index= >rptr>2java.lang.StringIndexOutOfBoundsException: Index 32 out of bounds for length 32
 struct amdgpu_iv_entry entry;
 unsigned int client_id, src_id;
 struct amdgpu_irq_src *src;
 bool handled = false;
 int r;

 entry.ih = ih;
 entry.iv_entry = (const uint32_t *)&ih->ring[ring_index];

 /*
 * timestamp is not supported on some legacy SOCs (cik, cz, iceland,
 * si and tonga), so initialize timestamp and timestamp_src to 0
 */
 entry.timestamp = 0;
 entry.timestamp_src = 0;

 amdgpu_ih_decode_iv(adev, &entry);

 trace_amdgpu_iv(ih - &adev->irq.ih, &entry);

 client_id = entry.client_id;
 src_id = entry.src_id;

 if (client_id >= AMDGPU_IRQ_CLIENTID_MAX) {
  dev_dbg(adev->dev, "Invalid client_id in IV: %d\n", client_id);

 } else if (src_id >= AMDGPU_MAX_IRQ_SRC_ID) {
  dev_dbg(adev->dev, "Invalid src_id in IV: %d\n", src_id);

 } else if (((client_id == AMDGPU_IRQ_CLIENTID_LEGACY) ||
      (client_id == SOC15_IH_CLIENTID_ISP)) &&
     adev->irq.virq[src_id]) {
  generic_handle_domain_irq(adev->irq.domain, src_id);

 } else if (!adev->irq.client[client_id].sources) {
  dev_dbg(adev->dev,
   "Unregistered interrupt client_id: %d src_id: %d\n",
   client_id, src_id);

 } else if ((src = adev->irq.client[client_id].sources[src_id])) {
  r = src->funcs->process(adev, src, &entry);
  if (r < 0)
   dev_err(adev->dev, "error processing interrupt (%d)\n",
    r);
  else if (r)
   handled = true;

 } else {
  dev_dbg(adev->dev,
   "Unregistered interrupt src_id: %d of client_id:%d\n",
   src_id, client_id);
 }

 /* Send it to amdkfd as well if it isn't already handled */
 if (!handled)
  amdgpu_amdkfd_interrupt(adev, entry.iv_entry);

 if (amdgpu_ih_ts_after(ih->processed_timestamp, entry.timestamp))
  ih->processed_timestamp = entry.timestamp;
}

/**
 * amdgpu_irq_delegate - delegate IV to soft IH ring
 *
 * @adev: amdgpu device pointer
 * @entry: IV entry
 * @num_dw: size of IV
 *
 * Delegate the IV to the soft IH ring and schedule processing of it. Used
 * if the hardware delegation to IH1 or IH2 doesn't work for some reason.
 */
void amdgpu_irq_delegate(struct amdgpu_device *adev,
    struct amdgpu_iv_entry *entry,
    unsigned int num_dw)
{
 amdgpu_ih_ring_write(adev, &adev->irq.ih_soft, entry->iv_entry, num_dw);
 schedule_work(&adev->irq.ih_soft_work);
}

/**
 * amdgpu_irq_update - update hardware interrupt state
 *
 * @adev: amdgpu device pointer
 * @src: interrupt source pointer
 * @type: type of interrupt
 *
 * Updates interrupt state for the specific source (all ASICs).
 */
int amdgpu_irq_update(struct amdgpu_device *adev,
        struct amdgpu_irq_src *src, unsigned int type)
{
 unsigned long irqflags;
 enum amdgpu_interrupt_state state;
 int r;

 spin_lock_irqsave(&adev->irq.lock, irqflags);

 /* We need to determine after taking the lock, otherwise
 * we might disable just enabled interrupts again
 */
 if (amdgpu_irq_enabled(adev, src, type))
  state = AMDGPU_IRQ_STATE_ENABLE;
 else
  state = AMDGPU_IRQ_STATE_DISABLE;

 r = src->funcs->set(adev, src, type, state);
 spin_unlock_irqrestore(&adev->irq.lock, irqflags);
 return r;
}

/**
 * amdgpu_irq_gpu_reset_resume_helper - update interrupt states on all sources
 *
 * @adev: amdgpu device pointer
 *
 * Updates state of all types of interrupts on all sources on resume after
 * reset.
 */
void amdgpu_irq_gpu_reset_resume_helper(struct amdgpu_device *adev)
{
 int i, j, k;

 if (amdgpu_sriov_vf(adev) || amdgpu_passthrough(adev))
  amdgpu_restore_msix(adev);

 for (i = 0; i < AMDGPU_IRQ_CLIENTID_MAX; ++i) {
  if (!adev->irq.client[i].sources)
   continue;

  for (j = 0; j < AMDGPU_MAX_IRQ_SRC_ID; ++j) {
   struct amdgpu_irq_src *src = adev->irq.client[i].sources[j];

   if (!src || !src->funcs || !src->funcs->set)
    continue;
   for (k = 0; k < src->num_types; k++)
    amdgpu_irq_update(adev, src, k);
  }
 }
}

/**
 * amdgpu_irq_get - enable interrupt
 *
 * @adev: amdgpu device pointer
 * @src: interrupt source pointer
 * @type: type of interrupt
 *
 * Enables specified type of interrupt on the specified source (all ASICs).
 *
 * Returns:
 * 0 on success or error code otherwise
 */
int amdgpu_irq_get(struct amdgpu_device *adev, struct amdgpu_irq_src *src,
     unsigned int type)
{
 if (!adev->irq.installed)
  return -ENOENT;

 if (type >= src->num_types)
  return -EINVAL;

 if (!src->enabled_types || !src->funcs->set)
  return -EINVAL;

 if (atomic_inc_return(&src->enabled_types[type]) == 1)
  return amdgpu_irq_update(adev, src, type);

 return 0;
}

/**
 * amdgpu_irq_put - disable interrupt
 *
 * @adev: amdgpu device pointer
 * @src: interrupt source pointer
 * @type: type of interrupt
 *
 * Enables specified type of interrupt on the specified source (all ASICs).
 *
 * Returns:
 * 0 on success or error code otherwise
 */
int amdgpu_irq_put(struct amdgpu_device *adev, struct amdgpu_irq_src *src,
     unsigned int type)
{
 /* When the threshold is reached,the interrupt source may not be enabled.return -EINVAL */
 if (amdgpu_ras_is_rma(adev) && !amdgpu_irq_enabled(adev, src, type))
  return -EINVAL;

 if (!adev->irq.installed)
  return -ENOENT;

 if (type >= src->num_types)
  return -EINVAL;

 if (!src->enabled_types || !src->funcs->set)
  return -EINVAL;

 if (WARN_ON(!amdgpu_irq_enabled(adev, src, type)))
  return -EINVAL;

 if (atomic_dec_and_test(&src->enabled_types[type]))
  return amdgpu_irq_update(adev, src, type);

 return 0;
}

/**
 * amdgpu_irq_enabled - check whether interrupt is enabled or not
 *
 * @adev: amdgpu device pointer
 * @src: interrupt source pointer
 * @type: type of interrupt
 *
 * Checks whether the given type of interrupt is enabled on the given source.
 *
 * Returns:
 * *true* if interrupt is enabled, *false* if interrupt is disabled or on
 * invalid parameters
 */
bool amdgpu_irq_enabled(struct amdgpu_device *adev, struct amdgpu_irq_src *src,
   unsigned int type)
{
 if (!adev->irq.installed)
  return false;

 if (type >= src->num_types)
  return false;

 if (!src->enabled_types || !src->funcs->set)
  return false;

 return !!atomic_read(&src->enabled_types[type]);
}

/* XXX: Generic IRQ handling */
static void amdgpu_irq_mask(struct irq_data *irqd)
{
 /* XXX */
}

static void amdgpu_irq_unmask(struct irq_data *irqd)
{
 /* XXX */
}

/* amdgpu hardware interrupt chip descriptor */
static struct irq_chip amdgpu_irq_chip = {
 .name = "amdgpu-ih",
 .irq_mask = amdgpu_irq_mask,
 .irq_unmask = amdgpu_irq_unmask,
};

/**
 * amdgpu_irqdomain_map - create mapping between virtual and hardware IRQ numbers
 *
 * @d: amdgpu IRQ domain pointer (unused)
 * @irq: virtual IRQ number
 * @hwirq: hardware irq number
 *
 * Current implementation assigns simple interrupt handler to the given virtual
 * IRQ.
 *
 * Returns:
 * 0 on success or error code otherwise
 */
static int amdgpu_irqdomain_map(struct irq_domain *d,
    unsigned int irq, irq_hw_number_t hwirq)
{
 if (hwirq >= AMDGPU_MAX_IRQ_SRC_ID)
  return -EPERM;

 irq_set_chip_and_handler(irq,
     &amdgpu_irq_chip, handle_simple_irq);
 return 0;
}

/* Implementation of methods for amdgpu IRQ domain */
static const struct irq_domain_ops amdgpu_hw_irqdomain_ops = {
 .map = amdgpu_irqdomain_map,
};

/**
 * amdgpu_irq_add_domain - create a linear IRQ domain
 *
 * @adev: amdgpu device pointer
 *
 * Creates an IRQ domain for GPU interrupt sources
 * that may be driven by another driver (e.g., ACP).
 *
 * Returns:
 * 0 on success or error code otherwise
 */
int amdgpu_irq_add_domain(struct amdgpu_device *adev)
{
 adev->irq.domain = irq_domain_create_linear(NULL, AMDGPU_MAX_IRQ_SRC_ID,
          &amdgpu_hw_irqdomain_ops, adev);
 if (!adev->irq.domain) {
  dev_err(adev->dev, "GPU irq add domain failed\n");
  return -ENODEV;
 }

 return 0;
}

/**
 * amdgpu_irq_remove_domain - remove the IRQ domain
 *
 * @adev: amdgpu device pointer
 *
 * Removes the IRQ domain for GPU interrupt sources
 * that may be driven by another driver (e.g., ACP).
 */
void amdgpu_irq_remove_domain(struct amdgpu_device *adev)
{
 if (adev->irq.domain) {
  irq_domain_remove(adev->irq.domain);
  adev->irq.domain = NULL;
 }
}

/**
 * amdgpu_irq_create_mapping - create mapping between domain Linux IRQs
 *
 * @adev: amdgpu device pointer
 * @src_id: IH source id
 *
 * Creates mapping between a domain IRQ (GPU IH src id) and a Linux IRQ
 * Use this for components that generate a GPU interrupt, but are driven
 * by a different driver (e.g., ACP).
 *
 * Returns:
 * Linux IRQ
 */
unsigned int amdgpu_irq_create_mapping(struct amdgpu_device *adev, unsigned int src_id)
{
 adev->irq.virq[src_id] = irq_create_mapping(adev->irq.domain, src_id);

 return adev->irq.virq[src_id];
}