Quelle  pinctrl-spmi-gpio.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0-only
/*
 * Copyright (c) 2012-2014, 2016-2021 The Linux Foundation. All rights reserved.
 * Copyright (c) 2021-2022 Qualcomm Innovation Center, Inc. All rights reserved.
 */

#include <linux/gpio/driver.h>
#include <linux/interrupt.h>
#include <linux/module.h>
#include <linux/of.h>
#include <linux/of_irq.h>
#include <linux/platform_device.h>
#include <linux/regmap.h>
#include <linux/seq_file.h>
#include <linux/slab.h>
#include <linux/spmi.h>
#include <linux/string_choices.h>
#include <linux/types.h>

#include <linux/pinctrl/pinconf-generic.h>
#include <linux/pinctrl/pinconf.h>
#include <linux/pinctrl/pinmux.h>

#include <dt-bindings/pinctrl/qcom,pmic-gpio.h>

#include "../core.h"
#include "../pinctrl-utils.h"

#define PMIC_GPIO_ADDRESS_RANGE   0x100

/* type and subtype registers base address offsets */
#define PMIC_GPIO_REG_TYPE   0x4
#define PMIC_GPIO_REG_SUBTYPE   0x5

/* GPIO peripheral type and subtype out_values */
#define PMIC_GPIO_TYPE    0x10
#define PMIC_GPIO_SUBTYPE_GPIO_4CH  0x1
#define PMIC_GPIO_SUBTYPE_GPIOC_4CH  0x5
#define PMIC_GPIO_SUBTYPE_GPIO_8CH  0x9
#define PMIC_GPIO_SUBTYPE_GPIOC_8CH  0xd
#define PMIC_GPIO_SUBTYPE_GPIO_LV  0x10
#define PMIC_GPIO_SUBTYPE_GPIO_MV  0x11
#define PMIC_GPIO_SUBTYPE_GPIO_LV_VIN2  0x12
#define PMIC_GPIO_SUBTYPE_GPIO_MV_VIN3  0x13

#define PMIC_MPP_REG_RT_STS   0x10
#define PMIC_MPP_REG_RT_STS_VAL_MASK  0x1

/* control register base address offsets */
#define PMIC_GPIO_REG_MODE_CTL   0x40
#define PMIC_GPIO_REG_DIG_VIN_CTL  0x41
#define PMIC_GPIO_REG_DIG_PULL_CTL  0x42
#define PMIC_GPIO_REG_LV_MV_DIG_OUT_SOURCE_CTL 0x44
#define PMIC_GPIO_REG_DIG_IN_CTL  0x43
#define PMIC_GPIO_REG_DIG_OUT_CTL  0x45
#define PMIC_GPIO_REG_EN_CTL   0x46
#define PMIC_GPIO_REG_LV_MV_ANA_PASS_THRU_SEL 0x4A

/* PMIC_GPIO_REG_MODE_CTL */
#define PMIC_GPIO_REG_MODE_VALUE_SHIFT  0x1
#define PMIC_GPIO_REG_MODE_FUNCTION_SHIFT 1
#define PMIC_GPIO_REG_MODE_FUNCTION_MASK 0x7
#define PMIC_GPIO_REG_MODE_DIR_SHIFT  4
#define PMIC_GPIO_REG_MODE_DIR_MASK  0x7

#define PMIC_GPIO_MODE_DIGITAL_INPUT  0
#define PMIC_GPIO_MODE_DIGITAL_OUTPUT  1
#define PMIC_GPIO_MODE_DIGITAL_INPUT_OUTPUT 2
#define PMIC_GPIO_MODE_ANALOG_PASS_THRU  3
#define PMIC_GPIO_REG_LV_MV_MODE_DIR_MASK 0x3

/* PMIC_GPIO_REG_DIG_VIN_CTL */
#define PMIC_GPIO_REG_VIN_SHIFT   0
#define PMIC_GPIO_REG_VIN_MASK   0x7

/* PMIC_GPIO_REG_DIG_PULL_CTL */
#define PMIC_GPIO_REG_PULL_SHIFT  0
#define PMIC_GPIO_REG_PULL_MASK   0x7

#define PMIC_GPIO_PULL_DOWN   4
#define PMIC_GPIO_PULL_DISABLE   5

/* PMIC_GPIO_REG_LV_MV_DIG_OUT_SOURCE_CTL for LV/MV */
#define PMIC_GPIO_LV_MV_OUTPUT_INVERT  0x80
#define PMIC_GPIO_LV_MV_OUTPUT_INVERT_SHIFT 7
#define PMIC_GPIO_LV_MV_OUTPUT_SOURCE_SEL_MASK 0xF

/* PMIC_GPIO_REG_DIG_IN_CTL */
#define PMIC_GPIO_LV_MV_DIG_IN_DTEST_EN  0x80
#define PMIC_GPIO_LV_MV_DIG_IN_DTEST_SEL_MASK 0x7
#define PMIC_GPIO_DIG_IN_DTEST_SEL_MASK  0xf

/* PMIC_GPIO_REG_DIG_OUT_CTL */
#define PMIC_GPIO_REG_OUT_STRENGTH_SHIFT 0
#define PMIC_GPIO_REG_OUT_STRENGTH_MASK  0x3
#define PMIC_GPIO_REG_OUT_TYPE_SHIFT  4
#define PMIC_GPIO_REG_OUT_TYPE_MASK  0x3

/*
 * Output type - indicates pin should be configured as push-pull,
 * open drain or open source.
 */
#define PMIC_GPIO_OUT_BUF_CMOS   0
#define PMIC_GPIO_OUT_BUF_OPEN_DRAIN_NMOS 1
#define PMIC_GPIO_OUT_BUF_OPEN_DRAIN_PMOS 2

#define PMIC_GPIO_OUT_STRENGTH_LOW  1
#define PMIC_GPIO_OUT_STRENGTH_HIGH  3

/* PMIC_GPIO_REG_EN_CTL */
#define PMIC_GPIO_REG_MASTER_EN_SHIFT  7

#define PMIC_GPIO_PHYSICAL_OFFSET  1

/* PMIC_GPIO_REG_LV_MV_ANA_PASS_THRU_SEL */
#define PMIC_GPIO_LV_MV_ANA_MUX_SEL_MASK  0x3

/* Qualcomm specific pin configurations */
#define PMIC_GPIO_CONF_PULL_UP   (PIN_CONFIG_END + 1)
#define PMIC_GPIO_CONF_STRENGTH   (PIN_CONFIG_END + 2)
#define PMIC_GPIO_CONF_ATEST   (PIN_CONFIG_END + 3)
#define PMIC_GPIO_CONF_ANALOG_PASS  (PIN_CONFIG_END + 4)
#define PMIC_GPIO_CONF_DTEST_BUFFER  (PIN_CONFIG_END + 5)

/* The index of each function in pmic_gpio_functions[] array */
enum pmic_gpio_func_index {
 PMIC_GPIO_FUNC_INDEX_NORMAL,
 PMIC_GPIO_FUNC_INDEX_PAIRED,
 PMIC_GPIO_FUNC_INDEX_FUNC1,
 PMIC_GPIO_FUNC_INDEX_FUNC2,
 PMIC_GPIO_FUNC_INDEX_FUNC3,
 PMIC_GPIO_FUNC_INDEX_FUNC4,
 PMIC_GPIO_FUNC_INDEX_DTEST1,
 PMIC_GPIO_FUNC_INDEX_DTEST2,
 PMIC_GPIO_FUNC_INDEX_DTEST3,
 PMIC_GPIO_FUNC_INDEX_DTEST4,
};

/**
 * struct pmic_gpio_pad - keep current GPIO settings
 * @base: Address base in SPMI device.
 * @is_enabled: Set to false when GPIO should be put in high Z state.
 * @out_value: Cached pin output value
 * @have_buffer: Set to true if GPIO output could be configured in push-pull,
 * open-drain or open-source mode.
 * @output_enabled: Set to true if GPIO output logic is enabled.
 * @input_enabled: Set to true if GPIO input buffer logic is enabled.
 * @analog_pass: Set to true if GPIO is in analog-pass-through mode.
 * @lv_mv_type: Set to true if GPIO subtype is GPIO_LV(0x10) or GPIO_MV(0x11).
 * @num_sources: Number of power-sources supported by this GPIO.
 * @power_source: Current power-source used.
 * @buffer_type: Push-pull, open-drain or open-source.
 * @pullup: Constant current which flow trough GPIO output buffer.
 * @strength: No, Low, Medium, High
 * @function: See pmic_gpio_functions[]
 * @atest: the ATEST selection for GPIO analog-pass-through mode
 * @dtest_buffer: the DTEST buffer selection for digital input mode.
 */
struct pmic_gpio_pad {
 u16  base;
 bool  is_enabled;
 bool  out_value;
 bool  have_buffer;
 bool  output_enabled;
 bool  input_enabled;
 bool  analog_pass;
 bool  lv_mv_type;
 unsigned int num_sources;
 unsigned int power_source;
 unsigned int buffer_type;
 unsigned int pullup;
 unsigned int strength;
 unsigned int function;
 unsigned int atest;
 unsigned int dtest_buffer;
};

struct pmic_gpio_state {
 struct device *dev;
 struct regmap *map;
 struct pinctrl_dev *ctrl;
 struct gpio_chip chip;
 u8 usid;
 u8 pid_base;
};

static const struct pinconf_generic_params pmic_gpio_bindings[] = {
 {"qcom,pull-up-strength", PMIC_GPIO_CONF_PULL_UP,  0},
 {"qcom,drive-strength",  PMIC_GPIO_CONF_STRENGTH, 0},
 {"qcom,atest",   PMIC_GPIO_CONF_ATEST,  0},
 {"qcom,analog-pass",  PMIC_GPIO_CONF_ANALOG_PASS, 0},
 {"qcom,dtest-buffer",           PMIC_GPIO_CONF_DTEST_BUFFER,    0},
};

#ifdef CONFIG_DEBUG_FS
static const struct pin_config_item pmic_conf_items[ARRAY_SIZE(pmic_gpio_bindings)] = {
 PCONFDUMP(PMIC_GPIO_CONF_PULL_UP,  "pull up strength", NULL, true),
 PCONFDUMP(PMIC_GPIO_CONF_STRENGTH, "drive-strength", NULL, true),
 PCONFDUMP(PMIC_GPIO_CONF_ATEST, "atest", NULL, true),
 PCONFDUMP(PMIC_GPIO_CONF_ANALOG_PASS, "analog-pass", NULL, true),
 PCONFDUMP(PMIC_GPIO_CONF_DTEST_BUFFER, "dtest-buffer", NULL, true),
};
#endif

static const char *const pmic_gpio_groups[] = {
 "gpio1", "gpio2", "gpio3", "gpio4", "gpio5", "gpio6", "gpio7", "gpio8",
 "gpio9", "gpio10", "gpio11", "gpio12", "gpio13", "gpio14", "gpio15",
 "gpio16", "gpio17", "gpio18", "gpio19", "gpio20", "gpio21", "gpio22",
 "gpio23", "gpio24", "gpio25", "gpio26", "gpio27", "gpio28", "gpio29",
 "gpio30", "gpio31", "gpio32", "gpio33", "gpio34", "gpio35", "gpio36",
};

static const char *const pmic_gpio_functions[] = {
 [PMIC_GPIO_FUNC_INDEX_NORMAL] = PMIC_GPIO_FUNC_NORMAL,
 [PMIC_GPIO_FUNC_INDEX_PAIRED] = PMIC_GPIO_FUNC_PAIRED,
 [PMIC_GPIO_FUNC_INDEX_FUNC1] = PMIC_GPIO_FUNC_FUNC1,
 [PMIC_GPIO_FUNC_INDEX_FUNC2] = PMIC_GPIO_FUNC_FUNC2,
 [PMIC_GPIO_FUNC_INDEX_FUNC3] = PMIC_GPIO_FUNC_FUNC3,
 [PMIC_GPIO_FUNC_INDEX_FUNC4] = PMIC_GPIO_FUNC_FUNC4,
 [PMIC_GPIO_FUNC_INDEX_DTEST1] = PMIC_GPIO_FUNC_DTEST1,
 [PMIC_GPIO_FUNC_INDEX_DTEST2] = PMIC_GPIO_FUNC_DTEST2,
 [PMIC_GPIO_FUNC_INDEX_DTEST3] = PMIC_GPIO_FUNC_DTEST3,
 [PMIC_GPIO_FUNC_INDEX_DTEST4] = PMIC_GPIO_FUNC_DTEST4,
};

static int pmic_gpio_read(struct pmic_gpio_state *state,
     struct pmic_gpio_pad *pad, unsigned int addr)
{
 unsigned int val;
 int ret;

 ret = regmap_read(state->map, pad->base + addr, &val);
 if (ret < 0)
  dev_err(state->dev, "read 0x%x failed\n", addr);
 else
  ret = val;

 return ret;
}

static int pmic_gpio_write(struct pmic_gpio_state *state,
      struct pmic_gpio_pad *pad, unsigned int addr,
      unsigned int val)
{
 int ret;

 ret = regmap_write(state->map, pad->base + addr, val);
 if (ret < 0)
  dev_err(state->dev, "write 0x%x failed\n", addr);

 return ret;
}

static int pmic_gpio_get_groups_count(struct pinctrl_dev *pctldev)
{
 /* Every PIN is a group */
 return pctldev->desc->npins;
}

static const char *pmic_gpio_get_group_name(struct pinctrl_dev *pctldev,
         unsigned pin)
{
 return pctldev->desc->pins[pin].name;
}

static int pmic_gpio_get_group_pins(struct pinctrl_dev *pctldev, unsigned pin,
        const unsigned **pins, unsigned *num_pins)
{
 *pins = &pctldev->desc->pins[pin].number;
 *num_pins = 1;
 return 0;
}

static const struct pinctrl_ops pmic_gpio_pinctrl_ops = {
 .get_groups_count = pmic_gpio_get_groups_count,
 .get_group_name  = pmic_gpio_get_group_name,
 .get_group_pins  = pmic_gpio_get_group_pins,
 .dt_node_to_map  = pinconf_generic_dt_node_to_map_group,
 .dt_free_map  = pinctrl_utils_free_map,
};

static int pmic_gpio_get_functions_count(struct pinctrl_dev *pctldev)
{
 return ARRAY_SIZE(pmic_gpio_functions);
}

static const char *pmic_gpio_get_function_name(struct pinctrl_dev *pctldev,
            unsigned function)
{
 return pmic_gpio_functions[function];
}

static int pmic_gpio_get_function_groups(struct pinctrl_dev *pctldev,
      unsigned function,
      const char *const **groups,
      unsigned *const num_qgroups)
{
 *groups = pmic_gpio_groups;
 *num_qgroups = pctldev->desc->npins;
 return 0;
}

static int pmic_gpio_set_mux(struct pinctrl_dev *pctldev, unsigned function,
    unsigned pin)
{
 struct pmic_gpio_state *state = pinctrl_dev_get_drvdata(pctldev);
 struct pmic_gpio_pad *pad;
 unsigned int val;
 int ret;

 if (function > PMIC_GPIO_FUNC_INDEX_DTEST4) {
  pr_err("function: %d is not defined\n", function);
  return -EINVAL;
 }

 pad = pctldev->desc->pins[pin].drv_data;
 /*
 * Non-LV/MV subtypes only support 2 special functions,
 * offsetting the dtestx function values by 2
 */
 if (!pad->lv_mv_type) {
  if (function == PMIC_GPIO_FUNC_INDEX_FUNC3 ||
    function == PMIC_GPIO_FUNC_INDEX_FUNC4) {
   pr_err("LV/MV subtype doesn't have func3/func4\n");
   return -EINVAL;
  }
  if (function >= PMIC_GPIO_FUNC_INDEX_DTEST1)
   function -= (PMIC_GPIO_FUNC_INDEX_DTEST1 -
     PMIC_GPIO_FUNC_INDEX_FUNC3);
 }

 pad->function = function;

 if (pad->analog_pass)
  val = PMIC_GPIO_MODE_ANALOG_PASS_THRU;
 else if (pad->output_enabled && pad->input_enabled)
  val = PMIC_GPIO_MODE_DIGITAL_INPUT_OUTPUT;
 else if (pad->output_enabled)
  val = PMIC_GPIO_MODE_DIGITAL_OUTPUT;
 else
  val = PMIC_GPIO_MODE_DIGITAL_INPUT;

 if (pad->lv_mv_type) {
  ret = pmic_gpio_write(state, pad,
    PMIC_GPIO_REG_MODE_CTL, val);
  if (ret < 0)
   return ret;

  val = pad->atest - 1;
  ret = pmic_gpio_write(state, pad,
    PMIC_GPIO_REG_LV_MV_ANA_PASS_THRU_SEL, val);
  if (ret < 0)
   return ret;

  val = pad->out_value
   << PMIC_GPIO_LV_MV_OUTPUT_INVERT_SHIFT;
  val |= pad->function
   & PMIC_GPIO_LV_MV_OUTPUT_SOURCE_SEL_MASK;
  ret = pmic_gpio_write(state, pad,
   PMIC_GPIO_REG_LV_MV_DIG_OUT_SOURCE_CTL, val);
  if (ret < 0)
   return ret;
 } else {
  val = val << PMIC_GPIO_REG_MODE_DIR_SHIFT;
  val |= pad->function << PMIC_GPIO_REG_MODE_FUNCTION_SHIFT;
  val |= pad->out_value & PMIC_GPIO_REG_MODE_VALUE_SHIFT;

  ret = pmic_gpio_write(state, pad, PMIC_GPIO_REG_MODE_CTL, val);
  if (ret < 0)
   return ret;
 }

 val = pad->is_enabled << PMIC_GPIO_REG_MASTER_EN_SHIFT;

 return pmic_gpio_write(state, pad, PMIC_GPIO_REG_EN_CTL, val);
}

static const struct pinmux_ops pmic_gpio_pinmux_ops = {
 .get_functions_count = pmic_gpio_get_functions_count,
 .get_function_name = pmic_gpio_get_function_name,
 .get_function_groups = pmic_gpio_get_function_groups,
 .set_mux  = pmic_gpio_set_mux,
};

static int pmic_gpio_config_get(struct pinctrl_dev *pctldev,
    unsigned int pin, unsigned long *config)
{
 unsigned param = pinconf_to_config_param(*config);
 struct pmic_gpio_pad *pad;
 unsigned arg;

 pad = pctldev->desc->pins[pin].drv_data;

 switch (param) {
 case PIN_CONFIG_DRIVE_PUSH_PULL:
  if (pad->buffer_type != PMIC_GPIO_OUT_BUF_CMOS)
   return -EINVAL;
  arg = 1;
  break;
 case PIN_CONFIG_DRIVE_OPEN_DRAIN:
  if (pad->buffer_type != PMIC_GPIO_OUT_BUF_OPEN_DRAIN_NMOS)
   return -EINVAL;
  arg = 1;
  break;
 case PIN_CONFIG_DRIVE_OPEN_SOURCE:
  if (pad->buffer_type != PMIC_GPIO_OUT_BUF_OPEN_DRAIN_PMOS)
   return -EINVAL;
  arg = 1;
  break;
 case PIN_CONFIG_BIAS_PULL_DOWN:
  if (pad->pullup != PMIC_GPIO_PULL_DOWN)
   return -EINVAL;
  arg = 1;
  break;
 case PIN_CONFIG_BIAS_DISABLE:
  if (pad->pullup != PMIC_GPIO_PULL_DISABLE)
   return -EINVAL;
  arg = 1;
  break;
 case PIN_CONFIG_BIAS_PULL_UP:
  if (pad->pullup != PMIC_GPIO_PULL_UP_30)
   return -EINVAL;
  arg = 1;
  break;
 case PIN_CONFIG_BIAS_HIGH_IMPEDANCE:
  if (pad->is_enabled)
   return -EINVAL;
  arg = 1;
  break;
 case PIN_CONFIG_POWER_SOURCE:
  arg = pad->power_source;
  break;
 case PIN_CONFIG_INPUT_ENABLE:
  if (!pad->input_enabled)
   return -EINVAL;
  arg = 1;
  break;
 case PIN_CONFIG_OUTPUT_ENABLE:
  arg = pad->output_enabled;
  break;
 case PIN_CONFIG_OUTPUT:
  arg = pad->out_value;
  break;
 case PMIC_GPIO_CONF_PULL_UP:
  arg = pad->pullup;
  break;
 case PMIC_GPIO_CONF_STRENGTH:
  switch (pad->strength) {
  case PMIC_GPIO_OUT_STRENGTH_HIGH:
   arg = PMIC_GPIO_STRENGTH_HIGH;
   break;
  case PMIC_GPIO_OUT_STRENGTH_LOW:
   arg = PMIC_GPIO_STRENGTH_LOW;
   break;
  default:
   arg = pad->strength;
   break;
  }
  break;
 case PMIC_GPIO_CONF_ATEST:
  arg = pad->atest;
  break;
 case PMIC_GPIO_CONF_ANALOG_PASS:
  arg = pad->analog_pass;
  break;
 case PMIC_GPIO_CONF_DTEST_BUFFER:
  arg = pad->dtest_buffer;
  break;
 default:
  return -EINVAL;
 }

 *config = pinconf_to_config_packed(param, arg);
 return 0;
}

static int pmic_gpio_config_set(struct pinctrl_dev *pctldev, unsigned int pin,
    unsigned long *configs, unsigned nconfs)
{
 struct pmic_gpio_state *state = pinctrl_dev_get_drvdata(pctldev);
 struct pmic_gpio_pad *pad;
 unsigned param, arg;
 unsigned int val;
 int i, ret;

 pad = pctldev->desc->pins[pin].drv_data;

 pad->is_enabled = true;
 for (i = 0; i < nconfs; i++) {
  param = pinconf_to_config_param(configs[i]);
  arg = pinconf_to_config_argument(configs[i]);

  switch (param) {
  case PIN_CONFIG_DRIVE_PUSH_PULL:
   pad->buffer_type = PMIC_GPIO_OUT_BUF_CMOS;
   break;
  case PIN_CONFIG_DRIVE_OPEN_DRAIN:
   if (!pad->have_buffer)
    return -EINVAL;
   pad->buffer_type = PMIC_GPIO_OUT_BUF_OPEN_DRAIN_NMOS;
   break;
  case PIN_CONFIG_DRIVE_OPEN_SOURCE:
   if (!pad->have_buffer)
    return -EINVAL;
   pad->buffer_type = PMIC_GPIO_OUT_BUF_OPEN_DRAIN_PMOS;
   break;
  case PIN_CONFIG_BIAS_DISABLE:
   pad->pullup = PMIC_GPIO_PULL_DISABLE;
   break;
  case PIN_CONFIG_BIAS_PULL_UP:
   pad->pullup = PMIC_GPIO_PULL_UP_30;
   break;
  case PIN_CONFIG_BIAS_PULL_DOWN:
   if (arg)
    pad->pullup = PMIC_GPIO_PULL_DOWN;
   else
    pad->pullup = PMIC_GPIO_PULL_DISABLE;
   break;
  case PIN_CONFIG_BIAS_HIGH_IMPEDANCE:
   pad->is_enabled = false;
   break;
  case PIN_CONFIG_POWER_SOURCE:
   if (arg >= pad->num_sources)
    return -EINVAL;
   pad->power_source = arg;
   break;
  case PIN_CONFIG_INPUT_ENABLE:
   pad->input_enabled = arg ? true : false;
   break;
  case PIN_CONFIG_OUTPUT_ENABLE:
   pad->output_enabled = arg ? true : false;
   break;
  case PIN_CONFIG_OUTPUT:
   pad->output_enabled = true;
   pad->out_value = arg;
   break;
  case PMIC_GPIO_CONF_PULL_UP:
   if (arg > PMIC_GPIO_PULL_UP_1P5_30)
    return -EINVAL;
   pad->pullup = arg;
   break;
  case PMIC_GPIO_CONF_STRENGTH:
   if (arg > PMIC_GPIO_STRENGTH_LOW)
    return -EINVAL;
   switch (arg) {
   case PMIC_GPIO_STRENGTH_HIGH:
    pad->strength = PMIC_GPIO_OUT_STRENGTH_HIGH;
    break;
   case PMIC_GPIO_STRENGTH_LOW:
    pad->strength = PMIC_GPIO_OUT_STRENGTH_LOW;
    break;
   default:
    pad->strength = arg;
    break;
   }
   break;
  case PMIC_GPIO_CONF_ATEST:
   if (!pad->lv_mv_type || arg > 4)
    return -EINVAL;
   pad->atest = arg;
   break;
  case PMIC_GPIO_CONF_ANALOG_PASS:
   if (!pad->lv_mv_type)
    return -EINVAL;
   pad->analog_pass = true;
   break;
  case PMIC_GPIO_CONF_DTEST_BUFFER:
   if (arg > 4)
    return -EINVAL;
   pad->dtest_buffer = arg;
   break;
  default:
   return -EINVAL;
  }
 }

 val = pad->power_source << PMIC_GPIO_REG_VIN_SHIFT;

 ret = pmic_gpio_write(state, pad, PMIC_GPIO_REG_DIG_VIN_CTL, val);
 if (ret < 0)
  return ret;

 val = pad->pullup << PMIC_GPIO_REG_PULL_SHIFT;

 ret = pmic_gpio_write(state, pad, PMIC_GPIO_REG_DIG_PULL_CTL, val);
 if (ret < 0)
  return ret;

 val = pad->buffer_type << PMIC_GPIO_REG_OUT_TYPE_SHIFT;
 val |= pad->strength << PMIC_GPIO_REG_OUT_STRENGTH_SHIFT;

 ret = pmic_gpio_write(state, pad, PMIC_GPIO_REG_DIG_OUT_CTL, val);
 if (ret < 0)
  return ret;

 if (pad->dtest_buffer == 0) {
  val = 0;
 } else {
  if (pad->lv_mv_type) {
   val = pad->dtest_buffer - 1;
   val |= PMIC_GPIO_LV_MV_DIG_IN_DTEST_EN;
  } else {
   val = BIT(pad->dtest_buffer - 1);
  }
 }
 ret = pmic_gpio_write(state, pad, PMIC_GPIO_REG_DIG_IN_CTL, val);
 if (ret < 0)
  return ret;

 if (pad->analog_pass)
  val = PMIC_GPIO_MODE_ANALOG_PASS_THRU;
 else if (pad->output_enabled && pad->input_enabled)
  val = PMIC_GPIO_MODE_DIGITAL_INPUT_OUTPUT;
 else if (pad->output_enabled)
  val = PMIC_GPIO_MODE_DIGITAL_OUTPUT;
 else
  val = PMIC_GPIO_MODE_DIGITAL_INPUT;

 if (pad->lv_mv_type) {
  ret = pmic_gpio_write(state, pad,
    PMIC_GPIO_REG_MODE_CTL, val);
  if (ret < 0)
   return ret;

  val = pad->atest - 1;
  ret = pmic_gpio_write(state, pad,
    PMIC_GPIO_REG_LV_MV_ANA_PASS_THRU_SEL, val);
  if (ret < 0)
   return ret;

  val = pad->out_value
   << PMIC_GPIO_LV_MV_OUTPUT_INVERT_SHIFT;
  val |= pad->function
   & PMIC_GPIO_LV_MV_OUTPUT_SOURCE_SEL_MASK;
  ret = pmic_gpio_write(state, pad,
   PMIC_GPIO_REG_LV_MV_DIG_OUT_SOURCE_CTL, val);
  if (ret < 0)
   return ret;
 } else {
  val = val << PMIC_GPIO_REG_MODE_DIR_SHIFT;
  val |= pad->function << PMIC_GPIO_REG_MODE_FUNCTION_SHIFT;
  val |= pad->out_value & PMIC_GPIO_REG_MODE_VALUE_SHIFT;

  ret = pmic_gpio_write(state, pad, PMIC_GPIO_REG_MODE_CTL, val);
  if (ret < 0)
   return ret;
 }

 val = pad->is_enabled << PMIC_GPIO_REG_MASTER_EN_SHIFT;

 ret = pmic_gpio_write(state, pad, PMIC_GPIO_REG_EN_CTL, val);

 return ret;
}

static void pmic_gpio_config_dbg_show(struct pinctrl_dev *pctldev,
          struct seq_file *s, unsigned pin)
{
 struct pmic_gpio_state *state = pinctrl_dev_get_drvdata(pctldev);
 struct pmic_gpio_pad *pad;
 int ret, val, function;

 static const char *const biases[] = {
  "pull-up 30uA", "pull-up 1.5uA", "pull-up 31.5uA",
  "pull-up 1.5uA + 30uA boost", "pull-down 10uA", "no pull"
 };
 static const char *const buffer_types[] = {
  "push-pull", "open-drain", "open-source"
 };
 static const char *const strengths[] = {
  "no", "low", "medium", "high"
 };

 pad = pctldev->desc->pins[pin].drv_data;

 seq_printf(s, " gpio%-2d:", pin + PMIC_GPIO_PHYSICAL_OFFSET);

 val = pmic_gpio_read(state, pad, PMIC_GPIO_REG_EN_CTL);

 if (val < 0 || !(val >> PMIC_GPIO_REG_MASTER_EN_SHIFT)) {
  seq_puts(s, " ---");
 } else {
  if (pad->input_enabled) {
   ret = pmic_gpio_read(state, pad, PMIC_MPP_REG_RT_STS);
   if (ret < 0)
    return;

   ret &= PMIC_MPP_REG_RT_STS_VAL_MASK;
   pad->out_value = ret;
  }
  /*
 * For the non-LV/MV subtypes only 2 special functions are
 * available, offsetting the dtest function values by 2.
 */
  function = pad->function;
  if (!pad->lv_mv_type &&
    pad->function >= PMIC_GPIO_FUNC_INDEX_FUNC3)
   function += PMIC_GPIO_FUNC_INDEX_DTEST1 -
    PMIC_GPIO_FUNC_INDEX_FUNC3;

  if (pad->analog_pass)
   seq_puts(s, " analog-pass");
  else
   seq_printf(s, " %-4s",
     pad->output_enabled ? "out" : "in");
  seq_printf(s, " %-4s", str_high_low(pad->out_value));
  seq_printf(s, " %-7s", pmic_gpio_functions[function]);
  seq_printf(s, " vin-%d", pad->power_source);
  seq_printf(s, " %-27s", biases[pad->pullup]);
  seq_printf(s, " %-10s", buffer_types[pad->buffer_type]);
  seq_printf(s, " %-7s", strengths[pad->strength]);
  seq_printf(s, " atest-%d", pad->atest);
  seq_printf(s, " dtest-%d", pad->dtest_buffer);
 }
}

static const struct pinconf_ops pmic_gpio_pinconf_ops = {
 .is_generic   = true,
 .pin_config_group_get  = pmic_gpio_config_get,
 .pin_config_group_set  = pmic_gpio_config_set,
 .pin_config_group_dbg_show = pmic_gpio_config_dbg_show,
};

static int pmic_gpio_direction_input(struct gpio_chip *chip, unsigned pin)
{
 struct pmic_gpio_state *state = gpiochip_get_data(chip);
 unsigned long config;

 config = pinconf_to_config_packed(PIN_CONFIG_INPUT_ENABLE, 1);

 return pmic_gpio_config_set(state->ctrl, pin, &config, 1);
}

static int pmic_gpio_direction_output(struct gpio_chip *chip,
          unsigned pin, int val)
{
 struct pmic_gpio_state *state = gpiochip_get_data(chip);
 unsigned long config;

 config = pinconf_to_config_packed(PIN_CONFIG_OUTPUT, val);

 return pmic_gpio_config_set(state->ctrl, pin, &config, 1);
}

static int pmic_gpio_get(struct gpio_chip *chip, unsigned pin)
{
 struct pmic_gpio_state *state = gpiochip_get_data(chip);
 struct pmic_gpio_pad *pad;
 int ret;

 pad = state->ctrl->desc->pins[pin].drv_data;

 if (!pad->is_enabled)
  return -EINVAL;

 if (pad->input_enabled) {
  ret = pmic_gpio_read(state, pad, PMIC_MPP_REG_RT_STS);
  if (ret < 0)
   return ret;

  pad->out_value = ret & PMIC_MPP_REG_RT_STS_VAL_MASK;
 }

 return !!pad->out_value;
}

static int pmic_gpio_set(struct gpio_chip *chip, unsigned int pin, int value)
{
 struct pmic_gpio_state *state = gpiochip_get_data(chip);
 unsigned long config;

 config = pinconf_to_config_packed(PIN_CONFIG_OUTPUT, value);

 return pmic_gpio_config_set(state->ctrl, pin, &config, 1);
}

static int pmic_gpio_of_xlate(struct gpio_chip *chip,
         const struct of_phandle_args *gpio_desc,
         u32 *flags)
{
 if (chip->of_gpio_n_cells < 2)
  return -EINVAL;

 if (flags)
  *flags = gpio_desc->args[1];

 return gpio_desc->args[0] - PMIC_GPIO_PHYSICAL_OFFSET;
}

static void pmic_gpio_dbg_show(struct seq_file *s, struct gpio_chip *chip)
{
 struct pmic_gpio_state *state = gpiochip_get_data(chip);
 unsigned i;

 for (i = 0; i < chip->ngpio; i++) {
  pmic_gpio_config_dbg_show(state->ctrl, s, i);
  seq_puts(s, "\n");
 }
}

static const struct gpio_chip pmic_gpio_gpio_template = {
 .direction_input = pmic_gpio_direction_input,
 .direction_output = pmic_gpio_direction_output,
 .get   = pmic_gpio_get,
 .set   = pmic_gpio_set,
 .request  = gpiochip_generic_request,
 .free   = gpiochip_generic_free,
 .of_xlate  = pmic_gpio_of_xlate,
 .dbg_show  = pmic_gpio_dbg_show,
};

static int pmic_gpio_populate(struct pmic_gpio_state *state,
         struct pmic_gpio_pad *pad)
{
 int type, subtype, val, dir;

 type = pmic_gpio_read(state, pad, PMIC_GPIO_REG_TYPE);
 if (type < 0)
  return type;

 if (type != PMIC_GPIO_TYPE) {
  dev_err(state->dev, "incorrect block type 0x%x at 0x%x\n",
   type, pad->base);
  return -ENODEV;
 }

 subtype = pmic_gpio_read(state, pad, PMIC_GPIO_REG_SUBTYPE);
 if (subtype < 0)
  return subtype;

 switch (subtype) {
 case PMIC_GPIO_SUBTYPE_GPIO_4CH:
  pad->have_buffer = true;
  fallthrough;
 case PMIC_GPIO_SUBTYPE_GPIOC_4CH:
  pad->num_sources = 4;
  break;
 case PMIC_GPIO_SUBTYPE_GPIO_8CH:
  pad->have_buffer = true;
  fallthrough;
 case PMIC_GPIO_SUBTYPE_GPIOC_8CH:
  pad->num_sources = 8;
  break;
 case PMIC_GPIO_SUBTYPE_GPIO_LV:
  pad->num_sources = 1;
  pad->have_buffer = true;
  pad->lv_mv_type = true;
  break;
 case PMIC_GPIO_SUBTYPE_GPIO_MV:
  pad->num_sources = 2;
  pad->have_buffer = true;
  pad->lv_mv_type = true;
  break;
 case PMIC_GPIO_SUBTYPE_GPIO_LV_VIN2:
  pad->num_sources = 2;
  pad->have_buffer = true;
  pad->lv_mv_type = true;
  break;
 case PMIC_GPIO_SUBTYPE_GPIO_MV_VIN3:
  pad->num_sources = 3;
  pad->have_buffer = true;
  pad->lv_mv_type = true;
  break;
 default:
  dev_err(state->dev, "unknown GPIO type 0x%x\n", subtype);
  return -ENODEV;
 }

 if (pad->lv_mv_type) {
  val = pmic_gpio_read(state, pad,
    PMIC_GPIO_REG_LV_MV_DIG_OUT_SOURCE_CTL);
  if (val < 0)
   return val;

  pad->out_value = !!(val & PMIC_GPIO_LV_MV_OUTPUT_INVERT);
  pad->function = val & PMIC_GPIO_LV_MV_OUTPUT_SOURCE_SEL_MASK;

  val = pmic_gpio_read(state, pad, PMIC_GPIO_REG_MODE_CTL);
  if (val < 0)
   return val;

  dir = val & PMIC_GPIO_REG_LV_MV_MODE_DIR_MASK;
 } else {
  val = pmic_gpio_read(state, pad, PMIC_GPIO_REG_MODE_CTL);
  if (val < 0)
   return val;

  pad->out_value = val & PMIC_GPIO_REG_MODE_VALUE_SHIFT;

  dir = val >> PMIC_GPIO_REG_MODE_DIR_SHIFT;
  dir &= PMIC_GPIO_REG_MODE_DIR_MASK;
  pad->function = val >> PMIC_GPIO_REG_MODE_FUNCTION_SHIFT;
  pad->function &= PMIC_GPIO_REG_MODE_FUNCTION_MASK;
 }

 switch (dir) {
 case PMIC_GPIO_MODE_DIGITAL_INPUT:
  pad->input_enabled = true;
  pad->output_enabled = false;
  break;
 case PMIC_GPIO_MODE_DIGITAL_OUTPUT:
  pad->input_enabled = false;
  pad->output_enabled = true;
  break;
 case PMIC_GPIO_MODE_DIGITAL_INPUT_OUTPUT:
  pad->input_enabled = true;
  pad->output_enabled = true;
  break;
 case PMIC_GPIO_MODE_ANALOG_PASS_THRU:
  if (!pad->lv_mv_type)
   return -ENODEV;
  pad->analog_pass = true;
  break;
 default:
  dev_err(state->dev, "unknown GPIO direction\n");
  return -ENODEV;
 }

 val = pmic_gpio_read(state, pad, PMIC_GPIO_REG_DIG_VIN_CTL);
 if (val < 0)
  return val;

 pad->power_source = val >> PMIC_GPIO_REG_VIN_SHIFT;
 pad->power_source &= PMIC_GPIO_REG_VIN_MASK;

 val = pmic_gpio_read(state, pad, PMIC_GPIO_REG_DIG_PULL_CTL);
 if (val < 0)
  return val;

 pad->pullup = val >> PMIC_GPIO_REG_PULL_SHIFT;
 pad->pullup &= PMIC_GPIO_REG_PULL_MASK;

 val = pmic_gpio_read(state, pad, PMIC_GPIO_REG_DIG_IN_CTL);
 if (val < 0)
  return val;

 if (pad->lv_mv_type && (val & PMIC_GPIO_LV_MV_DIG_IN_DTEST_EN))
  pad->dtest_buffer =
   (val & PMIC_GPIO_LV_MV_DIG_IN_DTEST_SEL_MASK) + 1;
 else if (!pad->lv_mv_type)
  pad->dtest_buffer = ffs(val);
 else
  pad->dtest_buffer = 0;

 val = pmic_gpio_read(state, pad, PMIC_GPIO_REG_DIG_OUT_CTL);
 if (val < 0)
  return val;

 pad->strength = val >> PMIC_GPIO_REG_OUT_STRENGTH_SHIFT;
 pad->strength &= PMIC_GPIO_REG_OUT_STRENGTH_MASK;

 pad->buffer_type = val >> PMIC_GPIO_REG_OUT_TYPE_SHIFT;
 pad->buffer_type &= PMIC_GPIO_REG_OUT_TYPE_MASK;

 if (pad->lv_mv_type) {
  val = pmic_gpio_read(state, pad,
    PMIC_GPIO_REG_LV_MV_ANA_PASS_THRU_SEL);
  if (val < 0)
   return val;
  pad->atest = (val & PMIC_GPIO_LV_MV_ANA_MUX_SEL_MASK) + 1;
 }

 /* Pin could be disabled with PIN_CONFIG_BIAS_HIGH_IMPEDANCE */
 pad->is_enabled = true;
 return 0;
}

static int pmic_gpio_domain_translate(struct irq_domain *domain,
          struct irq_fwspec *fwspec,
          unsigned long *hwirq,
          unsigned int *type)
{
 struct pmic_gpio_state *state = container_of(domain->host_data,
           struct pmic_gpio_state,
           chip);

 if (fwspec->param_count != 2 ||
     fwspec->param[0] < 1 || fwspec->param[0] > state->chip.ngpio)
  return -EINVAL;

 *hwirq = fwspec->param[0] - PMIC_GPIO_PHYSICAL_OFFSET;
 *type = fwspec->param[1];

 return 0;
}

static unsigned int pmic_gpio_child_offset_to_irq(struct gpio_chip *chip,
        unsigned int offset)
{
 return offset + PMIC_GPIO_PHYSICAL_OFFSET;
}

static int pmic_gpio_child_to_parent_hwirq(struct gpio_chip *chip,
        unsigned int child_hwirq,
        unsigned int child_type,
        unsigned int *parent_hwirq,
        unsigned int *parent_type)
{
 struct pmic_gpio_state *state = gpiochip_get_data(chip);

 *parent_hwirq = child_hwirq + state->pid_base;
 *parent_type = child_type;

 return 0;
}

static int pmic_gpio_populate_parent_fwspec(struct gpio_chip *chip,
         union gpio_irq_fwspec *gfwspec,
         unsigned int parent_hwirq,
         unsigned int parent_type)
{
 struct pmic_gpio_state *state = gpiochip_get_data(chip);
 struct irq_fwspec *fwspec = &gfwspec->fwspec;

 fwspec->fwnode = chip->irq.parent_domain->fwnode;

 fwspec->param_count = 4;
 fwspec->param[0] = state->usid;
 fwspec->param[1] = parent_hwirq;
 /* param[2] must be left as 0 */
 fwspec->param[3] = parent_type;

 return 0;
}

static void pmic_gpio_irq_mask(struct irq_data *data)
{
 struct gpio_chip *gc = irq_data_get_irq_chip_data(data);

 irq_chip_mask_parent(data);
 gpiochip_disable_irq(gc, data->hwirq);
}

static void pmic_gpio_irq_unmask(struct irq_data *data)
{
 struct gpio_chip *gc = irq_data_get_irq_chip_data(data);

 gpiochip_enable_irq(gc, data->hwirq);
 irq_chip_unmask_parent(data);
}

static const struct irq_chip spmi_gpio_irq_chip = {
 .name  = "spmi-gpio",
 .irq_ack = irq_chip_ack_parent,
 .irq_mask = pmic_gpio_irq_mask,
 .irq_unmask = pmic_gpio_irq_unmask,
 .irq_set_type = irq_chip_set_type_parent,
 .irq_set_wake = irq_chip_set_wake_parent,
 .flags  = IRQCHIP_IMMUTABLE | IRQCHIP_MASK_ON_SUSPEND,
 GPIOCHIP_IRQ_RESOURCE_HELPERS,
};

static int pmic_gpio_probe(struct platform_device *pdev)
{
 struct irq_domain *parent_domain;
 struct device_node *parent_node;
 struct device *dev = &pdev->dev;
 struct pinctrl_pin_desc *pindesc;
 struct pinctrl_desc *pctrldesc;
 struct pmic_gpio_pad *pad, *pads;
 struct pmic_gpio_state *state;
 struct gpio_irq_chip *girq;
 const struct spmi_device *parent_spmi_dev;
 int ret, npins, i;
 u32 reg;

 ret = of_property_read_u32(dev->of_node, "reg", ®);
 if (ret < 0) {
  dev_err(dev, "missing base address");
  return ret;
 }

 npins = (uintptr_t) device_get_match_data(&pdev->dev);

 state = devm_kzalloc(dev, sizeof(*state), GFP_KERNEL);
 if (!state)
  return -ENOMEM;

 platform_set_drvdata(pdev, state);

 state->dev = &pdev->dev;
 state->map = dev_get_regmap(dev->parent, NULL);
 parent_spmi_dev = to_spmi_device(dev->parent);
 state->usid = parent_spmi_dev->usid;
 state->pid_base = reg >> 8;

 pindesc = devm_kcalloc(dev, npins, sizeof(*pindesc), GFP_KERNEL);
 if (!pindesc)
  return -ENOMEM;

 pads = devm_kcalloc(dev, npins, sizeof(*pads), GFP_KERNEL);
 if (!pads)
  return -ENOMEM;

 pctrldesc = devm_kzalloc(dev, sizeof(*pctrldesc), GFP_KERNEL);
 if (!pctrldesc)
  return -ENOMEM;

 pctrldesc->pctlops = &pmic_gpio_pinctrl_ops;
 pctrldesc->pmxops = &pmic_gpio_pinmux_ops;
 pctrldesc->confops = &pmic_gpio_pinconf_ops;
 pctrldesc->owner = THIS_MODULE;
 pctrldesc->name = dev_name(dev);
 pctrldesc->pins = pindesc;
 pctrldesc->npins = npins;
 pctrldesc->num_custom_params = ARRAY_SIZE(pmic_gpio_bindings);
 pctrldesc->custom_params = pmic_gpio_bindings;
#ifdef CONFIG_DEBUG_FS
 pctrldesc->custom_conf_items = pmic_conf_items;
#endif

 for (i = 0; i < npins; i++, pindesc++) {
  pad = &pads[i];
  pindesc->drv_data = pad;
  pindesc->number = i;
  pindesc->name = pmic_gpio_groups[i];

  pad->base = reg + i * PMIC_GPIO_ADDRESS_RANGE;

  ret = pmic_gpio_populate(state, pad);
  if (ret < 0)
   return ret;
 }

 state->chip = pmic_gpio_gpio_template;
 state->chip.parent = dev;
 state->chip.base = -1;
 state->chip.ngpio = npins;
 state->chip.label = dev_name(dev);
 state->chip.of_gpio_n_cells = 2;
 state->chip.can_sleep = false;

 state->ctrl = devm_pinctrl_register(dev, pctrldesc, state);
 if (IS_ERR(state->ctrl))
  return PTR_ERR(state->ctrl);

 parent_node = of_irq_find_parent(state->dev->of_node);
 if (!parent_node)
  return -ENXIO;

 parent_domain = irq_find_host(parent_node);
 of_node_put(parent_node);
 if (!parent_domain)
  return -ENXIO;

 girq = &state->chip.irq;
 gpio_irq_chip_set_chip(girq, &spmi_gpio_irq_chip);
 girq->default_type = IRQ_TYPE_NONE;
 girq->handler = handle_level_irq;
 girq->fwnode = dev_fwnode(state->dev);
 girq->parent_domain = parent_domain;
 girq->child_to_parent_hwirq = pmic_gpio_child_to_parent_hwirq;
 girq->populate_parent_alloc_arg = pmic_gpio_populate_parent_fwspec;
 girq->child_offset_to_irq = pmic_gpio_child_offset_to_irq;
 girq->child_irq_domain_ops.translate = pmic_gpio_domain_translate;

 ret = gpiochip_add_data(&state->chip, state);
 if (ret) {
  dev_err(state->dev, "can't add gpio chip\n");
  return ret;
 }

 /*
 * For DeviceTree-supported systems, the gpio core checks the
 * pinctrl's device node for the "gpio-ranges" property.
 * If it is present, it takes care of adding the pin ranges
 * for the driver. In this case the driver can skip ahead.
 *
 * In order to remain compatible with older, existing DeviceTree
 * files which don't set the "gpio-ranges" property or systems that
 * utilize ACPI the driver has to call gpiochip_add_pin_range().
 */
 if (!of_property_present(dev->of_node, "gpio-ranges")) {
  ret = gpiochip_add_pin_range(&state->chip, dev_name(dev), 0, 0,
          npins);
  if (ret) {
   dev_err(dev, "failed to add pin range\n");
   goto err_range;
  }
 }

 return 0;

err_range:
 gpiochip_remove(&state->chip);
 return ret;
}

static void pmic_gpio_remove(struct platform_device *pdev)
{
 struct pmic_gpio_state *state = platform_get_drvdata(pdev);

 gpiochip_remove(&state->chip);
}

static const struct of_device_id pmic_gpio_of_match[] = {
 { .compatible = "qcom,pm2250-gpio", .data = (void *) 10 },
 /* pm660 has 13 GPIOs with holes on 1, 5, 6, 7, 8 and 10 */
 { .compatible = "qcom,pm660-gpio", .data = (void *) 13 },
 /* pm660l has 12 GPIOs with holes on 1, 2, 10, 11 and 12 */
 { .compatible = "qcom,pm660l-gpio", .data = (void *) 12 },
 { .compatible = "qcom,pm6125-gpio", .data = (void *) 9 },
 { .compatible = "qcom,pm6150-gpio", .data = (void *) 10 },
 { .compatible = "qcom,pm6150l-gpio", .data = (void *) 12 },
 { .compatible = "qcom,pm6350-gpio", .data = (void *) 9 },
 { .compatible = "qcom,pm6450-gpio", .data = (void *) 9 },
 { .compatible = "qcom,pm7250b-gpio", .data = (void *) 12 },
 { .compatible = "qcom,pm7325-gpio", .data = (void *) 10 },
 { .compatible = "qcom,pm7550-gpio", .data = (void *) 12 },
 { .compatible = "qcom,pm7550ba-gpio", .data = (void *) 8},
 { .compatible = "qcom,pm8005-gpio", .data = (void *) 4 },
 { .compatible = "qcom,pm8019-gpio", .data = (void *) 6 },
 /* pm8150 has 10 GPIOs with holes on 2, 5, 7 and 8 */
 { .compatible = "qcom,pm8150-gpio", .data = (void *) 10 },
 { .compatible = "qcom,pmc8180-gpio", .data = (void *) 10 },
 /* pm8150b has 12 GPIOs with holes on 3, r and 7 */
 { .compatible = "qcom,pm8150b-gpio", .data = (void *) 12 },
 /* pm8150l has 12 GPIOs with holes on 7 */
 { .compatible = "qcom,pm8150l-gpio", .data = (void *) 12 },
 { .compatible = "qcom,pmc8180c-gpio", .data = (void *) 12 },
 { .compatible = "qcom,pm8226-gpio", .data = (void *) 8 },
 { .compatible = "qcom,pm8350-gpio", .data = (void *) 10 },
 { .compatible = "qcom,pm8350b-gpio", .data = (void *) 8 },
 { .compatible = "qcom,pm8350c-gpio", .data = (void *) 9 },
 { .compatible = "qcom,pm8450-gpio", .data = (void *) 4 },
 { .compatible = "qcom,pm8550-gpio", .data = (void *) 12 },
 { .compatible = "qcom,pm8550b-gpio", .data = (void *) 12 },
 { .compatible = "qcom,pm8550ve-gpio", .data = (void *) 8 },
 { .compatible = "qcom,pm8550vs-gpio", .data = (void *) 6 },
 { .compatible = "qcom,pm8916-gpio", .data = (void *) 4 },
 /* pm8937 has 8 GPIOs with holes on 3, 4 and 6 */
 { .compatible = "qcom,pm8937-gpio", .data = (void *) 8 },
 { .compatible = "qcom,pm8941-gpio", .data = (void *) 36 },
 /* pm8950 has 8 GPIOs with holes on 3 */
 { .compatible = "qcom,pm8950-gpio", .data = (void *) 8 },
 /* pm8953 has 8 GPIOs with holes on 3 and 6 */
 { .compatible = "qcom,pm8953-gpio", .data = (void *) 8 },
 { .compatible = "qcom,pm8994-gpio", .data = (void *) 22 },
 { .compatible = "qcom,pm8998-gpio", .data = (void *) 26 },
 { .compatible = "qcom,pma8084-gpio", .data = (void *) 22 },
 { .compatible = "qcom,pmc8380-gpio", .data = (void *) 10 },
 { .compatible = "qcom,pmd8028-gpio", .data = (void *) 4 },
 { .compatible = "qcom,pmi632-gpio", .data = (void *) 8 },
 { .compatible = "qcom,pmi8950-gpio", .data = (void *) 2 },
 { .compatible = "qcom,pmi8994-gpio", .data = (void *) 10 },
 { .compatible = "qcom,pmi8998-gpio", .data = (void *) 14 },
 { .compatible = "qcom,pmih0108-gpio", .data = (void *) 18 },
 { .compatible = "qcom,pmiv0104-gpio", .data = (void *) 10 },
 { .compatible = "qcom,pmk8350-gpio", .data = (void *) 4 },
 { .compatible = "qcom,pmk8550-gpio", .data = (void *) 6 },
 { .compatible = "qcom,pmm8155au-gpio", .data = (void *) 10 },
 { .compatible = "qcom,pmm8654au-gpio", .data = (void *) 12 },
 /* pmp8074 has 12 GPIOs with holes on 1 and 12 */
 { .compatible = "qcom,pmp8074-gpio", .data = (void *) 12 },
 { .compatible = "qcom,pmr735a-gpio", .data = (void *) 4 },
 { .compatible = "qcom,pmr735b-gpio", .data = (void *) 4 },
 { .compatible = "qcom,pmr735d-gpio", .data = (void *) 2 },
 /* pms405 has 12 GPIOs with holes on 1, 9, and 10 */
 { .compatible = "qcom,pms405-gpio", .data = (void *) 12 },
 /* pmx55 has 11 GPIOs with holes on 3, 7, 10, 11 */
 { .compatible = "qcom,pmx55-gpio", .data = (void *) 11 },
 { .compatible = "qcom,pmx65-gpio", .data = (void *) 16 },
 { .compatible = "qcom,pmx75-gpio", .data = (void *) 16 },
 { .compatible = "qcom,pmxr2230-gpio", .data = (void *) 12 },
 { },
};

MODULE_DEVICE_TABLE(of, pmic_gpio_of_match);

static struct platform_driver pmic_gpio_driver = {
 .driver = {
     .name = "qcom-spmi-gpio",
     .of_match_table = pmic_gpio_of_match,
 },
 .probe = pmic_gpio_probe,
 .remove = pmic_gpio_remove,
};

module_platform_driver(pmic_gpio_driver);

MODULE_AUTHOR("Ivan T. Ivanov ");
MODULE_DESCRIPTION("Qualcomm SPMI PMIC GPIO pin control driver");
MODULE_ALIAS("platform:qcom-spmi-gpio");
MODULE_LICENSE("GPL v2");