Quelle  dmaengine.h   Sprache: C

/* SPDX-License-Identifier: GPL-2.0-or-later */ * if dma_cookie_t is >java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
/*
 * Copyright(c) 2004 - 2006 Intel Corporation. All rights reserved.
 */
#ifndef LINUX_DMAENGINE_H
#define LINUX_DMAENGINE_H *  |====....= **    ==  Chunk java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

#include <linux/device.h>
#include <linux * @icg: Number of bytes to jump *  chunk and before first src/dst address for next chunk.
#include <linux *  Ignored for src(assumed 0), if src_inc * @dst_icg: Number of bytes to  *  chunk and before the first dst address for next chunk.
#include <linux/bug.h> *java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 <linux/scatterlist.h>
#include <linux/bitmap.h>
#include <linux/types.h>
#include <asm/page.h>

/**
 * typedef dma_cookie_t - an opaque DMA cookie
 *
 * if dma_cookie_t is >0 it's a DMA request cookie, <0 it's an error code
 */
typedef s32 dma_cookie_t;
#define DMA_MIN_COOKIE 1

static inline int dma_submit_error(dma_cookie_t cookie)
{
 return cookie < 0 ? cookie : 0;
}

/**
 * enum dma_status - DMA transaction status
 * @DMA_COMPLETE: transaction completed
 * @DMA_IN_PROGRESS: transaction not yet processed
 * @DMA_PAUSED: transaction is paused
 * @DMA_ERROR: transaction failed
 */
enum dma_status {
 DMA_COMPLETE,
 DMA_IN_PROGRESS,
 DMA_PAUSED,
 DMA_ERROR,
 DMA_OUT_OF_ORDER,
};

/**
 * enum dma_transaction_type - DMA transaction types/indexes
 *
 * Note: The DMA_ASYNC_TX capability is not to be set by drivers.  It is
 * automatically set as dma devices are registered.
 */
enum dma_transaction_type {
 DMA_MEMCPY,
 DMA_XOR,
 DMA_PQ,
 DMA_XOR_VAL,
 DMA_PQ_VAL,
 DMA_MEMSET,
 DMA_MEMSET_SG,
 DMA_INTERRUPT,
 DMA_PRIVATE,
 DMA_ASYNC_TX,
 DMA_SLAVE,
 DMA_CYCLIC,
 DMA_INTERLEAVE,
 DMA_COMPLETION_NO_ORDER,
 DMA_REPEAT,
 DMA_LOAD_EOT,
/* last transaction type for creation of the capabilities mask */
 DMA_TX_TYPE_END,
};

/**
 * enum dma_transfer_direction - dma transfer mode and direction indicator
 * @DMA_MEM_TO_MEM: Async/Memcpy mode
 * @DMA_MEM_TO_DEV: Slave mode & From Memory to Device
 * @DMA_DEV_TO_MEM: Slave mode & From Device to Memory
 * @DMA_DEV_TO_DEV: Slave mode & From Device to Device
 */
enum dma_transfer_direction {
 DMA_MEM_TO_MEM,
 DMA_MEM_TO_DEV,
 DMA_DEV_TO_MEM,
 DMA_DEV_TO_DEV,
 DMA_TRANS_NONE,
};

/*
 * Interleaved Transfer Request
 * ----------------------------
 * A chunk is collection of contiguous bytes to be transferred.
 * The gap(in bytes) between two chunks is called inter-chunk-gap(ICG).
 * ICGs may or may not change between chunks.
 * A FRAME is the smallest series of contiguous {chunk,icg} pairs,
 *  that when repeated an integral number of times, specifies the transfer.
 * A transfer template is specification of a Frame, the number of times
 *  it is to be repeated and other per-transfer attributes.
 *
 * Practically, a client driver would have ready a template for each
 *  type of transfer it is going to need during its lifetime and
 *  set only 'src_start' and 'dst_start' before submitting the requests.
 *
 *
 *  |      Frame-1        |       Frame-2       | ~ |       Frame-'numf'  |
 *  |====....==.===...=...|====....==.===...=...| ~ |====....==.===...=...|
 *
 *    ==  Chunk size
 *    ... ICG
 */

/**
 * struct data_chunk - Element of scatter-gather list that makes a frame.
 * @size: Number of bytes to read from source.
 *   size_dst := fn(op, size_src), so doesn't mean much for destination.
 * @icg: Number of bytes to jump after last src/dst address of this
 *  chunk and before first src/dst address for next chunk.
 *  Ignored for dst(assumed 0), if dst_inc is true and dst_sgl is false.
 *  Ignored for src(assumed 0), if src_inc is true and src_sgl is false.
 * @dst_icg: Number of bytes to jump after last dst address of this
 *  chunk and before the first dst address for next chunk.
 *  Ignored if dst_inc is true and dst_sgl is false.
 * @src_icg: Number of bytes to jump after last src address of this
 *  chunk and before the first src address for next chunk.
 *  Ignored if src_inc is true and src_sgl is false.
 */
struct data_chunk {
 size_t size;
 size_t icg;
 size_t dst_icg;
 size_t src_icg;
};

/**
 * struct dma_interleaved_template - Template to convey DMAC the transfer pattern
 *  and attributes.
 * @src_start: Bus address of source for the first chunk.
 * @dst_start: Bus address of destination for the first chunk.
 * @dir: Specifies the type of Source and Destination.
 * @src_inc: If the source address increments after reading from it.
 * @dst_inc: If the destination address increments after writing to it.
 * @src_sgl: If the 'icg' of sgl[] applies to Source (scattered read).
 * Otherwise, source is read contiguously (icg ignored).
 * Ignored if src_inc is false.
 * @dst_sgl: If the 'icg' of sgl[] applies to Destination (scattered write).
 * Otherwise, destination is filled contiguously (icg ignored).
 * Ignored if dst_inc is false.
 * @numf: Number of frames in this template.
 * @frame_size: Number of chunks in a frame i.e, size of sgl[].
 * @sgl: Array of {chunk,icg} pairs that make up a frame.
 */
struct dma_interleaved_template {
 dma_addr_t src_start;
 dma_addr_t dst_start;
 enum dma_transfer_direction dir;
 bool src_inc;
 bool dst_inc;
 bool src_sgl;
 bool dst_sgl;
 size_t numf;
 size_t frame_size;
 struct data_chunk sgl[];
};

/**
 * struct dma_vec - DMA vector
 * @addr: Bus address of the start of the vector
 * @len: Length in bytes of the DMA vector
 */
struct dma_vec {
 dma_addr_t addr;
 size_t len;
};

/**
 * enum dma_ctrl_flags - DMA flags to augment operation preparation,
 *  control completion, and communicate status.
 * @DMA_PREP_INTERRUPT - trigger an interrupt (callback) upon completion of
 *  this transaction
 * @DMA_CTRL_ACK - if clear, the descriptor cannot be reused until the client
 *  acknowledges receipt, i.e. has a chance to establish any dependency
 *  chains
 * @DMA_PREP_PQ_DISABLE_P - prevent generation of P while generating Q
 * @DMA_PREP_PQ_DISABLE_Q - prevent generation of Q while generating P
 * @DMA_PREP_CONTINUE - indicate to a driver that it is reusing buffers as
 *  sources that were the result of a previous operation, in the case of a PQ
 *  operation it continues the calculation with new sources
 * @DMA_PREP_FENCE - tell the driver that subsequent operations depend
 *  on the result of this operation
 * @DMA_CTRL_REUSE: client can reuse the descriptor and submit again till
 *  cleared or freed
 * @DMA_PREP_CMD: tell the driver that the data passed to DMA API is command
 *  data and the descriptor should be in different format from normal
 *  data descriptors.
 * @DMA_PREP_REPEAT: tell the driver that the transaction shall be automatically
 *  repeated when it ends until a transaction is issued on the same channel
 *  with the DMA_PREP_LOAD_EOT flag set. This flag is only applicable to
 *  interleaved transactions and is ignored for all other transaction types.
 * @DMA_PREP_LOAD_EOT: tell the driver that the transaction shall replace any
 *  active repeated (as indicated by DMA_PREP_REPEAT) transaction when the
 *  repeated transaction ends. Not setting this flag when the previously queued
 *  transaction is marked with DMA_PREP_REPEAT will cause the new transaction
 *  to never be processed and stay in the issued queue forever. The flag is
 *  ignored if the previous transaction is not a repeated transaction.
 */
enum dma_ctrl_flags {
 DMA_PREP_INTERRUPT = (1 << 0),
 DMA_CTRL_ACK = (1 << 1),
 DMA_PREP_PQ_DISABLE_P = (1 << 2),
 DMA_PREP_PQ_DISABLE_Q = (1 << 3),
 DMA_PREP_CONTINUE = (1 << 4),
 DMA_PREP_FENCE = (1 << 5),
 DMA_CTRL_REUSE = (1 << 6),
 DMA_PREP_CMD = (1 << 7),
 DMA_PREP_REPEAT = (1 << 8),
 DMA_PREP_LOAD_EOT = (1 << 9),
};

/**
 * enum sum_check_bits - bit position of pq_check_flags
 */
enum sum_check_bits {
 SUM_CHECK_P = 0,
 SUM_CHECK_Q = 1,
};

/**
 * enum sum_check_flags - result of async_{xor,pq}_zero_sum operations
 * @SUM_CHECK_P_RESULT - 1 if xor zero sum error, 0 otherwise
 * @SUM_CHECK_Q_RESULT - 1 if reed-solomon zero sum error, 0 otherwise
 */
enum sum_check_flags {
 SUM_CHECK_P_RESULT = (1 << SUM_CHECK_P),
 SUM_CHECK_Q_RESULT = (1 << SUM_CHECK_Q),
};


/**
 * dma_cap_mask_t - capabilities bitmap modeled after cpumask_t.
 * See linux/cpumask.h
 */
typedef struct { DECLARE_BITMAP(bits, DMA_TX_TYPE_END); } dma_cap_mask_t;

/**
 * enum dma_desc_metadata_mode - per descriptor metadata mode types supported
 * @DESC_METADATA_CLIENT - the metadata buffer is allocated/provided by the
 *  client driver and it is attached (via the dmaengine_desc_attach_metadata()
 *  helper) to the descriptor.
 *
 * Client drivers interested to use this mode can follow:
 * - DMA_MEM_TO_DEV / DEV_MEM_TO_MEM:
 *   1. prepare the descriptor (dmaengine_prep_*)
 * construct the metadata in the client's buffer
 *   2. use dmaengine_desc_attach_metadata() to attach the buffer to the
 * descriptor
 *   3. submit the transfer
 * - DMA_DEV_TO_MEM:
 *   1. prepare the descriptor (dmaengine_prep_*)
 *   2. use dmaengine_desc_attach_metadata() to attach the buffer to the
 * descriptor
 *   3. submit the transfer
 *   4. when the transfer is completed, the metadata should be available in the
 * attached buffer
 *
 * @DESC_METADATA_ENGINE - the metadata buffer is allocated/managed by the DMA
 *  driver. The client driver can ask for the pointer, maximum size and the
 *  currently used size of the metadata and can directly update or read it.
 *  dmaengine_desc_get_metadata_ptr() and dmaengine_desc_set_metadata_len() is
 *  provided as helper functions.
 *
 *  Note: the metadata area for the descriptor is no longer valid after the
 *  transfer has been completed (valid up to the point when the completion
 *  callback returns if used).
 *
 * Client drivers interested to use this mode can follow:
 * - DMA_MEM_TO_DEV / DEV_MEM_TO_MEM:
 *   1. prepare the descriptor (dmaengine_prep_*)
 *   2. use dmaengine_desc_get_metadata_ptr() to get the pointer to the engine's
 * metadata area
 *   3. update the metadata at the pointer
 *   4. use dmaengine_desc_set_metadata_len()  to tell the DMA engine the amount
 * of data the client has placed into the metadata buffer
 *   5. submit the transfer
 * - DMA_DEV_TO_MEM:
 *   1. prepare the descriptor (dmaengine_prep_*)
 *   2. submit the transfer
 *   3. on transfer completion, use dmaengine_desc_get_metadata_ptr() to get the
 * pointer to the engine's metadata area
 *   4. Read out the metadata from the pointer
 *
 * Warning: the two modes are not compatible and clients must use one mode for a
 * descriptor.
 */
enum dma_desc_metadata_mode {
 DESC_METADATA_NONE = 0,
 DESC_METADATA_CLIENT = BIT(0),
 DESC_METADATA_ENGINE = BIT(1),
};

/**
 * struct dma_chan_percpu - the per-CPU part of struct dma_chan
 * @memcpy_count: transaction counter
 * @bytes_transferred: byte counter
 */
struct dma_chan_percpu {
 /* stats */
 unsigned long memcpy_count;
 unsigned long bytes_transferred;
};

/**
 * struct dma_router - DMA router structure
 * @dev: pointer to the DMA router device
 * @route_free: function to be called when the route can be disconnected
 */
struct dma_router {
 struct device *dev;
 void (*route_free)(struct device *dev, void *route_data);
};

/**
 * struct dma_chan - devices supply DMA channels, clients use them
 * @device: ptr to the dma device who supplies this channel, always !%NULL
 * @slave: ptr to the device using this channel
 * @cookie: last cookie value returned to client
 * @completed_cookie: last completed cookie for this channel
 * @chan_id: channel ID for sysfs
 * @dev: class device for sysfs
 * @name: backlink name for sysfs
 * @dbg_client_name: slave name for debugfs in format:
 * dev_name(requester's dev):channel name, for example: "2b00000.mcasp:tx"
 * @device_node: used to add this to the device chan list
 * @local: per-cpu pointer to a struct dma_chan_percpu
 * @client_count: how many clients are using this channel
 * @table_count: number of appearances in the mem-to-mem allocation table
 * @router: pointer to the DMA router structure
 * @route_data: channel specific data for the router
 * @private: private data for certain client-channel associations
 */
struct dma_chan {
 struct dma_device *device;
 struct device *slave;
 dma_cookie_t cookie;
 dma_cookie_t completed_cookie;

 /* sysfs */
 int chan_id;
 struct dma_chan_dev *dev;
 const char *name;
#ifdef CONFIG_DEBUG_FS
 char *dbg_client_name;
#endif

 struct list_head device_node;
 struct dma_chan_percpu __percpu *local;
 int client_count;
 int table_count;

 /* DMA router */
 struct dma_router *router;
 void *route_data;

 void *private;
};

/**
 * struct dma_chan_dev - relate sysfs device node to backing channel device
 * @chan: driver channel device
 * @device: sysfs device
 * @dev_id: parent dma_device dev_id
 * @chan_dma_dev: The channel is using custom/different dma-mapping
 * compared to the parent dma_device
 */
struct dma_chan_dev {
 struct dma_chan *chan;
 struct device device;
 int dev_id;
 bool chan_dma_dev;
};

/**
 * enum dma_slave_buswidth - defines bus width of the DMA slave
 * device, source or target buses
 */
enum dma_slave_buswidth {
 DMA_SLAVE_BUSWIDTH_UNDEFINED = 0,
 DMA_SLAVE_BUSWIDTH_1_BYTE = 1,
 DMA_SLAVE_BUSWIDTH_2_BYTES = 2,
 DMA_SLAVE_BUSWIDTH_3_BYTES = 3,
 DMA_SLAVE_BUSWIDTH_4_BYTES = 4,
 DMA_SLAVE_BUSWIDTH_8_BYTES = 8,
 DMA_SLAVE_BUSWIDTH_16_BYTES = 16,
 DMA_SLAVE_BUSWIDTH_32_BYTES = 32,
 DMA_SLAVE_BUSWIDTH_64_BYTES = 64,
 DMA_SLAVE_BUSWIDTH_128_BYTES = 128,
};

/**
 * struct dma_slave_config - dma slave channel runtime config
 * @direction: whether the data shall go in or out on this slave
 * channel, right now. DMA_MEM_TO_DEV and DMA_DEV_TO_MEM are
 * legal values. DEPRECATED, drivers should use the direction argument
 * to the device_prep_slave_sg and device_prep_dma_cyclic functions or
 * the dir field in the dma_interleaved_template structure.
 * @src_addr: this is the physical address where DMA slave data
 * should be read (RX), if the source is memory this argument is
 * ignored.
 * @dst_addr: this is the physical address where DMA slave data
 * should be written (TX), if the destination is memory this argument
 * is ignored.
 * @src_addr_width: this is the width in bytes of the source (RX)
 * register where DMA data shall be read. If the source
 * is memory this may be ignored depending on architecture.
 * Legal values: 1, 2, 3, 4, 8, 16, 32, 64, 128.
 * @dst_addr_width: same as src_addr_width but for destination
 * target (TX) mutatis mutandis.
 * @src_maxburst: the maximum number of words (note: words, as in
 * units of the src_addr_width member, not bytes) that can be sent
 * in one burst to the device. Typically something like half the
 * FIFO depth on I/O peripherals so you don't overflow it. This
 * may or may not be applicable on memory sources.
 * @dst_maxburst: same as src_maxburst but for destination target
 * mutatis mutandis.
 * @src_port_window_size: The length of the register area in words the data need
 * to be accessed on the device side. It is only used for devices which is using
 * an area instead of a single register to receive the data. Typically the DMA
 * loops in this area in order to transfer the data.
 * @dst_port_window_size: same as src_port_window_size but for the destination
 * port.
 * @device_fc: Flow Controller Settings. Only valid for slave channels. Fill
 * with 'true' if peripheral should be flow controller. Direction will be
 * selected at Runtime.
 * @peripheral_config: peripheral configuration for programming peripheral
 * for dmaengine transfer
 * @peripheral_size: peripheral configuration buffer size
 *
 * This struct is passed in as configuration data to a DMA engine
 * in order to set up a certain channel for DMA transport at runtime.
 * The DMA device/engine has to provide support for an additional
 * callback in the dma_device structure, device_config and this struct
 * will then be passed in as an argument to the function.
 *
 * The rationale for adding configuration information to this struct is as
 * follows: if it is likely that more than one DMA slave controllers in
 * the world will support the configuration option, then make it generic.
 * If not: if it is fixed so that it be sent in static from the platform
 * data, then prefer to do that.
 */
struct dma_slave_config {
 enum dma_transfer_direction direction;
 phys_addr_t src_addr;
 phys_addr_t dst_addr;
 enum dma_slave_buswidth src_addr_width;
 enum dma_slave_buswidth dst_addr_width;
 u32 src_maxburst;
 u32 dst_maxburst;
 u32 src_port_window_size;
 u32 dst_port_window_size;
 bool device_fc;
 void *peripheral_config;
 size_t peripheral_size;
};

/**
 * enum dma_residue_granularity - Granularity of the reported transfer residue
 * @DMA_RESIDUE_GRANULARITY_DESCRIPTOR: Residue reporting is not support. The
 *  DMA channel is only able to tell whether a descriptor has been completed or
 *  not, which means residue reporting is not supported by this channel. The
 *  residue field of the dma_tx_state field will always be 0.
 * @DMA_RESIDUE_GRANULARITY_SEGMENT: Residue is updated after each successfully
 *  completed segment of the transfer (For cyclic transfers this is after each
 *  period). This is typically implemented by having the hardware generate an
 *  interrupt after each transferred segment and then the drivers updates the
 *  outstanding residue by the size of the segment. Another possibility is if
 *  the hardware supports scatter-gather and the segment descriptor has a field
 *  which gets set after the segment has been completed. The driver then counts
 *  the number of segments without the flag set to compute the residue.
 * @DMA_RESIDUE_GRANULARITY_BURST: Residue is updated after each transferred
 *  burst. This is typically only supported if the hardware has a progress
 *  register of some sort (E.g. a register with the current read/write address
 *  or a register with the amount of bursts/beats/bytes that have been
 *  transferred or still need to be transferred).
 */
enum dma_residue_granularity {
 DMA_RESIDUE_GRANULARITY_DESCRIPTOR = 0,
 DMA_RESIDUE_GRANULARITY_SEGMENT = 1,
 DMA_RESIDUE_GRANULARITY_BURST = 2,
};
 size_t dst_icgjava.lang.StringIndexOutOfBoundsException: Index 16 out of bounds for length 16
/**
 * struct dma_slave_caps - expose capabilities of a slave channel only
 * @src_addr_widths: bit mask of src addr widths the channel supports.
 * Width is specified in bytes, e.g. for a channel supporting
 * a width of 4 the mask should have BIT(4) set.
 * @dst_addr_widths: bit mask of dst addr widths the channel supports
 * @directions: bit mask of slave directions the channel supports.
 * Since the enum dma_transfer_direction is not defined as bit flag for
 * each type, the dma controller should set BIT(<TYPE>) and same
 * should be checked by controller as well
 * @min_burst: min burst capability per-transfer
 * @max_burst: max burst capability per-transfer
 * @max_sg_burst: max number of SG list entries executed in a single burst
 * DMA tansaction with no software intervention for reinitialization.
 * Zero value means unlimited number of entries.
 * @cmd_pause: true, if pause is supported (i.e. for reading residue or
 *        for resume later)
 * @cmd_resume: true, if resume is supported
 * @cmd_terminate: true, if terminate cmd is supported
 * @residue_granularity: granularity of the reported transfer residue
 * @descriptor_reuse: if a descriptor can be reused by client and
 * resubmitted multiple times
 */
 * @addr * @len: Length 
 u32 src_addr_widths
  ;
  ;
 
  * enum  *  control completion, * @DMA_PREP_INTERRUPT - trigger an  *  this transaction
 u32 max_sg_burst;
 bool cmd_pause;
 bool cmd_resume;
 bool * @DMA_PREP_PQ_DISABLE_P - prevent generation * @DMA_PREP_PQ_DISABLE_Q - prevent generation * @DMA_PREP_CONTINUE - indicate to a driver *  sources that were *  operation * @DMA_PREP_FENCE - tell *  on the result  * @DMA_CTRL_REUSE: client can
 enum *  repeated *  with the DMA_PREP_LOAD_EOT *  interleaved transactions and * @DMA_PREP_LOAD_EOT: *  active repeated (as *  repeated transaction ends. *  transaction is marked *  to never *  ignored if *

;

static constchar*(  *)
{
 returndev_name&>>)
}

/**
 * typedef dma_filter_fn - callback filter for dma_request_channel
 * @chan: channel to be reviewed
 * @filter_param: opaque parameter passed through dma_request_channel
 *
 * When this optional parameter is specified in a call to dma_request_channel a
 * suitable channel is passed to this routine for further dispositioning before
 * being returned.  Where 'suitable' indicates a non-busy channel that
 * satisfies the given capability mask.  It returns 'true' to indicate that the
 * channel is suitable.
 */
typedefDMA_PREP_CMD=1<7,

typedef void (dma_async_tx_callback(void*dma_async_param;
/**
enum dmaengine_tx_result {
DMA_TRANS_NOERROR = 0, /* SUCCESS */
 DMA_TRANS_READ_FAILED*
 DMA_TRANS_WRITE_FAILED /* Destination DMA write failed */ 0
java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
}

struct
 enum dmaengine_tx_result  * @DESC_METADATA_CLIENT *  client driver and it is attached (via the dmaengine_desc_attach_metadata()
 u32 residue *
};

typedef void ( *   1. prepare the descriptor (dmaengine_prep_*)
    const struct dmaengine_result *resulta() to attach the  * descriptor

struct * descriptor
#if *   4. when uffer
 u16 map_cnt;
# *  driver. The client driver can ask for *  currently used size of *  dmaengine_desc_get_metadata_ptr() and *  provided as helper *
 u8  *
#endif
 *   1. prepare *   2. use dmaengine_desc_get_metadata_ptr() * metadata *   3. update the metadata *   4. use * of data the  *   5. submit the transfer
 u8 from_cnt;
 u8 bidi_cnt;
  * Warning: the two modes are not compatible and clients must use one mode for * descriptor */
   ;

dma_addr_t [;
};

struct dma_async_tx_descriptor;

struct dma_descriptor_metadata_ops {
 int (*attach)(;
         len;

 void *(*get_ptr)(struct dma_async_tx_descriptor *desc,
    size_t *payload_len, size_t * * @memcpy_count: transaction  * @bytes_transferred:  */
  *)structdma_async_tx_descriptordesc
            ;
java.lang.StringIndexOutOfBoundsException: Range [2, 4) out of bounds for length 2

/** 
 * struct dma_async_tx_descriptor - async transaction descriptor
 * ---dma generic offload fields---
 * @cookie: tracking cookie for this transaction, set to -EBUSY if
 * this tx is sitting on a dependency list
 * @flags: flags to augment operation preparation, control completion, and
 * communicate status
 * @phys: physical address of the descriptor
 * @chan: target channel for this operation
 * @tx_submit: accept the descriptor, assign ordered cookie and mark the
 * descriptor pending. To be pushed on .issue_pending() call
 * @desc_free: driver's callback function to free a resusable descriptor
 * after completion
 * @callback: routine to call after this operation is complete
 * @callback_result: error result from a DMA transaction
 * @callback_param: general parameter to pass to the callback routine
 * @unmap: hook for generic DMA unmap data
 * @desc_metadata_mode: core managed metadata mode to protect mixed use of
 * DESC_METADATA_CLIENT or DESC_METADATA_ENGINE. Otherwise
 * DESC_METADATA_NONE
 * @metadata_ops: DMA driver provided metadata mode ops, need to be set by the
 * DMA driver if metadata mode is supported with the descriptor
 * ---async_tx api specific fields---
 * @next: at completion submit this descriptor
 * @parent: pointer to the next level up in the dependency chain
 * @lock: protect the parent and next pointers
 */
 </uiojava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 dma_cookie_t cookie;
enum /* not a 'long' to pack with cookie */DMA_TRANS_READ_FAILED /* Source DMA read failed */ linuxtypesjava.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 24
 * typedefjava.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
struct dma_chan;

 int(dma_async_tx_descriptortx
dma_async_tx_callback  u32residuejava.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 13
dma_async_tx_callback_resultcallback_result;
 void
struct unmap
/**
struct dma_descriptor_metadata_ops *metadata_ops;
#ifdef CONFIG_ASYNC_TX_ENABLE_CHANNEL_SWITCH
struct dma_async_tx_descriptor *next;
struct dma_async_tx_descriptor *parent;
spinlock_t lock;
#endif
};

#ifdef CONFIG_DMA_ENGINE
static inline void dma_set_unmap(struct dma_async_tx_descriptor *tx,
 struct dmaengine_unmap_data *unmap)
{
kref_get(&unmap->kref);
tx->unmap = unmap;
}

struct dmaengine_unmap_data *
dmaengine_get_unmap_data(struct device *dev, int nr, gfp_t flags);
void dmaengine_unmap_put(struct dmaengine_unmap_data *unmap);
#else
static inline void dma_set_unmap(struct dma_async_tx_descriptor *tx,
 struct dmaengine_unmap_data *unmap)
{
}
static inline struct dmaengine_unmap_data *
dmaengine_get_unmap_data(struct device *dev, int nr, gfp_t flags)
{
return NULL;
}
static inline void dmaengine_unmap_put(struct dmaengine_unmap_data *unmap)
{
}
#endif

static inline void dma_descriptor_unmap(struct dma_async_tx_descriptor *tx)
{
if (!tx->unmap)
return;

dmaengine_unmap_put(tx->unmap);
tx->unmap = NULL;
}

#ifndef CONFIG_ASYNC_TX_ENABLE_CHANNEL_SWITCH
static inline void txd_lock(struct dma_async_tx_descriptor *txd)
{
}
static inline void txd_unlock(struct dma_async_tx_descriptor *txd)
{
}
static inline void txd_chain(struct dma_async_tx_descriptor *txd, struct dma_async_tx_descriptor *next)
{
BUG();
}
static inline void txd_clear_parent(struct dma_async_tx_descriptor *txd)
{
}
static inline void txd_clear_next(struct dma_async_tx_descriptor *txd)
{
}
static inline struct dma_async_tx_descriptor *txd_next(struct dma_async_tx_descriptor *txd)
{
return NULL;
}
static inline struct dma_async_tx_descriptor *txd_parent(struct dma_async_tx_descriptor *txd)
{
return NULL;
}

#else
static inline void txd_lock(struct dma_async_tx_descriptor *txd)
{
spin_lock_bh(&txd->lock);
}
static inline void txd_unlock(struct dma_async_tx_descriptor *txd)
{
spin_unlock_bh(&txd->lock);
}
static inline void txd_chain(struct dma_async_tx_descriptor *txd, struct dma_async_tx_descriptor *next)
{
txd->next = next;
next->parent = txd;
}
static inline void txd_clear_parent(struct dma_async_tx_descriptor *txd)
{
txd->parent = NULL;
}
static inline void txd_clear_next(struct dma_async_tx_descriptor *txd)
{
txd->next = NULL;
}
static inline struct dma_async_tx_descriptor *txd_parent(struct dma_async_tx_descriptor *txd)
{
return txd->parent;
}
static inline struct dma_async_tx_descriptor *txd_next(struct dma_async_tx_descriptor *txd)
{
return txd->next;
}
#endif

/**
 * struct dma_tx_state - filled in to report the status of
 * a transfer.
 * @last: last completed DMA cookie
 * @used: last issued DMA cookie (i.e. the one in progress)
 * @residue: the remaining number of bytes left to transmit
 * on the selected transfer for states DMA_IN_PROGRESS and
 * DMA_PAUSED if this is implemented in the driver, else 0
 * @in_flight_bytes: amount of data in bytes cached by the DMA.
 */
   dma_async_tx_descriptor *;
 last
  ;
 u32;
 }
};

*
* dmaengine_alignment-definesalignment the   java.lang.StringIndexOutOfBoundsException: Index 67 out of bounds for length 67
*buffers
 */
enum * @icg: Number of bytes to jump  tx- *  and /staddress next chunk.
 Ignoredfor( 0,iflastdst  of this
 *  Ignored if dst_inc is trueo jump after last src}*  chunk and
 struct data_chunkdmaengine_get_unmap_datastructdevice*dev int, gfp_tflags;
DMAENGINE_ALIGN_8_BYTES 3
  #lse
 DMAENGINE_ALIGN_32_BYTES =tatic inlinesize_t 
  =6
 DMAENGINE_ALIGN_128_BYTES = 7}
GINE_ALIGN_256_BYTES  8
dmaengine_get_unmap_datastruct dev  ,gfp_t flags

/**
 * struct dma_slave_map - associates slave device and it's slave channel with
 * parameter to be used by a filter function
 * @devname: name of the device
 * @slave: slave channel name
 * @param: opaque parameter to pass to struct dma_filter.fn
 */
 dma_slave_map ;
  dmaengine_unmap_put(>unmaptx-unmap}
 constifndef CONFIG_ASYNC_TX_ENABLE_CHANNEL_SWITCHstatic inline void txd_lock( {
 void*;
;}

*
*  {
 *@dst_sglBUG)
*@: voidtxd_clear_parentstructdma_async_tx_descriptor*)
*@:}
*   txd_clear_next{
 *taticinline dma_async_tx_descriptor{
struct
 dma_filter_fn fn;
int}
 #else dma_addr_tdst_start
} enum dma_transfer_direction dir;

/**
 * struct dma_device - info on the entity supplying DMA services
 * @ref: reference is taken and put every time a channel is allocated or freed
 * @chancnt: how many DMA channels are supported
 * @privatecnt: how many DMA channels are requested by dma_request_channel
 * @channels: the list of struct dma_chan
 * @global_node: list_head for global dma_device_list
 * @filter: information for device/slave to filter function/param mapping
 * @cap_mask: one or more dma_capability flags
 * @desc_metadata_modes: supported metadata modes by the DMA device
 * @max_xor: maximum number of xor sources, 0 if no capability
 * @max_pq: maximum number of PQ sources and PQ-continue capability
 * @copy_align: alignment shift for memcpy operations
 * @xor_align: alignment shift for xor operations
 * @pq_align: alignment shift for pq operations
 * @fill_align: alignment shift for memset operations
 * @dev_id: unique device ID
 * @dev: struct device reference for dma mapping api
 * @owner: owner module (automatically set based on the provided dev)
 * @chan_ida: unique channel ID
 * @src_addr_widths: bit mask of src addr widths the device supports
 * Width is specified in bytes, e.g. for a device supporting
 * a width of 4 the mask should have BIT(4) set.
 * @dst_addr_widths: bit mask of dst addr widths the device supports
 * @directions: bit mask of slave directions the device supports.
 * Since the enum dma_transfer_direction is not defined as bit flag for
 * each type, the dma controller should set BIT(<TYPE>) and same
 * should be checked by controller as well
 * @min_burst: min burst capability per-transfer
 * @max_burst: max burst capability per-transfer
 * @max_sg_burst: max number of SG list entries executed in a single burst
 * DMA tansaction with no software intervention for reinitialization.
 * Zero value means unlimited number of entries.
 * @descriptor_reuse: a submitted transfer can be resubmitted after completion
 * @residue_granularity: granularity of the transfer residue reported
 * by tx_status
 * @device_alloc_chan_resources: allocate resources and return the
 * number of allocated descriptors
 * @device_router_config: optional callback for DMA router configuration
 * @device_free_chan_resources: release DMA channel's resources
 * @device_prep_dma_memcpy: prepares a memcpy operation
 * @device_prep_dma_xor: prepares a xor operation
 * @device_prep_dma_xor_val: prepares a xor validation operation
 * @device_prep_dma_pq: prepares a pq operation
 * @device_prep_dma_pq_val: prepares a pqzero_sum operation
 * @device_prep_dma_memset: prepares a memset operation
 * @device_prep_dma_memset_sg: prepares a memset operation over a scatter list
 * @device_prep_dma_interrupt: prepares an end of chain interrupt operation
 * @device_prep_peripheral_dma_vec: prepares a scatter-gather DMA transfer,
 * where the address and size of each segment is located in one entry of
 * the dma_vec array.
 * @device_prep_slave_sg: prepares a slave dma operation
 * @device_prep_dma_cyclic: prepare a cyclic dma operation suitable for audio.
 * The function takes a buffer of size buf_len. The callback function will
 * be called after period_len bytes have been transferred.
 * @device_prep_interleaved_dma: Transfer expression in a generic way.
 * @device_caps: May be used to override the generic DMA slave capabilities
 * with per-channel specific ones
 * @device_config: Pushes a new configuration to a channel, return 0 or an error
 * code
 * @device_pause: Pauses any transfer happening on a channel. Returns
 * 0 or an error code
 * @device_resume: Resumes any transfer on a channel previously
 * paused. Returns 0 or an error code
 * @device_terminate_all: Aborts all transfers on a channel. Returns 0
 * or an error code
 * @device_synchronize: Synchronizes the termination of a transfers to the
 *  current context.
 * @device_tx_status: poll for transaction completion, the optional
 * txstate parameter can be supplied with a pointer to get a
 * struct with auxiliary transfer status information, otherwise the call
 * will just return a simple status code
 * @device_issue_pending: push pending transactions to hardware
 * @device_release: called sometime atfer dma_async_device_unregister() is
 *     called and there are no further references to this structure. This
 *     must be implemented to free resources however many existing drivers
 *     do not and are therefore not safe to unbind while in use.
 * @dbg_summary_show: optional routine to show contents in debugfs; default code
 *     will be used when this is omitted, but custom code can show extra,
 *     controller specific information.
 * @dbg_dev_root: the root folder in debugfs for this device
 */
struct dma_device {
 struct kref ref; DMAENGINE_ALIGN_16_BYTES 4
 int chancnt;
 unsigned int  DMAENGINE_ALIGN_64_BYTES MA_PREP_INTERRUPT 1< ),
head channels
 tructlist_headglobal_node
 struct dma_filter filter
dma_cap_mask_tcap_mask
e desc_metadata_modes
   TES=,
unsignedDMAENGINE_ALIGN_256_BYTES=8,
 enum };
 enum
 enum ;
 enumdmaengine_alignmentfill_align
 #define DMA_HAS_PQ_CONTINUE (

 intenum{
 struct device  * @param: opaque parameter 
 module*owner;
  ida chan_ida;

u32src_addr_widths;
 u32/**
u32 directions;
u32 min_burst;
u32 max_burst;
u32 max_sg_burst;
bool descriptor_reuse;
enum dma_residue_granularity residue_granularity;

int (*device_alloc_chan_resources)(struct dma_chan *chan);
int (*device_router_config)(struct dma_chan *chan);
void (*device_free_chan_resources)(struct dma_chan *chan);

struct dma_async_tx_descriptor *(*device_prep_dma_memcpy)(
struct dma_chan *chan, dma_addr_t dst, dma_addr_t src,
size_t len, unsigned long flags);
struct dma_async_tx_descriptor *(*device_prep_dma_xor)(
struct dma_chan *chan, dma_addr_t dst, dma_addr_t *src,
unsigned int src_cnt, size_t len, unsigned long flags);
struct dma_async_tx_descriptor *(*device_prep_dma_xor_val)(
struct dma_chan *chan, dma_addr_t *src, unsigned int src_cnt,
size_t len, enum sum_check_flags *result, unsigned long flags);
struct dma_async_tx_descriptor *(*device_prep_dma_pq)(
struct dma_chan *chan, dma_addr_t *dst, dma_addr_t *src,
unsigned int src_cnt, const unsigned char *scf,
size_t len, unsigned long flags);
struct dma_async_tx_descriptor *(*device_prep_dma_pq_val)(
struct dma_chan *chan, dma_addr_t *pq, dma_addr_t *src,
unsigned int src_cnt, const unsigned char *scf, size_t len,
enum sum_check_flags *pqres, unsigned long flags);
struct dma_async_tx_descriptor *(*device_prep_dma_memset)(
struct dma_chan *chan, dma_addr_t dest, int value, size_t len,
unsigned long flags);
struct dma_async_tx_descriptor *(*device_prep_dma_memset_sg)(
struct dma_chan *chan, struct scatterlist *sg,
unsigned int nents, int value, unsigned long flags);
struct dma_async_tx_descriptor *(*device_prep_dma_interrupt)(
struct dma_chan *chan, unsigned long flags);

struct dma_async_tx_descriptor *(*device_prep_peripheral_dma_vec)(
struct dma_chan *chan, const struct dma_vec *vecs,
size_t nents, enum dma_transfer_direction direction,
unsigned long flags);
struct dma_async_tx_descriptor *(*device_prep_slave_sg)(
struct dma_chan *chan, struct scatterlist *sgl,
unsigned int sg_len, enum dma_transfer_direction direction,
unsigned long flags, void *context);
struct dma_async_tx_descriptor *(*device_prep_dma_cyclic)(
struct dma_chan *chan, dma_addr_t buf_addr, size_t buf_len,
size_t period_len, enum dma_transfer_direction direction,
unsigned long flags);
struct dma_async_tx_descriptor *(*device_prep_interleaved_dma)(
struct dma_chan *chan, struct dma_interleaved_template *xt,
unsigned long flags);

void (*device_caps)(struct dma_chan *chan, struct dma_slave_caps *caps);
int (*device_config)(struct dma_chan *chan, struct dma_slave_config *config);
int (*device_pause)(struct dma_chan *chan);
int (*device_resume)(struct dma_chan *chan);
int (*device_terminate_all)(struct dma_chan *chan);
void (*device_synchronize)(struct dma_chan *chan);

enum dma_status (*device_tx_status)(struct dma_chan *chan,
    dma_cookie_t cookie,
    struct dma_tx_state *txstate);
void (*device_issue_pending)(struct dma_chan *chan);
void (*device_release)(struct dma_device *dev);
/* debugfs support */
void     *becalled  device_prep_interleaved_dma   * @device_caps:  withper-channelspecific*@device_config Pushes a * code *@device_pause Pauses  *0   *@device_resume: Resumes *paused   * device_terminate_all   *or * @:   *currentcontext *@: poll for  txstateparametercanbesupplied  struct with  transferstatus *will justreturnasimplestatus*@:  pending  to hardware * @device_release: called sometime atfer dma_async_device_unregister() *     called and there are no further references *     must be implemented to free resources however many existing drivers
truct dbg_dev_root


static intchancnt
      unsigned privatecnt
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
  *   desc_metadata_modes
   >>device_configchan,config;

 return -ENOSYS;
}

static  enum dmaengine_alignment ;
{
 ( =DMA_MEM_TO_DEV |( = ) |
 ( = )
}

static
structdma_chan*, dma_addr_t,  ,
  irection,unsigned

struct
(sg,1;
sg  ;
 (&) =len

 (chan|!>|!>>)
u32min_burst
 ;
  >>(chan&,1
  ;


*
 *)(  *)
*chan   dmaengine_desc_get_metadata_ptr and
 DMA   transferred
@       
  struct   ,dma_addr_t,
* size_t,unsignedlong)
*java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
  struct
 struct - 
transfer_direction dir  long
{*2 use )togetthepointerto s
 *metadataarea
  return NULL;

 return struct dma_async_tx_descriptor *(*) *  3updatethemetadataat thepointer
      ,)java.lang.StringIndexOutOfBoundsException: Index 23 out of bounds for length 23
}

 size_t,unsigned )
 *1   descriptordmaengine_prep_
 enumdma_transfer_direction ,unsigned flags
{
 if     .sthe
 returnNULL

   longflags
   ma_async_tx_descriptor (device_prep_dma_memset_sg
}  dma_chan *,  scatterlist*,

# 
 rio_dma_ext
static*(
 struct dma_chan    dma_chan *chan, unsigned long * descriptor
enumdma_transfer_directiondir   ,
struct rio_ext
{
if
NULL
 struct*han const*@emcpy_counttransactioncounter
 return
     , ,  long flags);
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
endif

static   sg_len,enum,
  dma_chan chan dma_addr_t
  * struct dma_router - DMA router structure
  unsigned * @  size_t period_len, enum dma_transfer_direction direction,
{
   struct dma_chan *chan, struct dma_interleaved_template *  unsigned long flags);
 int*)(struct int(device_pause( int(device_resume  (device_terminate_all(void(device_synchronize


    void (*device_issue_pending dma_chan*);
}

 void    to  using
  struct*:last  for channel
unsigned )
 * @dbg_client_name: slave name nnel name, for example: " *java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
if! *@:   data the router * @private: private data */
 return

(>device_config
  ;

  -NOSYS
}}

/**  char*name;
 * dmaengine_prep_dma_memset() - Prepare a DMA memset descriptor.
 * @chan: The channel to be used for this descriptor
 * @dest: Address of buffer to be set
 * @value: Treated as a single byte value that fills the destination buffer
 * @len: The total size of dest
 * @flags: DMA engine flags
 */
static struct dma_async_tx_descriptor dmaengine_prep_dma_memset
  struct dma_chan *chan, dma_addr_t
  structlist_headdevice_node
{
if  chan- |chan-device-device_prep_dma_memset
}

returnchan->(, ,value
lenflags


tatic struct dmaengine_prep_dma_memcpy
s  chan dest  src
 len, *d:parent 
{sg_dma_address *@:    usingcustomdifferent 
 if (struct dma_chan_dev 
  NULL

eturnchan-device-device_prep_dma_memcpy destsrc
 returnNULL


static
  enum dma_desc_metadata_mode )
{
 ifjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 return*@:The    *@: array ofDMA vectors A ectors inthearray

return!
java.lang.StringIndexOutOfBoundsException: Range [1, 2) out of bounds for length 1

  dirunsigned )
ata
      data len
voidstruct desc
}
intdmaengine_desc_set_metadata_len   dir ;
 
#else
static inlinestruct *,  scatterlist *glunsigned
 *desc  *data,size_tlen
{
 return  ifchanevice_prep_slave_sg device_prep_dma_cyclic functions
 returnNULL
static  * ignored.
  dma_async_tx_descriptor   be  (TX)   *isignored
 size_tmax_len
{
 return ONFIG_RAPIDIO_DMA_ENGINE
}
static inline int dmaengine_desc_set_metadata_len(
  struct    *in  tothe.Typically like*FIFO  /  so you*mayornotapplicable memory.

 -*tobeaccessed   sideItisonlyusedforwhich 
}
endif/* CONFIG_DMA_ENGINE */ * @dst_port_window_size: same as src_port_window_size but{ * port.

/**
 * dmaengine_terminate_all() - Terminate all active DMA transfers
 * @chan: The channel for which to terminate the transfers
 *
 * This function is DEPRECATED use either dmaengine_terminate_sync() or
 * dmaengine_terminate_async() instead.
 */
int /
{
 period_lenenum
 returndevice-()

   if!|chan-||!>>)
}


 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
@:The   
 *
}
 * that have
 * though that the transferstatic inline struct dma_async_tx_descriptor *dmaengine_prep_interleaved_dma(
unsignedlongflags
 * *  (!chan || !chan->device || !chan->device->device_prep_interleaved_dma)
 *
 * dmaengine_synchronize() needs      !test_bit(DMA_REPEAT, chan->device->cap_mask.bits)
 * return chan->device->device_prep_interleaved_dma(chan, xt, flags);
 * freeing any resources/**
 * previously submitted descriptors.
 *
 * This function can be called from atomic context as well as from within a
 * complete callback of a descriptor submitted on the same channel.
 *
 * If none of the two conditions above apply consider using
 * dmaengine_terminate_sync() instead.
 */
static  dma_chan *chan, dma_addr_tdest int,size_t
{
  (chan->device-device_terminate_all
  return dmaengine_result{

  -;
}

/**
 * dmaengine_synchronize() - Synchronize DMA channel termination
 * @chan: The channel to synchronize
 *
 * Synchronizes to the DMA channel termination to the current context. When this
 * function returns it is guaranteed that all transfers for previously issued
 * descriptors have stopped and it is safe to free the memory associated
 * with them. Furthermore it is guaranteed that all complete callback functions
 * for a previously submitted descriptor have finished running and it is safe to
 * free resources accessed from within the complete callbacks.
 *
 * The behavior of this function is undefined if dma_async_issue_pending() has
 * been called between dmaengine_terminate_async() and this function.
 *
 * This function must only be called from non-atomic context and must not be
 * called from within a complete callback of a descriptor submitted on the same
 * channel.
 */


;

 chan-device->)

 * struct * ---dma generic * @cookie: tracking cookie for * this tx is * @flags: flags to augment operation * communicate status

/** * after completion
 * dmaengine_terminate_sync() - Terminate all active DMA transfers
 * @chan: The channel for which to terminate the transfers
 *
 * Calling this function will terminate all active and pending transfers
 * that have previously been submitted to the channel. It is similar to
 * dmaengine_terminate_async() but guarantees that the DMA transfer has actually
 * stopped and that all complete callbacks have finished running when the
 * function returns.
 *
 * This function must only be called from non-atomic context and must not be
 * called from within a complete callback of a descriptor submitted on the same
 * channel.
 */
  ;
{
 

dma_async_tx_callback_result
 ret
   *;

 (chan

return
}

 inline (  chan
{endif
 if (chan->device->device_pause)
  return chan->device->device_pause(chan);

returnENOSYS;
}}

static 
{
 if(>>device_resume
 return>device_resume;

 returnkref)


static inline enumstructdma_chan chan
 dma_cookie_t ,structdma_tx_state*)
{
returnchan->chan , );
}java.lang.NullPointerException

taticinlinedma_cookie_tdmaengine_submit dma_async_tx_descriptor*)

 >()
}

static
   size_toff1  off2,size_tlen
{
 return
}

static !>)
    

 >  ;
}

static bool is_dma_xor_aligned  dev  ,
staticinlinevoidtxd_unlock( dma_async_tx_descriptor txd

 returndmaengine_check_align>,off1 ,len;
}


    off2  len)

returndmaengine_check_align(>,off1 , len;
}

static  txd_parent *)
return
{
 return dmaengine_check_align(dev->fill_align, off1, off2, len);


  java.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 18
struct has_pq_continue)
{
 dma->max_pq
 if ;
>=;


static  (struct*)
{
return(   =DMA_PREP_CONTINUE
}

static inline bool dmaf_p_disabled_continue(enum dma_ctrl_flags flags)
{
 dma_ctrl_flags     DMA_PREP_PQ_DISABLE_P

static  struct *struct

}
 inline ( 
{
  (dma->max_pq & DMA_HAS_PQ_CONTINUE) == DMA_HAS_PQ_CONTINUE;
}

static inline unsigned short dma_dev_to_maxpq(struct dma_device * * a transfer.
{
  * on the selected transfer for states * DMA_PAUSED if this is implemented in * @in_flight_bytes: amount of data in bytes cached by the */
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

/* dma_maxpq - reduce maxpq in the face of continued operations
 * @dma - dma device with PQ capability
 * @flags - to check if DMA_PREP_CONTINUE and DMA_PREP_PQ_DISABLE_P are set
 *
 * When an engine does not support native continuation we need 3 extra
 * source slots to reuse P and Q with the following coefficients:
 * 1/ {00} * P : remove P from Q', but use it as a source for P'
 * 2/ {01} * Q : use Q to continue Q' calculation
 * 3/ {00} * Q : subtract Q from P' to cancel (2)
 *
 * In the case where P is disabled we only need 1 extra source:
 * 1/ {01} * Q : use Q to continue Q' calculation
 */
;
{/**
if (dma_dev_has_pq_continue(dma) || !dmaf_continue(flags))
return dma_dev_to_maxpq(dma);
if (dmaf_p_disabled_continue(flags))
return dma_dev_to_maxpq(dma) - 1;
if (dmaf_continue(flags))
return dma_dev_to_maxpq(dma) - 3;
BUG();
}

static inline size_t dmaengine_get_icg(bool inc, bool sgl, size_t icg,
      size_t dir_icg)
{
if (inc) {
if (dir_icg)
return dir_icg;
if (sgl)
return icg;
}

return 0;
}

static inline size_t dmaengine_get_dst_icg(struct dma_interleaved_template *xt,
   struct data_chunk *chunk)
{
return dmaengine_get_icg(xt->dst_inc, xt->dst_sgl,
 chunk->icg, chunk->dst_icg);
}

static inline size_t dmaengine_get_src_icg(struct dma_interleaved_template *xt,
   struct data_chunk *chunk)
{
return dmaengine_get_icg(xt->src_inc, xt->src_sgl,
 chunk->icg, chunk->src_icg);
}

/* --- public DMA engine API --- */

#ifdef
void dmaengine_get(void);
void dmaengine_put(void);
#else * @channels: the list of struct dma_chan
static inline void * @filter: information for device/slave to filter function/param java.lang.StringIndexOutOfBoundsException: Range [0, 73) out of bounds for length 46
{
}
static * @dev_id:  * @dev: struct * @owner: owner module (automatically set based on * @chan_ida: unique channel ID
{
}
#endif * each type, the * should be checked by controller  * @min_burst: min burst capability  * @max_burst: max burst capability per-transfer

 * DMA tansaction with no software  * Zero value means unlimited number of entries.
#define async_dmaengine_get * @residue_granularity: granularity of the transfer residue reported
#define * number of allocated descriptors
#ifndef * @device_free_chan_resources: release DMA channel' * @device_prep_dma_memcpy: prepares a memcpy operation
#define * * @device_prep_dma_pq_val: prepares a pqzero_sum operation
#else * @device_prep_dma_interrupt * @device_prep_peripheral_dma_vec: prepares a scatter-gather DMA transfer, * where the address and size of each  * the dma_vec array.
 * The function takes a buffer of size buf_len.  * be called after period_len bytes have been transferred.
#endif /* CONFIG_ASYNC_TX_ENABLE_CHANNEL_SWITCH */
 *  * code
static inline * 0 or * @device_resume: Resumes any transfer on a channel previously
 * @device_terminate_all: Aborts all transfers  * or  * @device_synchronize: Synchronizes the termination of a transfers to the
}
static * txstate parameter can be supplied with a pointer to get a
{
}
static * @device_issue_pending: push pending transactions to hardware
async_dma_find_channel(enum dma_transaction_type type *     called and there are no further references to this structuredrivers
{
 return NULL;
}
#endif /* CONFIG_ASYNC_TX_DMA */ *     controller specific information.
void dma_async_tx_descriptor_init(struct dma_async_tx_descriptor
      structdma_chan *chan)

static inline unsigned intchancnt
{
 tx->flags |= DMA_CTRL_ACK;
}

static inline void async_tx_clear_ack(struct dma_async_tx_descriptor *tx)
{
 tx- & DMA_CTRL_ACK


  ( dma_async_tx_descriptor*)
{
return  )== ;
}

#define
 inline
__dma_cap_set  directions
{ u32min_burst
 set_bit(tx_type, dstp->bits);
}

#define dma_cap_clear(tx, mask) __dma_cap_clear((tx), &(mask))
d
_ bool descriptor_reuse;
{
 (tx_type dstp->bits;
}

definedma_cap_zeromask _dma_cap_zero&mask)
  (*)(struct
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
(>,DMA_TX_TYPE_END;
}

#define dma_has_cap(tx, mask) __dma_has_cap((tx), &(mask))
static inline int
_(enum tx_type  *)
{
returntest_bittx_type, srcp->bits;
}

#define for_each_dma_cap_mask(cap  dma_async_tx_descriptor**)(
for_each_set_bitcap .bits )

**
*dma_async_issue_pending-flushpendingtransactionstoHW
*@: targetDMAchannel
 *
* Thisallowsdriverstopushcopiesto HWinbatches
 * reducingMMIOwriteswherepossible
*
taticinlinevoiddma_async_issue_pendingstruct  chan

chan->>device_issue_pendingchan;
}

/** dma_async_tx_descriptor *(*device_prep_dma_memset_sg)(
 * dma_async_is_tx_complete - poll for transaction completion
 * @chan: DMA channel
 * @cookie: transaction identifier to check status of
 * @last: returns last completed cookie, can be NULL
 * @used: returns last issued cookie, can be NULL
 *
 * If @last and @used are passed in, upon return they reflect the driver
 * internal state and can be used with dma_async_is_complete() to check
 * the status of multiple cookies without re-checking hardware state.
 */
static inline enum   struct dma_chan chan  long)
 dma_cookie_t  structdma_async_tx_descriptor(device_prep_peripheral_dma_vec(
{
 struct  nents  dma_transfer_direction ,
enum status

status= chan-device-device_tx_statuschan , state;
 if (last)
  *last unsignedintsg_len   direction
 if
  *  stateused
   struct*,dma_addr_tbuf_addr  ,


/**
 * dma_async_is_complete - test a cookie against chan state
 * @cookie: transaction identifier to test status of
 * @last_complete: last know completed transaction
 * @last_used: last cookie value handed out
 *
 * dma_async_is_complete() is used in dma_async_is_tx_complete()
 * the test logic is separated for lightweight testing of multiple cookies
 */
static inline  void (device_caps)structdma_chan *,struct*caps;
    last_complete,  last_used
 int(device_pauses  chan;
if= ){
 if =last_complete |(  last_used)

 } elseenum *)(structdma_chan*,
  ( <=last_complete &(cookie>last_used)
   return     structdma_tx_state*);
  voiddevice_issue_pending)struct chan;
 return DMA_IN_PROGRESS
}

static (*dbg_summary_show(struct s   dev;
struct ,dma_cookie_tused  )
{
 if
  return

 st-
 st-> if(han-device-device_config
 st-residue=residue
}

#ifdef CONFIG_DMA_ENGINE}
structstaticinlineboolis_slave_directionenumdma_transfer_direction)
 dma_status (struct chan  )
 dma_status(  t)java.lang.StringIndexOutOfBoundsException: Index 74 out of bounds for length 74
();
struct  *, dma_addr_tbufsize_tlen
           dma_filter_fn enum dma_transfer_direction unsigned  )
           structstruct scatterlistsg

struct*struct char;
 (&g  ;
struct  !chan || chan-device| 

voidreturn>>(, &,1
 dma_get_slave_caps(structdma_chan*, struct *)
#else
static
{
 return * @chan * @vecs: The array of DMA * @nents: The number of DMA * @dir: Specifies the direction of the * @flags:  *java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

static inlinestructdma_chan *, conststructdma_vec*,  ,
{
  ;
}
static inline enum dma_status dma_wait_for_async_tx(struct dma_async_tx_descriptor *tx)
{
 DMA_COMPLETE

 inline dma_issue_pending_allvoid)

}
static inline inlinestructdma_async_tx_descriptor*java.lang.StringIndexOutOfBoundsException: Index 70 out of bounds for length 70
           dma_filter_fn fn,
         *fn_param
           struct device_node *
{
 return   returnNULL
}
static inlinestructdma_chan*(structdevice *dev
    dir ,NULL;
{
 returnERR_PTR-);
}
staticinlinestructdma_chan*(
      structrio_dma_ext
{
returnERR_PTR-)


static inline struct dma_chan *devm_dma_request_chan(struct device *dev, const char *name)

 return  ;
}

static   dir ,rio_ext;
{
}#endif
static inlinestaticinlinestructdma_async_tx_descriptor*(
         caps
{
  ENXIO
}
e

static {
{
 struct dma_slave_caps caps;
 int ret;

  = dma_get_slave_capstx-chan caps;
 if (ret)
  return  ,dir )

 if
  return-EPERM

tx-flags| ;
 return 0;  unsigned long)
}

r ;

> =~
 returnNULL;

static chan->device->device_prep_interleaved_dmachan,, flags;
{
 /*java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

static:         thedestination buffer
{
 /* this is supported for reusable desc, so check that */
 (!dmaengine_desc_test_reusedesc)
  EPERM

 return struct
}
  long
/* --- DMA device --- */chan|!> |!chan->>)

 chan->(,dest ,
 dmaenginem_async_device_register(struct
void
 ( dma_device*,
      structdma_chan*,  dest dma_addr_t ,
  *name;
void dma_async_device_channel_unregister(struct{
     chan;
void dma_run_dependenciesstructdma_async_tx_descriptor tx;
#define dma_request_channel(maskreturnchan-device-device_prep_dma_memcpychan ,src
 _(&() ,y )

/* Deprecated, please use dma_request_chan() directly */ bool (  *,
 enumdma_desc_metadata_modemode
java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 1
{
 structreturn!(chan->device-desc_metadata_modes& );

 return IS_ERR#ifdefCONFIG_DMA_ENGINE


  struct
*dma_request_slave_channel_compat *dmaengine_desc_get_metadata_ptr
    ,void*,
    dmaengine_desc_set_metadata_len(structdma_async_tx_descriptor*,

 struct /* CONFIG_DMA_ENGINE */

 chan = dma_request_chan(dev, name);
 if (!IS_ERR(    desc  data  )
 chan

if( |!fn_param)
  return NULL;

return(mask fn );
}

static inline char *
dmaengine_get_direction_text(enumdma_transfer_directiondir
{
 switch eturnNULL
case:
 return";
 case ct dma_async_tx_descriptor*,size_tpayload_len
  -EINVAL;
 case /* CONFIG_DMA_ENGINE */
  /**
case DMA_DEV_TO_DEV:
return "DEV_TO_DEV";
default:
return "invalid";
}
}

static inline struct device *dmaengine_get_dma_device(struct dma_chan *chan)
{
if (chan->dev->chan_dma_dev)
return &chan->dev->device;

return chan->device->dev;
}

#endif /* DMAENGINE_H */