Quelle  imx6qdl-phytec-phycore-som.dtsi   Sprache: unbekannt

// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
/*
 * Copyright (C) 2018 PHYTEC Messtechnik GmbH
 * Author: Christian Hemp <c.hemp@phytec.de>
 */

#include <dt-bindings/gpio/gpio.h>
#include <dt-bindings/regulator/dlg,da9063-regulator.h>

/ {
 aliases {
  rtc1 = &da9062_rtc;
  rtc2 = &snvs_rtc;
 };

 /*
  * Set the minimum memory size here and
  * let the bootloader set the real size.
  */
 memory@10000000 {
  device_type = "memory";
  reg = <0x10000000 0x8000000>;
 };

 gpio_leds_som: somleds {
  compatible = "gpio-leds";
  pinctrl-names = "default";
  pinctrl-0 = <&pinctrl_gpioleds_som>;

  som-led-green {
   label = "phycore:green";
   gpios = <&gpio1 4 GPIO_ACTIVE_HIGH>;
   linux,default-trigger = "heartbeat";
  };
 };
};

&ecspi1 {
 pinctrl-names = "default";
 pinctrl-0 = <&pinctrl_ecspi1>;
 cs-gpios = <&gpio3 19 GPIO_ACTIVE_LOW>;
 status = "okay";

 m25p80: flash@0 {
  compatible = "jedec,spi-nor";
  spi-max-frequency = <20000000>;
  reg = <0>;
  status = "disabled";
 };
};

&fec {
 pinctrl-names = "default";
 pinctrl-0 = <&pinctrl_enet>;
 phy-handle = <ðphy>;
 phy-mode = "rgmii";
 phy-supply = <&vdd_eth_io>;
 phy-reset-gpios = <&gpio1 14 GPIO_ACTIVE_LOW>;
 status = "disabled";

 mdio {
  #address-cells = <1>;
  #size-cells = <0>;

  ethphy: ethernet-phy@3 {
   reg = <3>;
   txc-skew-ps = <1680>;
   rxc-skew-ps = <1860>;
  };
 };
};

&gpmi {
 pinctrl-names = "default";
 pinctrl-0 = <&pinctrl_gpmi_nand>;
 nand-on-flash-bbt;
 status = "disabled";
};

&i2c3 {
 pinctrl-names = "default", "gpio";
 pinctrl-0 = <&pinctrl_i2c3>;
 pinctrl-1 = <&pinctrl_i2c3_gpio>;
 scl-gpios = <&gpio1 5 (GPIO_ACTIVE_HIGH | GPIO_OPEN_DRAIN)>;
 sda-gpios = <&gpio1 6 (GPIO_ACTIVE_HIGH | GPIO_OPEN_DRAIN)>;
 clock-frequency = <400000>;
 status = "okay";

 eeprom@50 {
  compatible = "st,24c32", "atmel,24c32";
  pagesize = <32>;
  reg = <0x50>;
 };

 pmic: pmic@58 {
  compatible = "dlg,da9062";
  pinctrl-names = "default";
  pinctrl-0 = <&pinctrl_pmic>;
  reg = <0x58>;
  interrupt-parent = <&gpio1>;
  interrupts = <2 IRQ_TYPE_LEVEL_LOW>;
  interrupt-controller;
  #interrupt-cells = <2>;
  gpio-controller;
  #gpio-cells = <2>;

  da9062_rtc: rtc {
   compatible = "dlg,da9062-rtc";
  };

  da9062_onkey: onkey {
   compatible = "dlg,da9062-onkey";
  };

  watchdog {
   compatible = "dlg,da9062-watchdog";
   dlg,use-sw-pm;
  };

  thermal {
   compatible = "dlg,da9062-thermal";
   status = "disabled";
  };

  gpio {
   compatible = "dlg,da9062-gpio";
   status = "disabled";
  };

  regulators {
   vdd_arm: buck1 {
    regulator-name = "vdd_arm";
    regulator-min-microvolt = <925000>;
    regulator-max-microvolt = <1380000>;
    regulator-initial-mode = <DA9063_BUCK_MODE_SYNC>;
    regulator-always-on;
   };

   vdd_soc: buck2 {
    regulator-name = "vdd_soc";
    regulator-min-microvolt = <1150000>;
    regulator-max-microvolt = <1380000>;
    regulator-initial-mode = <DA9063_BUCK_MODE_SYNC>;
    regulator-always-on;
   };

   vdd_ddr3_1p5: buck3 {
    regulator-name = "vdd_ddr3";
    regulator-min-microvolt = <1500000>;
    regulator-max-microvolt = <1500000>;
    regulator-initial-mode = <DA9063_BUCK_MODE_SYNC>;
    regulator-always-on;
   };

   vdd_eth_1p2: buck4 {
    regulator-name = "vdd_eth";
    regulator-min-microvolt = <1200000>;
    regulator-max-microvolt = <1200000>;
    regulator-initial-mode = <DA9063_BUCK_MODE_SYNC>;
    regulator-always-on;
   };

   vdd_snvs: ldo1 {
    regulator-name = "vdd_snvs";
    regulator-min-microvolt = <3000000>;
    regulator-max-microvolt = <3000000>;
    regulator-always-on;
   };

   vdd_high: ldo2 {
    regulator-name = "vdd_high";
    regulator-min-microvolt = <3000000>;
    regulator-max-microvolt = <3000000>;
    regulator-always-on;
   };

   vdd_eth_io: ldo3 {
    regulator-name = "vdd_eth_io";
    regulator-min-microvolt = <2500000>;
    regulator-max-microvolt = <2500000>;
   };

   vdd_emmc_1p8: ldo4 {
    regulator-name = "vdd_emmc";
    regulator-min-microvolt = <1800000>;
    regulator-max-microvolt = <1800000>;
   };
  };
 };
};

®_arm {
 vin-supply = <&vdd_arm>;
};

®_pu {
 vin-supply = <&vdd_soc>;
};

®_soc {
 vin-supply = <&vdd_soc>;
};

&snvs_poweroff {
 status = "okay";
};

&usdhc4 {
 pinctrl-names = "default";
 pinctrl-0 = <&pinctrl_usdhc4>;
 bus-width = <8>;
 non-removable;
 status = "disabled";
};

&iomuxc {
 pinctrl_enet: enetgrp {
  fsl,pins = <
   MX6QDL_PAD_ENET_MDIO__ENET_MDIO  0x1b0b0
   MX6QDL_PAD_ENET_MDC__ENET_MDC  0x1b0b0
   MX6QDL_PAD_RGMII_TXC__RGMII_TXC  0x1b0b0
   MX6QDL_PAD_RGMII_TD0__RGMII_TD0  0x1b0b0
   MX6QDL_PAD_RGMII_TD1__RGMII_TD1  0x1b0b0
   MX6QDL_PAD_RGMII_TD2__RGMII_TD2  0x1b0b0
   MX6QDL_PAD_RGMII_TD3__RGMII_TD3  0x1b0b0
   MX6QDL_PAD_RGMII_TX_CTL__RGMII_TX_CTL 0x1b0b0
   MX6QDL_PAD_ENET_REF_CLK__ENET_TX_CLK 0x1b0b0
   MX6QDL_PAD_RGMII_RXC__RGMII_RXC  0x1b0b0
   MX6QDL_PAD_RGMII_RD0__RGMII_RD0  0x1b0b0
   MX6QDL_PAD_RGMII_RD1__RGMII_RD1  0x1b0b0
   MX6QDL_PAD_RGMII_RD2__RGMII_RD2  0x1b0b0
   MX6QDL_PAD_RGMII_RD3__RGMII_RD3  0x1b0b0
   MX6QDL_PAD_RGMII_RX_CTL__RGMII_RX_CTL 0x1b0b0
   MX6QDL_PAD_ENET_TX_EN__ENET_TX_EN 0x1b0b0
   MX6QDL_PAD_SD2_DAT1__GPIO1_IO14  0x1b0b0
  >;
 };

 pinctrl_gpioleds_som: gpioledssomgrp {
  fsl,pins = <
   MX6QDL_PAD_GPIO_4__GPIO1_IO04  0x1b0b0
  >;
 };

 pinctrl_gpmi_nand: gpminandgrp {
  fsl,pins = <
   MX6QDL_PAD_NANDF_CLE__NAND_CLE  0xb0b1
   MX6QDL_PAD_NANDF_ALE__NAND_ALE  0xb0b1
   MX6QDL_PAD_NANDF_WP_B__NAND_WP_B 0xb0b1
   MX6QDL_PAD_NANDF_RB0__NAND_READY_B 0xb000
   MX6QDL_PAD_NANDF_CS0__NAND_CE0_B 0xb0b1
   MX6QDL_PAD_NANDF_CS1__NAND_CE1_B 0xb0b1
   MX6QDL_PAD_NANDF_CS2__NAND_CE2_B 0xb0b1
   MX6QDL_PAD_NANDF_CS3__NAND_CE3_B 0xb0b1
   MX6QDL_PAD_SD4_CMD__NAND_RE_B  0xb0b1
   MX6QDL_PAD_SD4_CLK__NAND_WE_B  0xb0b1
   MX6QDL_PAD_NANDF_D0__NAND_DATA00 0xb0b1
   MX6QDL_PAD_NANDF_D1__NAND_DATA01 0xb0b1
   MX6QDL_PAD_NANDF_D2__NAND_DATA02 0xb0b1
   MX6QDL_PAD_NANDF_D3__NAND_DATA03 0xb0b1
   MX6QDL_PAD_NANDF_D4__NAND_DATA04 0xb0b1
   MX6QDL_PAD_NANDF_D5__NAND_DATA05 0xb0b1
   MX6QDL_PAD_NANDF_D6__NAND_DATA06 0xb0b1
   MX6QDL_PAD_NANDF_D7__NAND_DATA07 0xb0b1
   MX6QDL_PAD_SD4_DAT0__NAND_DQS  0x00b1
  >;
 };

 pinctrl_i2c3: i2c3grp {
  fsl,pins = <
   MX6QDL_PAD_GPIO_6__I2C3_SDA  0x4001b8b1
   MX6QDL_PAD_GPIO_5__I2C3_SCL  0x4001b8b1
  >;
 };

 pinctrl_i2c3_gpio: i2c3gpiogrp {
  fsl,pins = <
   MX6QDL_PAD_GPIO_6__GPIO1_IO06 0x4001b8b1
   MX6QDL_PAD_GPIO_5__GPIO1_IO05 0x4001b8b1
  >;
 };

 pinctrl_ecspi1: ecspi1grp {
  fsl,pins = <
   MX6QDL_PAD_EIM_D16__ECSPI1_SCLK  0x100b1
   MX6QDL_PAD_EIM_D17__ECSPI1_MISO  0x100b1
   MX6QDL_PAD_EIM_D18__ECSPI1_MOSI  0x100b1
   MX6QDL_PAD_EIM_D19__GPIO3_IO19  0x1b0b0
  >;
 };

 pinctrl_pmic: pmicgrp {
  fsl,pins = <
   MX6QDL_PAD_GPIO_2__GPIO1_IO02  0x1b0b0
  >;
 };

 pinctrl_usdhc4: usdhc4grp {
  fsl,pins = <
   MX6QDL_PAD_SD4_CMD__SD4_CMD  0x17059
   MX6QDL_PAD_SD4_CLK__SD4_CLK  0x10059
   MX6QDL_PAD_SD4_DAT0__SD4_DATA0  0x17059
   MX6QDL_PAD_SD4_DAT1__SD4_DATA1  0x17059
   MX6QDL_PAD_SD4_DAT2__SD4_DATA2  0x17059
   MX6QDL_PAD_SD4_DAT3__SD4_DATA3  0x17059
   MX6QDL_PAD_SD4_DAT4__SD4_DATA4  0x17059
   MX6QDL_PAD_SD4_DAT5__SD4_DATA5  0x17059
   MX6QDL_PAD_SD4_DAT6__SD4_DATA6  0x17059
   MX6QDL_PAD_SD4_DAT7__SD4_DATA7  0x17059
  >;
 };
};

&wdog1 {
 /*
  * Rely on PMIC reboot handler. Internal i.MX6 watchdog, that is also
  * used for reboot, does not reset all external PMIC voltages on reset.
  */
 status = "disabled";
};