Quelle  imx6ul-phytec-segin.dtsi   Sprache: unbekannt

// SPDX-License-Identifier: GPL-2.0
/*
 * Copyright (C) 2016 PHYTEC Messtechnik GmbH
 * Author: Christian Hemp <c.hemp@phytec.de>
 */

/ {
 model = "PHYTEC phyBOARD-Segin i.MX6 UltraLite";
 compatible = "phytec,imx6ul-pbacd-10", "phytec,imx6ul-pcl063", "fsl,imx6ul";

 aliases {
  rtc0 = &i2c_rtc;
  rtc1 = &snvs_rtc;
 };

 reg_sound_1v8: regulator-1v8 {
  compatible = "regulator-fixed";
  regulator-name = "i2s-audio-1v8";
  regulator-min-microvolt = <1800000>;
  regulator-max-microvolt = <1800000>;
  status = "disabled";
 };

 reg_sound_3v3: regulator-3v3 {
  compatible = "regulator-fixed";
  regulator-name = "i2s-audio-3v3";
  regulator-min-microvolt = <3300000>;
  regulator-max-microvolt = <3300000>;
  status = "disabled";
 };

 reg_can1_en: regulator-can1 {
  compatible = "regulator-fixed";
  pinctrl-names = "default";
  pinctrl-0 = <&princtrl_flexcan1_en>;
  regulator-name = "Can";
  regulator-min-microvolt = <3300000>;
  regulator-max-microvolt = <3300000>;
  gpio = <&gpio5 2 GPIO_ACTIVE_HIGH>;
  enable-active-high;
  status = "disabled";
 };

 reg_adc1_vref_3v3: regulator-vref-3v3 {
  compatible = "regulator-fixed";
  regulator-name = "vref-3v3";
  regulator-min-microvolt = <3300000>;
  regulator-max-microvolt = <3300000>;
 };

 sound: sound {
  compatible = "simple-audio-card";
  simple-audio-card,name = "phyBOARD-Segin-TLV320AIC3007";
  simple-audio-card,format = "i2s";
  simple-audio-card,bitclock-master = <&dailink_master>;
  simple-audio-card,frame-master = <&dailink_master>;
  simple-audio-card,widgets =
   "Line", "Line In",
   "Line", "Line Out",
   "Speaker", "Speaker";
  simple-audio-card,routing =
   "Line Out", "LLOUT",
   "Line Out", "RLOUT",
   "Speaker", "SPOP",
   "Speaker", "SPOM",
   "LINE1L", "Line In",
   "LINE1R", "Line In";
  status = "disabled";

  simple-audio-card,cpu {
   sound-dai = <&sai2>;
  };

  dailink_master: simple-audio-card,codec {
   sound-dai = <&tlv320>;
   clocks = <&clks IMX6UL_CLK_SAI2>;
  };
 };

};

&adc1 {
 pinctrl-names = "default";
 pinctrl-0 = <&pinctrl_adc1>;
 vref-supply = <®_adc1_vref_3v3>;
 status = "disabled";
};

&can1 {
 pinctrl-names = "default";
 pinctrl-0 = <&pinctrl_flexcan1>;
 xceiver-supply = <®_can1_en>;
 status = "disabled";
};

&clks {
 assigned-clocks = <&clks IMX6UL_CLK_PLL4_AUDIO_DIV>;
 assigned-clock-rates = <786432000>;
};

&ecspi3 {
 pinctrl-names = "default";
 pinctrl-0 = <&pinctrl_ecspi3>;
 cs-gpios = <&gpio1 20 GPIO_ACTIVE_LOW>;
 status = "disabled";
};

&fec2 {
 pinctrl-names = "default";
 pinctrl-0 = <&pinctrl_enet2>;
 phy-mode = "rmii";
 phy-handle = <ðphy2>;
 status = "disabled";
};

&i2c1 {
 tlv320: codec@18 {
  compatible = "ti,tlv320aic3007";
  #sound-dai-cells = <0>;
  reg = <0x18>;
  AVDD-supply = <®_sound_3v3>;
  IOVDD-supply = <®_sound_3v3>;
  DRVDD-supply = <®_sound_3v3>;
  DVDD-supply = <®_sound_1v8>;
  status = "disabled";
 };

 i2c_rtc: rtc@68 {
  pinctrl-names = "default";
  pinctrl-0 = <&pinctrl_rtc_int>;
  compatible = "microcrystal,rv4162";
  reg = <0x68>;
  interrupt-parent = <&gpio5>;
  interrupts = <1 IRQ_TYPE_LEVEL_LOW>;
  status = "disabled";
 };
};

&mdio {
 ethphy2: ethernet-phy@2 {
  reg = <2>;
  micrel,led-mode = <1>;
  clocks = <&clks IMX6UL_CLK_ENET2_REF>;
  clock-names = "rmii-ref";
  status = "disabled";
 };
};

&sai2 {
 pinctrl-names = "default";
 pinctrl-0 = <&pinctrl_sai2>;
 assigned-clocks = <&clks IMX6UL_CLK_SAI2_SEL>,
   <&clks IMX6UL_CLK_SAI2>;
 assigned-clock-parents = <&clks IMX6UL_CLK_PLL4_AUDIO_DIV>;
 assigned-clock-rates = <0>, <19200000>;
 fsl,sai-mclk-direction-output;
 status = "disabled";
};

&uart5 {
 pinctrl-names = "default";
 pinctrl-0 = <&pinctrl_uart5>;
 uart-has-rtscts;
 status = "disabled";
};

&usbotg1 {
 pinctrl-names = "default";
 pinctrl-0 = <&pinctrl_usb_otg1_id>;
 dr_mode = "otg";
 status = "disabled";
};

&usbotg2 {
 dr_mode = "host";
 disable-over-current;
 status = "disabled";
};

&usdhc1 {
 pinctrl-names = "default", "state_100mhz", "state_200mhz";
 pinctrl-0 = <&pinctrl_usdhc1>;
 pinctrl-1 = <&pinctrl_usdhc1_100mhz>;
 pinctrl-2 = <&pinctrl_usdhc1_200mhz>;
 cd-gpios = <&gpio1 19 GPIO_ACTIVE_LOW>;
 no-1-8-v;
 keep-power-in-suspend;
 wakeup-source;
 disable-wp;
 status = "disabled";
};

&iomuxc {
 pinctrl_adc1: adc1grp {
  fsl,pins = <
   MX6UL_PAD_GPIO1_IO03__GPIO1_IO03 0xb0
  >;
 };

 pinctrl_ecspi3: ecspi3grp {
  fsl,pins = <
   MX6UL_PAD_UART2_RTS_B__ECSPI3_MISO 0x10b0
   MX6UL_PAD_UART2_CTS_B__ECSPI3_MOSI 0x10b0
   MX6UL_PAD_UART2_RX_DATA__ECSPI3_SCLK 0x10b0
   MX6UL_PAD_UART2_TX_DATA__GPIO1_IO20 0x10b0
  >;
 };

 pinctrl_enet2: enet2grp {
  fsl,pins = <
   MX6UL_PAD_ENET2_RX_EN__ENET2_RX_EN 0x1b0b0
   MX6UL_PAD_ENET2_RX_ER__ENET2_RX_ER 0x1b0b0
   MX6UL_PAD_ENET2_RX_DATA0__ENET2_RDATA00 0x1b0b0
   MX6UL_PAD_ENET2_RX_DATA1__ENET2_RDATA01 0x1b0b0
   MX6UL_PAD_ENET2_TX_EN__ENET2_TX_EN 0x1b010
   MX6UL_PAD_ENET2_TX_DATA0__ENET2_TDATA00 0x1b010
   MX6UL_PAD_ENET2_TX_DATA1__ENET2_TDATA01 0x1b010
   MX6UL_PAD_ENET2_TX_CLK__ENET2_REF_CLK2 0x4001b010
  >;
 };

 pinctrl_flexcan1: flexcan1grp {
  fsl,pins = <
   MX6UL_PAD_UART3_CTS_B__FLEXCAN1_TX 0x0b0b0
   MX6UL_PAD_UART3_RTS_B__FLEXCAN1_RX 0x0b0b0
  >;
 };

 princtrl_flexcan1_en: flexcan1engrp {
  fsl,pins = <
   MX6UL_PAD_SNVS_TAMPER2__GPIO5_IO02 0x17059
  >;
 };

 pinctrl_rtc_int: rtcintgrp {
  fsl,pins = <
   MX6UL_PAD_SNVS_TAMPER1__GPIO5_IO01 0x17059
  >;
 };

 pinctrl_sai2: sai2grp {
  fsl,pins = <
   MX6UL_PAD_JTAG_TDI__SAI2_TX_BCLK 0x17088
   MX6UL_PAD_JTAG_TDO__SAI2_TX_SYNC 0x17088
   MX6UL_PAD_JTAG_TRST_B__SAI2_TX_DATA 0x11088
   MX6UL_PAD_JTAG_TCK__SAI2_RX_DATA 0x11088
   MX6UL_PAD_JTAG_TMS__SAI2_MCLK  0x17088
  >;
 };

 pinctrl_uart5: uart5grp {
  fsl,pins = <
   MX6UL_PAD_UART5_TX_DATA__UART5_DCE_TX 0x1b0b1
   MX6UL_PAD_UART5_RX_DATA__UART5_DCE_RX 0x1b0b1
   MX6UL_PAD_GPIO1_IO08__UART5_DCE_RTS 0x1b0b1
   MX6UL_PAD_GPIO1_IO09__UART5_DCE_CTS 0x1b0b1
  >;
 };

 pinctrl_usb_otg1_id: usbotg1idgrp {
  fsl,pins = <
   MX6UL_PAD_GPIO1_IO00__ANATOP_OTG1_ID 0x17059
  >;
 };

 pinctrl_usdhc1: usdhc1grp {
  fsl,pins = <
   MX6UL_PAD_SD1_CMD__USDHC1_CMD  0x17059
   MX6UL_PAD_SD1_CLK__USDHC1_CLK  0x10059
   MX6UL_PAD_SD1_DATA0__USDHC1_DATA0 0x17059
   MX6UL_PAD_SD1_DATA1__USDHC1_DATA1 0x17059
   MX6UL_PAD_SD1_DATA2__USDHC1_DATA2 0x17059
   MX6UL_PAD_SD1_DATA3__USDHC1_DATA3 0x17059
   MX6UL_PAD_UART1_RTS_B__GPIO1_IO19 0x17059
  >;
 };

 pinctrl_usdhc1_100mhz: usdhc1-100mhz-grp {
  fsl,pins = <
   MX6UL_PAD_SD1_CMD__USDHC1_CMD  0x170b9
   MX6UL_PAD_SD1_CLK__USDHC1_CLK  0x100b9
   MX6UL_PAD_SD1_DATA0__USDHC1_DATA0 0x170b9
   MX6UL_PAD_SD1_DATA1__USDHC1_DATA1 0x170b9
   MX6UL_PAD_SD1_DATA2__USDHC1_DATA2 0x170b9
   MX6UL_PAD_SD1_DATA3__USDHC1_DATA3 0x170b9
  >;
 };

 pinctrl_usdhc1_200mhz: usdhc1-200mhz-grp {
  fsl,pins = <
   MX6UL_PAD_SD1_CMD__USDHC1_CMD  0x170f9
   MX6UL_PAD_SD1_CLK__USDHC1_CLK  0x100f9
   MX6UL_PAD_SD1_DATA0__USDHC1_DATA0 0x170f9
   MX6UL_PAD_SD1_DATA1__USDHC1_DATA1 0x170f9
   MX6UL_PAD_SD1_DATA2__USDHC1_DATA2 0x170f9
   MX6UL_PAD_SD1_DATA3__USDHC1_DATA3 0x170f9
  >;
 };
};