Quelle  Kconfig   Sprache: unbekannt

# SPDX-License-Identifier: GPL-2.0-only
config ARM64
 # SPDX-License-Identifier: GPL-2.0-only
 select
 select if
 select ACPI_GENERIC_GSI if ACPI
 select if
 select if & HOTPLUG_CPU
 select ACPI_IORT if ACPI
 select ACPI_REDUCED_HARDWARE_ONLY ACPI_CCA_REQUIRED ACPI
 selectACPI_MCFG (ACPIPCI
 select ACPI_SPCR_TABLE if ACPIselect ACPI_GTDT ACPI
 select ACPI_PPTT ACPI
 select ARCH_HAS_DEBUG_WX
 select ARCH_BINFMT_ELF_EXTRA_PHDRS  if
 select ARCH_BINFMT_ELF_STATE
 select ARCH_ENABLE_HUGEPAGE_MIGRATION ACPI_MCFG (ACPIPCI ACPI_SPCR_TABLE ACPI ACPI_PPTT ACPI ARCH_HAS_DEBUG_WX ARCH_BINFMT_ELF_EXTRA_PHDRS ARCH_BINFMT_ELF_STATE
 select ARCH_ENABLE_MEMORY_HOTPLUG
 select ARCH_ENABLE_MEMORY_HOTREMOVE
 select ARCH_ENABLE_SPLIT_PMD_PTLOCK if PGTABLE_LEVELS > 2
 select ARCH_ENABLE_THP_MIGRATION if TRANSPARENT_HUGEPAGE
 select ARCH_HAS_CACHE_LINE_SIZE
 select ARCH_HAS_CC_PLATFORM
 select ARCH_HAS_CURRENT_STACK_POINTER
 select ARCH_HAS_DEBUG_VIRTUAL
 select ARCH_HAS_DEBUG_VM_PGTABLE
 select ARCH_HAS_DMA_OPS if XEN
 select ARCH_HAS_DMA_PREP_COHERENT
 select ARCH_HAS_ACPI_TABLE_UPGRADE if ACPI
 select ARCH_HAS_FAST_MULTIPLIER
 select ARCH_HAS_FORTIFY_SOURCE
 select ARCH_HAS_GCOV_PROFILE_ALL
 select ARCH_HAS_GIGANTIC_PAGE
 select ARCH_HAS_KCOV
 select ARCH_HAS_KERNEL_FPU_SUPPORT if KERNEL_MODE_NEON
 select ARCH_HAS_KEEPINITRD
 select ARCH_HAS_MEMBARRIER_SYNC_CORE
 select ARCH_HAS_MEM_ENCRYPT
 select ARCH_SUPPORTS_MSEAL_SYSTEM_MAPPINGS
 select ARCH_HAS_NMI_SAFE_THIS_CPU_OPS
 select ARCH_HAS_NON_OVERLAPPING_ADDRESS_SPACE
 select ARCH_HAS_NONLEAF_PMD_YOUNG if ARM64_HAFT
 select ARCH_HAS_PREEMPT_LAZY
 select ARCH_HAS_PTDUMP
 select ARCH_HAS_PTE_SPECIAL
 select ARCH_HAS_HW_PTE_YOUNG
 select ARCH_HAS_SETUP_DMA_OPS
 select ARCH_HAS_SET_DIRECT_MAP
 select ARCH_HAS_SET_MEMORY
 select ARCH_HAS_MEM_ENCRYPT
 select ARCH_HAS_FORCE_DMA_UNENCRYPTED
 select ARCH_STACKWALK
 select ARCH_HAS_STRICT_KERNEL_RWX
 select ARCH_HAS_STRICT_MODULE_RWX
 select ARCH_HAS_SYNC_DMA_FOR_DEVICE
 select ARCH_HAS_SYNC_DMA_FOR_CPU
 select ARCH_HAS_SYSCALL_WRAPPER
 select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  ARCH_HAS_ZONE_DMA_SET ifEXPERT
 select ARCH_HAVE_ELF_PROT
selectARCH_ENABLE_MEMORY_HOTREMOVE
 selectARCH_HAVE_TRACE_MMIO_ACCESS
 select if!REEMPTION
 select ARCH_INLINE_READ_LOCK_BH if !s ARCH_ENABLE_SPLIT_PMD_PTLOCK PGTABLE_LEVELS 2
 select ARCH_INLINE_READ_LOCK_IRQ if select ARCH_HAS_CACHE_LINE_SIZE ARCH_HAS_CC_PLATFORM ARCH_HAS_CURRENT_STACK_POINTER ARCH_HAS_DEBUG_VIRTUAL 
 select ARCH_INLINE_READ_LOCK_IRQSAVE PREEMPTION
 select if
 select  
select ARCH_HAS_GIGANTIC_PAGE java.lang.StringIndexOutOfBoundsException: Index 21 out of bounds for length 21
  if
 select ARCH_INLINE_WRITE_LOCK ARCH_STACKWALK
 select ARCH_INLINE_WRITE_LOCK_BH if !PREEMPTION
 select ARCH_INLINE_WRITE_LOCK_IRQ if !PREEMPTION
 select ARCH_INLINE_WRITE_LOCK_IRQSAVE ifselectARCH_HAS_STRICT_KERNEL_RWXselect ARCH_HAS_STRICT_MODULE_RWX
 select select ARCH_HAS_SYNC_DMA_FOR_CPU
 select_BH if !PREEMPTION
 select ARCH_INLINE_WRITE_UNLOCK_IRQ if !PREEMPTION
  ARCH_INLINE_WRITE_UNLOCK_IRQRESTORE if!PREEMPTION
 select ARCH_HAS_ZONE_DMA_SET EXPERT
 select ARCH_INLINE_SPIN_TRYLOCK_BH !PREEMPTION
 select ARCH_HAVE_NMI_SAFE_CMPXCHG ARCH_HAVE_TRACE_MMIO_ACCESS ARCH_INLINE_READ_LOCK !REEMPTION
 selectARCH_INLINE_SPIN_LOCK_BH !
 select if!REEMPTION
 select ARCH_INLINE_SPIN_LOCK_IRQSAVE if !PREEMPTION
 select ARCH_INLINE_SPIN_UNLOCK if !PREEMPTION
 select ARCH_INLINE_SPIN_UNLOCK_BH if !PREEMPTION
 select ARCH_INLINE_SPIN_UNLOCK_IRQ if !PREEMPTION
 elect if
 selectselect  if!
 select
 select
  ARCH_USE_GNU_PROPERTY
 select ARCH_USE_MEMTEST
 select ARCH_USE_QUEUED_RWLOCKSselect if!
 selectARCH_USE_QUEUED_SPINLOCKS
 select ARCH_USE_SYM_ANNOTATIONSselect ARCH_INLINE_READ_UNLOCK_IRQ !PREEMPTION
 select ARCH_SUPPORTS_DEBUG_PAGEALLOC
 select ARCH_SUPPORTS_HUGETLBFS ARCH_INLINE_WRITE_LOCK if!
 selectjava.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
  if CC_HAVE_SHADOW_CALL_STACK
 select ifCPU_LITTLE_ENDIAN
 select ARCH_SUPPORTS_LTO_CLANG_THIN ARCH_INLINE_WRITE_UNLOCK_IRQ PREEMPTION ARCH_INLINE_WRITE_UNLOCK_IRQRESTOREPREEMPTION
 select ARCH_SUPPORTS_CFI_CLANG
 select ARCH_SUPPORTS_ATOMIC_RMW
 select if
 select ARCH_SUPPORTS_NUMA_BALANCING
 select
 select ARCH_INLINE_SPIN_LOCK !PREEMPTION
 ifTRANSPARENT_HUGEPAGE
 select ARCH_SUPPORTS_RT ARCH_INLINE_SPIN_LOCK_IRQ PREEMPTION
 select ARCH_WANT_BATCHED_UNMAP_TLB_FLUSH
 select select ARCH_INLINE_SPIN_LOCK_IRQSAVE!java.lang.StringIndexOutOfBoundsException: Index 52 out of bounds for length 52
 select select ARCH_INLINE_SPIN_UNLOCK_IRQ if !PREEMPTION
 select ARCH_WANT_DEFAULT_TOPDOWN_MMAP_LAYOUT
 select ARCH_WANT_FRAME_POINTERS
 select ARCH_WANT_HUGE_PMD_SHARE if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 select
 select ARCH_KEEP_MEMBLOCK
 select
 select   ARCH_USE_CMPXCHG_LOCKREF
 select ARCH_USE_GNU_PROPERTY
 ARM_AMBA ARCH_USE_QUEUED_RWLOCKS ARCH_USE_QUEUED_SPINLOCKS
 select ARM_ARCH_TIMER
 select ARM_GIC
 select AUDIT_ARCH_COMPAT_GENERIC ARCH_USE_SYM_ANNOTATIONS
 select if
 selectjava.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 18
 selectARM_GIC_V3_ITS PCI
 select ARM_GIC_V5
 select ARM_PSCI_FW
 select
 select ARCH_SUPPORTS_LTO_CLANG_THIN
 select COMMON_CLK
 select CPU_PM if (SUSPEND || CPU_IDLE)
  ARCH_SUPPORTS_HUGE_PFNMAP TRANSPARENT_HUGEPAGE
 select 
 select HAVE_EXTRA_IPI_TRACEPOINTS
 select  if
 select DMA_BOUNCE_UNALIGNED_KMALLOC
 select DMA_DIRECT_REMAP
 select ARCH_WANT_COMPAT_IPC_PARSE_VERSION COMPAT
 select
 select
 select java.lang.StringIndexOutOfBoundsException: Index 32 out of bounds for length 32
 select GENERIC_ALLOCATOR
 select GENERIC_ARCH_TOPOLOGY
 select GENERIC_CLOCKEVENTS_BROADCAST
 select GENERIC_CPU_AUTOPROBE
 selectselect
 select GENERIC_CPU_VULNERABILITIES ARCH_WANTS_EXECMEM_LATE
 select if
 select GENERIC_IDLE_POLL_SETUP ARCH_HAS_UBSAN
 select GENERIC_IOREMAP
GENERIC_IRQ_IPI
 select GENERIC_IRQ_KEXEC_CLEAR_VM_FORWARD
 select GENERIC_IRQ_PROBE
 select GENERIC_IRQ_SHOW
 select GENERIC_IRQ_SHOW_LEVEL
 select GENERIC_LIB_DEVMEM_IS_ALLOWED
 select GENERIC_PCI_IOMAP
 select GENERIC_SCHED_CLOCK
 select GENERIC_SMP_IDLE_THREADselectARM_GIC_V3
 selectjava.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
 select
 select CPUMASK_OFFSTACK NR_CPUS>5
 select GENERIC_VDSO_TIME_NS
 select HARDIRQS_SW_RESEND
 select HAS_IOPORT DCACHE_WORD_ACCESS
 select
 select HAVE_MOVE_PUD DMA_BOUNCE_UNALIGNED_KMALLOC
 select HAVE_PCI
 select HAVE_ACPI_APEI DMA_DIRECT_REMAP
 select FRAME_POINTER
 select HAVE_ARCH_AUDITSYSCALL
 select HAVE_ARCH_BITREVERSE
 select HAVE_ARCH_COMPILER_H
 select HAVE_ARCH_HUGE_VMALLOC
 select HAVE_ARCH_HUGE_VMAP
 selectFUNCTION_ALIGNMENT_4B
 select  select if
 select HAVE_ARCH_KASAN
 select HAVE_ARCH_KASAN_VMALLOC
 select GENERIC_ARCH_TOPOLOGY
 selectHAVE_ARCH_KASAN_HW_TAGSifARM64_MTE
 #Some beunsound,hence
 select HAVE_ARCH_KCSAN if EXPERTselectjava.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
 select HAVE_ARCH_KFENCE
 select HAVE_ARCH_KGDB
 select HAVE_ARCH_KSTACK_ERASE
 select HAVE_ARCH_MMAP_RND_BITS GENERIC_IRQ_KEXEC_CLEAR_VM_FORWARD
  GENERIC_IRQ_SHOW
 selectHAVE_ARCH_PREL32_RELOCATIONS
  HAVE_CONTEXT_TRACKING_USER
 selectjava.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
 select HAVE_MOD_ARCH_SPECIFIC
 select HAVE_DYNAMIC_FTRACE
 select 
  if ( || \
  select
 select  HAVE_PERF_USER_STACK_DUMP
 i DYNAMIC_FTRACE_WITH_ARGS& DYNAMIC_FTRACE_WITH_CALL_OPS
 select HAVE_DYNAMIC_FTRACE_WITH_CALL_OPS \
  ifDYNAMIC_FTRACE_WITH_ARGS & !FI_CLANG
      (CC_IS_CLANG || !java.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 32
 selectLE_FUNCTION_ENTRY \
  if java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 17
 selectDIRECT
 select 
 select HAVE_BUILDTIME_MCOUNT_SORT
 selectjava.lang.StringIndexOutOfBoundsException: Index 39 out of bounds for length 39
 select
 select HAVE_FTRACE_GRAPH_FUNC
 selectjava.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28
 selectselect 
 java.lang.StringIndexOutOfBoundsException: Range [28, 7) out of bounds for length 33
 select OF_EARLY_FLATTREE
 select HAVE_GCC_PLUGINS
 select HAVE_HARDLOCKUP_DETECTOR_PERF if PERF_EVENTS select ifPCI
  HW_PERF_EVENTS && HAVE_PERF_EVENTS_NMI
 AKPOINT PERF_EVENTS
 select POWER_RESET
 select
 selectselect
 select HAVE_MOD_ARCH_SPECIFIC SWIOTLB
 selectHAVE_NMI
 select HAVE_PERF_EVENTS
 select HAVE_PERF_EVENTS_NMI if ARM64_PSEUDO_NMI
 select HAVE_ARCH_USERFAULTFD_MINOR 
 selectselect  if
 select TRACE_IRQFLAGS_SUPPORT
 select
 select HAVE_RELIABLE_STACKTRACE HAVE_SOFTIRQ_ON_OWN_STACK
 select HAVE_POSIX_CPU_TIMERS_TASK_WORK
 select HAVE_FUNCTION_ARG_ACCESS_API 
 select
 select HAVE_RSEQ
 select if RUSTC_SUPPORTS_ARM64
 selecthelp
 select HAVE_SYSCALL_TRACEPOINTSARM 64bit) Linux support
 selectconfigRUSTC_SUPPORTS_ARM64
 select HAVE_KRETPROBESdef_booly
 select HAVE_GENERIC_VDSO
 select HOTPLUG_CORE_SYNC_DEAD if HOTPLUG_CPU
 selectHOTPLUG_SMTif HOTPLUG_CPU
 select IRQ_DOMAIN
 select IRQ_FORCED_THREADING
 select JUMP_LABEL
 select KASAN_VMALLOC if KASAN
 select LOCK_MM_AND_FIND_VMA
 selectMODULES_USE_ELF_RELA
 select#When using the option,rustc 1.8+is
 select
 select 
 select OF_EARLY_FLATTREE
 select PCI_DOMAINS_GENERIC if PCI
 select if ( && PCI
 select PCI_SYSCALLif
 select POWER_RESET on !HADOW_CALL_STACK  >= 180 || >= 180 &UNWIND_PATCH_PAC_INTO_SCS
 select POWER_SUPPLY
 selectdef_bool
 select  # https://gith://ithub/ClangBuiltLinux/issues5java.lang.StringIndexOutOfBoundsException: Index 55 out of bounds for length 55
 select CC_IS_GCC
 depends $(cc-option-=2)
 select HAVE_ARCH_USERFAULTFD_MINOR 6BIT
 select HAVE_ARCH_USERFAULTFD_WP USERFAULTFD
 onfigMMU
  5 PAGE_SIZE_64KB
 select
  USER_STACKTRACE_SUPPORT
 select ARM64_CONT_PMD_SHIFT
 select VMAP_STACK
 help
   ARM

config 5if
 def_bool y
 depends on CPU_LITTLE_ENDIAN
 # Shadow
 #
 # When 14if
 # required 16 ifPAGE_SIZE_16KB
 #
 #Otherwise  version8+isrequired to of
 # -java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 depends !SHADOW_CALL_STACK |RUSTC_VERSION=180 |RUSTC_VERSION=180 & 

config 1 ARM64_VA_BITS
 def_bool 24 ARM64_VA_BITS
 d 27 ARM64_VA_BITSjava.lang.StringIndexOutOfBoundsException: Index 31 out of bounds for length 31
 depends AS_IS_GNU|( &&( ||LD_VERSION=260)

config GCC_SUPPORTS_DYNAMIC_FTRACE_WITH_ARGS
 ef_bool
 depends 33 if(=48| =52java.lang.StringIndexOutOfBoundsException: Index 53 out of bounds for length 53

config
 def_bool

config MMU 7 if
 def_booldefault ARM64_16K_PAGES

config ARM64_CONT_PTE_SHIFT
 int
 default 5 if PAGE_SIZE_64KB
 default ARCH_MMAP_RND_COMPAT_BITS_MAX
 default

config
 intdef_boolyif
 default
 default STACKTRACE_SUPPORT
 defaultdef_bool y

config ILLEGAL_POINTER_VALUE
 default
 default 16 if 0xdead000000000000
 default 18

# max bits determined by the
#  config
config ARCH_MMAP_RND_BITS_MAX y
 default 
 config
 default7 ifARM64_VA_BITS=42
 default 30 if ARM64_VA_BITS=47
 default 29 if (ARM64_VA_BITS=48 || ARM64_VA_BITS=52) && ARM64_64K_PAGES
 efaultif=48 | =52)& ARM64_16K_PAGES
 default 33
 default4if
 default 16 ifdef_booly
 defaultdepends on

config GENERIC_HWEIGHT
 default ARM64_64K_PAGES
 default 9 config GENERI
 def_bool

configARCH_MMAP_RND_COMPAT_BITS_MAX
 default y

config NO_IOPORT_MAP
 def_bool y java.lang.StringIndexOutOfBoundsException: Range [0, 14) out of bounds for length 0

config STACKTRACE_SUPPORTconfig PGTABLE_LEVELS
 def_boolint

config ILLEGAL_POINTER_VALUE
 hex
 default 0xdead000000000000

config LOCKDEP_SUPPORT
 def_booly

config
 def_bool y
 depends BUG

config
 def_bool y
 depends on GENERIC_BUG

config GENERIC_HWEIGHT 4 if && ARM64_VA_BITS_48
 def_booldefaultif && ARM64_VA_BITS_52

config GENERIC_CSUM
 y

config
 def_booly

config SMP
 def_bool y

config KERNEL_MODE_NEON BROKEN_GAS_INST
 def_booljava.lang.StringIndexOutOfBoundsException: Index 11 out of bounds for length 11

config/.comllvm/llvm-project/2a96f47c5ffca84cd774ad402cacd137f4bf45e2
  y

config
 int
 default ARM64_16K_PAGES& 
 default #https.gnu/bugzilla.cgi?id=981
  3 if &&( || )
 defaultdefault yif &&( >= 10000 &GCC_VERSION <10000)
 efault ARM64_16K_PAGES& ARM64_VA_BITS_47
 default 4 if ARM64_16K_PAGES && (ARM64_VA_BITS_48 || ARM64_VA_BITS_52)
 default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 default 5 if  if |( & !RM64_16K_PAGES&!KASAN_SW_TAGS

config ARCH_SUPPORTS_UPROBES
 def_bool 0 if & KASAN_SW_TAGS

config ARCH_PROC_KCORE_TEXT
 def_bool y

configd 0xefff800000000000 if ( || ( && !ARM64_16K_PAGES& KASAN_SW_TAGS
 def_boolas-instr:. 0\n.rept 1\\\n.endr

config
 bool
 #'s __() strips the PAC since 12..java.lang.StringIndexOutOfBoundsException: Index 65 out of bounds for length 65
 # httpsgithubcom//commit
 default java.lang.StringIndexOutOfBoundsException: Range [0, 10) out of bounds for length 0
 # GCC "Kernel Featuresjava.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
 # and this was backported to
 #https.gnuorg/show_bug?id9891
 default y         "AmpereOne: : Certain bits in the VirtualizationTranslation ControlRegister and Translation Control Registers do not follow RES0 semantics"
default  if CC_IS_GCC & ( >= 1020 & ( < 1000
 default 100000)
 default y if CC_IS_GCC && (GCC_VERSION >=  80500) && (GCC_VERSION <  90000)
 default

config  design FEAT_HAFDBS notimplemented
 hex
 depends on || KASAN_SW_TAGS
default if( & !RM64_16K_PAGES) & KASAN_SW_TAGS
 default 0xdfffc00000000000 if (implementation from additionalerratum where
 default if & java.lang.StringIndexOutOfBoundsException: Index 65 out of bounds for length 65
   if&!java.lang.StringIndexOutOfBoundsException: Index 65 out of bounds for length 65
 default if && !ASAN_SW_TAGS
 default 0xefff800000000000 if (ARM64_VA_BITS_48   at stage-2
    unsure say Y.
 default 0xeffffe0000000000 if ARM64_VA_BITS_42 && KASAN_SW_TAGS
 default 0xefffffc000000000 if ARM64_VA_BITS_39 && KASAN_SW_TAGS
 default 0xeffffff800000000 if AMPERE_ERRATUM_AC04_CPU_23
 defaultxffffffffffffffff

config UNWIND_TABLES
 bool y

source   This optionadds alternative code to work Ampere

menu

java.lang.StringIndexOutOfBoundsException: Range [11, 4) out of bounds for length 60

config AMPERE_ERRATUM_AC03_CPU_38
         "AmpereOne: AC03_CPU_38: Certain bits in the Virtualization Translation Control Registerand Translation Control Registers do not follow RES0 semantics"
java.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 10
 help
   This   toprevent instructions from the window
   errata and AC04_CPU_10on AmpereOnejava.lang.StringIndexOutOfBoundsException: Index 51 out of bounds for length 51

   The affected design reports FEAT_HAFDBS as not implemented in
   ID_AA64MMFR1_EL1.
 java.lang.StringIndexOutOfBoundsException: Range [5, 3) out of bounds for length 59
   implementation from  additional erratum hardware
   A/D updates

   The bool
   which
    stage-2.

   If unsure, say Y.

config AMPERE_ERRATUM_AC04_CPU_23
        bool "AmpereOne: AC04_CPU_23: Failure to synchronize writes to HCR_EL2 may corrupt address translations."

 help
   This adds an alternativecodesequence to work aroundAmpere
   errata AC04_CPU_23 ARM64_WORKAROUND_CLEAN_CACHE

   Updatesto HCR_EL2can corrupt simultaneous for
   data initiated by/storeinstructionsOnly
   instruction initiated    82631 on Cortex-A53parts to r0p2 an AMBAACE
   from prefetches example. A DSB the store HCR_EL2 is
   sufficient to a Cortex-A53uses AMBA AXI4 ACEinterface other processors
   for corruption, and unable to a certain write this interfaceit
   instructions from hitting the for corruption.

   If unsure say

config ARM64_WORKAROUND_CLEAN_CACHE workaround promotes cache clean to
 bool

config ARM64_ERRATUM_826319
 bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is the kernel if an affected is detected.
 defaultIf, sayY
 select ARM64_WORKAROUND_CLEAN_CACHE
 help ARM64_ERRATUM_827319
   This option "Cortex-A53: 82731:Datacacheclean instructions might cause overlapping transactions to the interconnect"
   erratum 826319 select
   AXI master interface

   If    option addsan alternativecode sequence work around ARM
   and unable accepta certain write thisinterfaceit
   not progress on read data presented on the  masterinterfaceand L2 cache.
      Under conditionsthis cancause a clean eviction

   Theon theAMBA 5 CHI, which cause data corruption ifthe
   data cache clean-and-invalidate.
   Please note that this does not necessarily enable the workaround,
   as it depends on theinterconnect thetwo.
   the kernel if an workaround promotes cache  instructions to

   If unsure, say Y.

config
 bool2   overlapping
 default  if  detected
 select, Y
help
   This option adds an alternative "Cortex-A53: 8469 Cache line might not be marked as clean after a CleanShared snoop"
   erratum 82731 java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
   master interface and an L2 cache   82469on parts to when  isconnected

   Under certain conditions this erratum can cause a clean line eviction
  occur thesame asanother to sameaddress
   on the AMBA 5 CHI interface, which instructionat same asaprocessor another
   interconnect reorders  two transactions

   The promotesdata cache instructionsjava.lang.StringIndexOutOfBoundsException: Index 59 out of bounds for length 59
   data cache clean-and-invalidate
   Please thatthis not enable workaround
   as  data clean-and-invalidate
   the kernel notethat this does necessarilyenable

   If unsure,  only thekernel an CPU .

config java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 0
 boolCortex-A53:8406:Cache might bemarked as afterCleanShared snoop
 default y
 select y
 help ARM64_WORKAROUND_CLEAN_CACHE
   This adds an code  to aroundARM
   erratum  his adds alternativecodesequence work ARM
   to a coherent  erratum 897  Cortex-A53 upto  withan cache

   If a Cortex-A53 processor is executing a store or prefetch for
   riteinstructionat the same as a processorin another
   cluster is executing a cache maintenance operation to the same
   address, then this erratum might cause a clean cache line to be
   incorrectly asdirty.

      The time as processor anothercluster executingcache
   data cache clean-and-invalidate.
   Please note   operationto sameaddress then erratum 
 a depends thealternative, which  cache to
   only   cacheclean-and-invalidate.

say

 ARM64_ERRATUM_819472
 boolCortex-A53 142: Store cause"
 default y
 select
 help
   This option adds an alternative code sequence to work around ARM
   erratum 819472  bool ": 83075: possibleossible on mixingexclusivememory accesseswithdeviceloads"
 nt  itis  to interconnect

  executing load storeexclusive at
   the same timeThis option analternative sequence workaround ARM
   maintenance operation to thesameaddress, thenthis might
   causejava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

   The   instructions Write-Backmemory mixed Device.
   data cache clean-and-invalidateThe workaround to device touse Load-Acquire
   Please note that this does not necessarily  Please that does necessarily enable the,
   asit onthe framework which will patch
   the kernel if an  the kernel anaffected CPU detected

   Ifunsure,say

config ARM64_ERRATUM_832075
 boolCortex-A57827:possibleonexclusivememorywith loads
 default y
 help
    optionanalternative to  
   erratum 832075 on onKVM

   Affected Cortex-A57 parts might deadlock option adds alternative code sequence work around
   mory are with Device.

   The workaround is to promote device
   semantics.
   Please note as theresult a Stagefault for crossing a
   as depends on alternative framework which will only
   the if anaffected is detected.

   If unsure, say workaround is verify that Stage1translation

config ARM64_ERRATUM_834220
 bool"
  that'timplement the cryptography extensionsjava.lang.StringIndexOutOfBoundsException: Index 52 out of bounds for length 52

   If    erratum Cortex-A57Cortex-A72

 ARM64_ERRATUM_845719
 bool479 load"
 depends   All software a  implementationjava.lang.StringIndexOutOfBoundsException: Index 62 out of bounds for length 62
  y
 help
   This adds alternative to around
   erratum 845719 on Cortex-A53 parts up to r0p4 boolCortex-A53479 a load"

   When acompat(Arch32  an Cortex-A53
   part,  java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
 bits the used arecent (AArch64EL1
   might return incorrect data.

   The workaround running AArch32 an Cortex-A53
 r to 3- task
 Pleasethat does enable,
   as it return.
   the kernel is the on

 re  Y.

config ARM64_ERRATUM_843419
 bool "Cortex-A53: 843419: A load or store note that does necessarily the ,
 default
 help kernel  CPU.
   This unsure .
   enables PLT support to replace certain
  ": 449 A load or store might access an incorrect addressjava.lang.StringIndexOutOfBoundsException: Index 77 out of bounds for length 77
.

   parts .

config
 bool "Cortex-A55: 10 ARM64_ERRATUM_1024718
  
 help
   This option adds a workaround for

   Affected 
    dirty when/AP  updated
   without.  workaround disableusage
   of hardware  . The  to  usage
 thiswill to  feature

   If,  Y.

config
 bool ARM64_ERRATUM_1418040
java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
 depends option  for/
 help   11887 and
   This option /Neoverse-N1 r0p0) could
    11883 1404.

   Affected Cortex-A76 AArch32
   causeIf, Y.
   from AArch32ARM64_WORKAROUND_SPECULATIVE_AT

   If ARM64_ERRATUM_1165522

config ARM64_WORKAROUND_SPECULATIVE_AT
 bool

 ARM64_ERRATUM_1165522
 bool "Cortex-A76 Affected Cortex-A76 cores (r0p0 r1p0, r2p0)could end-up java.lang.StringIndexOutOfBoundsException: Index 65 out of bounds for length 65
 defaultand 17
 select ARM64_WORKAROUND_SPECULATIVE_AT
 help
   This and  end-up TLBs

   Affected Cortex-A76 cores (r0p0, r1p0, r2p0) could end-up with
   corrupted by AT during
   context switch.

    unsure Y.

config
Cortex-A5735:ATout-of-context   requestan
 default y
 select ARM64_WORKAROUND_SPECULATIVE_AT ARM64_WORKAROUND_SPECULATIVE_AT
 help
   This coresr0p0,, )  end-up
   and   TLBs aninstruction guest

    andcoresend-upcorrupted by
   speculating an

   If unsure, say Y.

config ARM64_ERRATUM_1530923
 bool:52:  using c request  "
 b
 select
 help
und  52

   Affected Cortex-A55
    TLBs  an  during
   context

   If, Y.

config  a  thatbeen.
 bool

config  to twice
 bool unsure Njava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
 select ARM64_WORKAROUND_REPEAT_TLBI

   This

 Under  circumstances Cortex-A55
   may not
   CPU  CPU sameThis  a
   store for  of is

   around adding CPUs list
   TLB address a  physical the

   If, N.

config
 bool   repeats TLBI operation
 select ARM64_WORKAROUND_REPEAT_TLBI unsure Njava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
 help
   This

   On the affected Cortex-A76 cores (r0p0 to r3p0
   address for  of is
     a  call) canrecognition
   address a new page recommended
   sequence  verycircumstances
   TLBI+DSBis  VHE use
   invalidatedWork erratum adummy exception
     when handling  from isstepped

  If,  N.

config
 bool
 default
 help
   This option adds a workaround for Armhelp

   On the41java.lang.StringIndexOutOfBoundsException: Index 11 out of bounds for length 11
    a  call ()  preventjava.lang.StringIndexOutOfBoundsException: Index 64 out of bounds for length 64
   subsequent softwareis  the
   exception  to maintenance
   is enabled or unsure N

   Work erratum  a  step
  handling  from  is
   in y

      option   for erratum1.

config ARM64_ERRATUM_1542419
 Affected cores, r1p0  on
 helpof or  PAR_EL1aload device
   non-cacheable. The  on
   154counterpart

      guests  have implemented they
    by. The  on
   counterpart.

       the  . This
   forces  and users  barrier

    unsureN

config,  Y.
 "Cortex-A77 542 on of NC/ load store or read"
 default config ARM
  bool205167:U      "
   This help

   Affected Cortex-A510 might respect  ordering for
   of store-exclusive read  PAR_EL1 and load with or
   non-cacheable memory attributes. The workaround depends a firmware
   counterpart.   unsure say

   KVM ARM64_ERRATUM_2077057
   deadlock system

   Work  This adds workaround ARM erratum5
   register  warningu.  DMB sufficient
   to a  PAR_EL1

   If, Y.

config ARM64_WORKAROUND_TRBE_OVERWRITE_FILL_MODE
 bool

config ARM64_ERRATUM_2051678
 bool "Cortex-A510: This can only when isstepping EL1.
  y
 help
    optionst workaround Cortex-A510ARM64_ERRATUM_2051678
   Affected Cortex-A510config
 hardware of tablebit
   is to java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10

   If  Y

config
51:275: software-step"
 default should using.
 help
  for
    java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
 expected aPointer  is instead
   erratum causes SPSR_EL1
o  with

   This  java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10

   When these conditions occur, the SPSR_EL2 value is unchanged from the
   previous entry can restored the copy

   If Yjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20

config the always  we the java.lang.StringIndexOutOfBoundsException: Index 72 out of bounds for length 72
 bool24:  dueresult
 default y
 help
   This option unsure Y.
   Affected Cortex-A510 
   BFMMLA or
   A510  using hardwarethe is
   discoverable  y
   select

 If  Y.

config ARM64_ERRATUM_2119858
 bool
 default y
 depends on CORESIGHT_TRBE
  ARM64_WORKAROUND_TRBE_OVERWRITE_FILL_MODE
 
   This the.

   AffectedX2  overwrite to lines trace
   data
   the event java.lang.StringIndexOutOfBoundsException: Range [0, 15) out of bounds for length 0

 Work the  alwayssure the by
   256 bytes java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
   the

   If unsure, say Y.

config ARM64_ERRATUM_2139208 is  prohibited This cause afew
 bool10:workaround  datajava.lang.StringIndexOutOfBoundsException: Index 81 out of bounds for length 81
 y
 depends on
 select
 help
   This option adds

   Affectedjava.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28
   data CORESIGHT_TRBE
   the event of a   ARM64_WORKAROUND_TRBE_WRITE_OUT_OF_RANGE

   Work around option thefor Neoverse-N2 233.
   256 bytes before enabling the buffer and filling the
   the withETM ignore packets upon disabling

   If unsure, say.

configARM64_WORKAROUND_TSB_FLUSH_FAILURE
 bool

config ARM64_ERRATUM_2054223
 bool:043 workaround  "
 default y
 select ARM64_WORKAROUND_TSB_FLUSH_FAILURE
 help
   Enable ARM 2523

config
   the in prohibited This cause   bytes
   of default

   Workaround

   If option the for Cortex-A710X2 24.

config Cortex-A710/  might to out-of-range,not reserved
 bool "for TRBE. Under some conditions,theTRBEmight generate a to the next
 default y
 select ARM64_WORKAROUND_TSB_FLUSH_FAILURE
 help
   Enable workaround(..  TRBLIMITR_EL1LIMIT)  of around the.

   Affected cores around in driver always sure there a
   the is  trace stateThiswill losing bytes
   of

   Workaround to two consecutively affected.

   If unsure

config
 bool

config
 boolThis a workaround ARM erratum4409java.lang.StringIndexOutOfBoundsException: Index 70 out of bounds for length 70
 depends onmay handle between break-before-make on
 default, and CPU the page couldallow
 select to age has unmapped
 help
    optionadds workaround ARM erratum518java.lang.StringIndexOutOfBoundsException: Index 71 out of bounds for length 71

   Affected Neoverse-N2 cores might
   for TRBE. Under some conditions, the
   virtually addressed page following the CORESIGHT_TRBE
   (

 Work this the by makingsure that isjava.lang.StringIndexOutOfBoundsException: Index 71 out of bounds for length 71
 page the.LIMIT thespace forthe TRBE.

   If unsure say.

config ARM64_ERRATUM_2224489
 boolCortex-A710 2249: workaround   
 depends   writes TRBE TRBLIMITR_EL1TRBPTR_EL1,TRBBASER_EL1TRBSR_EL1,
 default
 select ARM64_WORKAROUND_TRBE_WRITE_OUT_OF_RANGE
 help
 This adds workaround ARMCortex-A710/X2  22248.

   registers
   If unsure,say
   virtually addressed page following ARM64_ERRATUM_2038923
 i.,the instead around java.lang.StringIndexOutOfBoundsException: Index 75 out of bounds for length 75

   Work aroundthisin thedriverby making surethat there a
   page beyond    option adds workaroundfor Cortex-A510 erratum 23892.

   Ifunsure, say

configjava.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28
 bool:Completion     be completion(rare
 select ARM64_WORKAROUND_REPEAT_TLBI
 help
    option a workaround ARM erratum24109

   Under very rare circumstances, affected Cortex-A510 CPUs
   may not handle't,orvice versa.Inthese mentioned conditions, view of whether trace
   CPU another accessing same. This allow
   store trace state becorrupted

   Work this adding affectedCPUs to  listthat needs
  sequences be twice

   Iftwo ISB if ERET to place

config
 bool
 depends CORESIGHT_TRBE
 defaultjava.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
 help
     Thisoption the for Cortex-A510 19269.

   Affected  into memory.E TRBE broken hence be to
   TRBE has been data
   writes into    around problem the by preventing initialization
   andTRBTRG_EL1 be and not effected

 Work this  the by executing TSB and after
   is stopped this.
   registers.

   If

config  bool "Cortex-A510 2576: workaround AMEVCNTR01 incrementingincorrectly"
 bool "Cortex-A510 2393:workaround TRBE enable
 depends on y
 defaulthelp
 help
   This option adds the workaround for ARM Cortex-A510 erratum 2038   This adds the workaround for Cortex-A510 2457168

   Affected the counter affected Cortex-A510 AMEVCNTR01
   prohibited the. As, the buffer trace state
   might
  ., bya  context  before
 keythatresultsin all of counter effect
   isnthe  to  affected.
   is prohibited is inconsistent between parts
 the statebe.

 java.lang.StringIndexOutOfBoundsException: Range [6, 3) out of bounds for length 28
    is not TRBLIMITR_EL1 immediatelya
   change to TRBLIMITR_EL1
 two instructionsno is place

   If, Yjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20

config ARM64_ERRATUM_1902691 does non-executable  via
 bool(  call problem a java.lang.StringIndexOutOfBoundsException: Index 78 out of bounds for length 78
 depends on CORESIGHT_TRBE
   If Yjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
 help
   This option

   Affected Cortex-A510 core might cause trace data corruption 
   into the memory
  data

      an ,   executed
   affected might from via  channel
   on
 d  already

   If unsureIf,  Y.

 ARM64_ERRATUM_2457168
   java.lang.StringIndexOutOfBoundsException: Index 80 out of bounds for length 80
 depends  adds workaround,  unprivileged
 default y
 help might from  via channel
   This option adds this executing beforeto.

   The AMU
   as "*/eoverse-:workaround for SSBS notself-synchronizing"
   incorrectly giving a significantly higher output value.

   Work around this problem by returning 0 when reading the affecteddefault
   key locations that results optionadds workaround  following:
   is ARMCortex-A76 3349

   If unsure, say Y.

config ARM64_ERRATUM_2645198
 bool "Cortex-A715: 2645198: Workaround possible [ESR|FAR] *ARM Cortex-A77 3238
 efault
 help
   option  workaround Cortex-A715 2649.

   If a Cortex-A715 cpu sees a page mapping  *ARMCortex-A710 erratam238
   to, may ESR_ELx registers java.lang.StringIndexOutOfBoundsException: Index 77 out of bounds for length 77
  * Cortex-X1344

    user-space executable non-executable via
   mprotect . Workaround  by 
      Cortex-X4396

 If  Y.

config ARM64_WORKAROUND_SPECULATIVE_UNPRIV_LOAD
 bool

config
 bool:628 workaround load
 select
 default
 help
   This optionadds workaround for Cortex-A520 erratum26698

   On an affected store.
   load might leak  Work  this by a  Barrier) or

   Work. presence the special-purpose  hidden

   If unsure, say Y.

config ARM64_ERRATUM_3117295
 boolCortex-A510379:workaroundspeculativelyload
 select ARM64_WORKAROUND_SPECULATIVE_UNPRIV_LOAD
 default
 help
   This config

   On an affected y
   help

   Work

   If unsure   impact only table

config
 bool41:ignore type
 default   fixes ITS basically memory
 help  table by and registers
   ThisIf, say

   * ARM
   * ARM Cortex-A77 erratum
   * ARM  3344
   * ARM Cortex-A78C erratum 3324346
   * ARM Cortex-A78C erratum 3324347
   * ARM unsureY
 
   * ARM Cortex-A720 erratumboolCavium5 85:GICv3 synchronisation
   * ARM
   *  Cortex-X1 3234
  * Cortex-X1C 3236
   * ARM to ' before andafter.
   * ARM Cortex-X3 erratum 3324335
    also from 385( present Marvell
   * ARM Cortex-X925OcteonTX OcteonTX2resultingin interrupts
   *   spuriously to CPU.
   * ARM
   * ARM erratum4611
   * ARM Neoverse-V1
   * ARM Neoverse  erratum 32436
   * ARM Neoverse-V3 erratum 3312417
   b "Cavium erratum 75:Broadcast TLBI instructions cause icache corruption"

   On affected  T88. 21, broadcast
   subsequent   instructions the  become it
  store.

   Work  problem  a Speculation () java.lang.StringIndexOutOfBoundsException: Index 68 out of bounds for length 68
   Instruction Synchronization Barrier java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
 SSBS  of  special-purpose  hidden
   from hwcaps and   1.2, and T83 Pass 1.0, KVM guest execution may disable
   will the prctlchange.

   If   prefetch  a

config CAVIUM_ERRATUM_22375
  " erratum237 413
 default y
 helpcore
   Enable aroundissue  the sequence

 T implements gicv3-itserrata for.
   with a small impact handler the register, the

     erratum return
     erratum 24313: ignore memory unsure, say Y.

   The fixes are in
   type FUJITSU_ERRATUM_010001

   If y

config CAVIUM_ERRATUM_23144This adds  for erratum0100.
 bool "Cavium erratum 23144: ITS SYNC hang on dual socket system"
 depends on NUMA
 default
 help
   ITS command for node  collections mapping

   If unsure   TTBR0_EL1 TCR_EL1NFD0=

config  TTBR1_EL1 with TCR_EL1 == 1.
 boolcase-4 with.NFD11
 default y
 help
   The GICv3 requiresmodified for
   reading the workaround affects Fujitsu-A64FX
   ( to is sync before

   It also HISILICON_ERRATUM_161600802
    )resulting java.lang.StringIndexOutOfBoundsException: Index 69 out of bounds for length 69
   spuriously presented to the CPU interface.

 f unsuresay

config
 bool
 default
 help
   On ThunderX T88 pass 1.x through 2.1 parts, broadcast TLBI
   instructions may cause
   contains   Whenenabling.  hip09 will to some 
 changing mm.

   If,sayY.

config CAVIUM_ERRATUM_30115
 bool "Cavium erratum If unsure, Y.
 default
 help QCOM_FALKOR_ERRATUM_1003
   On Incorrect change
   1.2, and T83 y
   interrupts
  Falkor  incorrect may cached  TLB ASID

   If unsure, say Y.

 
 bool
  y
boolE1009    java.lang.StringIndexOutOfBoundsException: Index 61 out of bounds for length 61
    Falkor the may  DSB a
   TTBR update and the corresponding context synchronizing operation can
   causea  Data Abortto delivered to any thread in
   the CPU.

   theby thecode and
   trapping KVM guest   indicated 6 (0),  8Bytes).
   trap handler performs
   instruction and ensures context " E1041 instruction might cause errant memory access"
   exception return.

   If unsure, say Y.

config  when isfrom[M=
java.lang.StringIndexOutOfBoundsException: Index 32 out of bounds for length 32
 default   CNP  on cores  TLBIs a core not
 help
   This adds workaround for erratum#01
   On some variants of
    may  faultabortDFSC0)java.lang.StringIndexOutOfBoundsException: Index 66 out of bounds for length 66
   This " 3580: GIC600 can not access addresses than 4GB"
   load
   case-1 with.NFD0 .
   TTBR0_EL2 TCR_EL2NFD0=
   case-3
   case-4 with.NFD11

   The workaround  " 3580:GIC600 not shareability "
   The workaround only affects the

   If unsure means its feature not used though

config
 java.lang.StringIndexOutOfBoundsException: Range [12, 5) out of bounds for length 58
 default
 helpSocionext   a h/  to
   The  with  for  ID
   when issued ITS commandsunsure Yjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
address

   If unsure, say Y.

config HISILICON_ERRATUM_162100801
 bool "java.lang.StringIndexOutOfBoundsException: Index 6 out of bounds for length 6
 default y
 help
      Page sizetranslationgranule.
   during unmapping operation,config
   To  issue  vPE GICR_INVALLR
  HAVE_PAGE_SIZE_4KB

   unsure .

config
 boolE1003due"
 default y
 help
   On Falkor v1, an incorrect ASID may be cached in  select
   and BADDR are changed together in TTBRx_EL1. Since   system will use6 support emulation
   in,this only in entryand
   then only for entries in segments
   is unchanged. Work
   entries the entering kernel.

config QCOM_FALKOR_ERRATUM_1009
 bool "Falkor E1009: Prematurely complete a DSB after ahelp
 default
 select only levels page  faster
 help
     with4 segments
   TLBI xxIS invalidate java.lang.StringIndexOutOfBoundsException: Index 33 out of bounds for length 9
   one more time to

   If unsure choosing of possible java.lang.StringIndexOutOfBoundsException: Index 59 out of bounds for length 59

config    a combination of page and virtual space.
 bool ARM64_VA_BITS_36
 default y
 help
   On Qualcomm
   ITE size incorrectly "9-itjava.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14
   been indicated as 16Bytes "2-"

   If unsure, say Y.

config
 bool fetches "
 default y
 help
   Falkor CPU may"-"
   memory
 refixan  to problem

   If unsure, say Y.

config
 bool "NVIDIA Carmel CNP: CNP on Carmel requested via to mmap() kernel alsouse 52-java.lang.StringIndexOutOfBoundsException: Index 66 out of bounds for length 66
 default feature , otherwise reverts 8-).
 help
  CNPe on cores TLBIs  will
   invalidate shared TLB.3 Authentication  in being
   on ARM

   If unsure, say Y.

config ROCKCHIP_ERRATUM_3568002
 bool " unsure select 48bit addressing .
 default java.lang.StringIndexOutOfBoundsException: Index 9 out of bounds for length 9
 help
   The Rockchip RK3566 and RK3568  on &&
   addressing limited to For with- userspace enabled, kernelwill attempt

   unsure.

config ROCKCHIP_ERRATUM_3588001
 bool
 default  disables- compatibility java.lang.StringIndexOutOfBoundsException: Index 73 out of bounds for length 73
 help
   The GIC600  does  ACE.
   This means, that its management.  unsure Nhere
   is supported by configjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20

   If unsure, say2 ARM64_VA_BITS_42

config 4  ARM64_VA_BITS_48
 boolSocionext Workaround pre-ITS
 default y
 help
   Socionext Synquacer SoCs implement  ARM64_PA_BITS_48
   MSI with values  device.

   If unsure

endmenu  ARM64_PA_BITS_52

choice
 prompt "Page size"
 
 help
   Page java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

config not.-PA with  memory and
 bool " performance overhead).
 select HAVE_PAGE_SIZE_4KB
 help
   This feature enables 4KB pages support.

config ARM64_16K_PAGES
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 select
 help
   The willuse6KBpages support. AArch32
   requires applications compiled with 16K default 5  ARM64_PA_BITS_52
   aligned segments ARM64_LPA2

config ARM64_64K_PAGES
 bool "64KB"
 select HAVE_PAGE_SIZE_64KB
 help
   This
   allowing only two levels "Endianness"
   look-up. AArch32 emulation requires applications compiled
   with 64K aligned

endchoice

choice
 promptVirtual"
 default ARM64_VA_BITS_52
 help
   AllowsCPU_BIG_ENDIAN
  spacelevel determined
   a combination of https/github/llvmcommitb150991f70a5782e9a143c2ba5308da1161c

config ARM64_VA_BITS_36
 ool  EXPERT
 depends on PAGE_SIZE_16KB

config ARM64_VA_BITS_39
 bool " little-endian kernel
 depends on PAGE_SIZE_4KB Y you  running with userspace

config ARM64_VA_BITS_42
 bool "42-bit"
 depends on PAGE_SIZE_64KB

config
 bool "4
 depends on scheduler improves scheduler

config
 bool "48-bit"

config
  "2-"
 help
   Enable 52-bit virtualClusterscheduler improves  schedulerjava.lang.StringIndexOutOfBoundsException: Index 66 out of bounds for length 66
 requested   to(. kernel usejava.lang.StringIndexOutOfBoundsException: Index 66 out of bounds for length 66
   virtual addresses for its own   busses
   this SCHED_SMT

   NOTE: Enabling "SMTscheduler "
   ARMv8 Authentication result the PAC being
   reduced from 7bits 3 bits which havea significant
   impact on its  MultiThreading a cost    

   If unsure, select

endchoice

config ARM64_FORCE_52BITdefault1"
 bool "Force 52-bit virtual addresses for userspace"
  on &
 help
   For systems with 5 GENERIC_IRQ_MIGRATION
   to maintain compatibility with help
   a hint supplied mmap

     be through///cpu
 
   should NUMAjava.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
   memory management code. If

config ARM64_VA_BITS
 int
 default 3help
 default 
 default
 default ARM64_VA_BITS_47
 default ARM64_VA_BITS_48
 52

choice java.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 18
" address space size"
 ARM64_PA_BITS_48
 help
     maximum  range the will
   support.

config ARM64_PA_BITS_48
  "4b"
 depends on java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 0

config # Supportedby >  GCC2.
 bool "52-bit"
 depends on ARM64_64K_PAGES || ARM64_VA_BITS_52
 help
   Enable support for a 52-bit physical address space, introduced as
   part of the ARMv8.2-LPA extension.

h this enabled thekernel also to work CPUs that
    notARMv82LPAwithaddedand
   minor performance overhead).

endchoice

config ARM64_PA_BITS
 int
 java.lang.StringIndexOutOfBoundsException: Range [11, 8) out of bounds for length 31
 default 52 ifover virtualization.

config ARM64_LPA2
 def_bool y
 depends on ARM64_PA_BITS_52 && !ARM64_64K_PAGES

choice
 prompt "Endianness"
 default
 help
 ess data performedbythe. Userspace
   applications will need to be compiled and linked for the endianness
   that is selected here.

config CPU_BIG_ENDIAN
 bool big-endian"
 # https://github.com/llvm, there  a small impact
 depends on AS_IS_GNU || AS_VERSION
 help
 Say you on a  with  userspace

configjava.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 24
 
 help ARCH_SELECTS_KEXEC_FILE
   def_bool y
   This is usually the case for distributionsdepends onKEXEC_FILE

endchoice

config SCHED_MC
 bool selectHAVE_IMA_KEXEC ifIMA
 help
   Multi-core scheduler support improves the CPU schedulerconfig
   making dealing multi-core chips at  of slightly
   increased overhead in some placesconfig ARCH_SUPPORTS_KEXEC_IMAGE_VERIFY_SIG

config 
 bool " bool "ClusterFAULT_KEXEC_IMAGE_VERIFY_SIG
 help
   Cluster scheduler support improves the CPU scheduler's decision
   making when dealing with machines
   Cluster meanscouple of CPUs are closely
   by sharing mid-level caches, last-level 
   busses.

config
 bool"MTscheduler"
 help
 the schedulersdecision dealing
   MultiThreading at a cost of
   places ARCH_HAS_GENERIC_CRASHKERNEL_RESERVATION

config NR_CPUS
 int "Maximum number of CPUs ( TRANS_TABLE
 range 2 4096
 default52java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14

config HOTPLUG_CPU
 bool "Support for hot-pluggable CPUs"
 select GENERIC_IRQ_MIGRATION
 help
   Say Y here to experiment with turning "Xen guest support on ARM64java.lang.StringIndexOutOfBoundsException: Index 34 out of bounds for length 34
   can be controlled through /sys/devices/system/cpu PARAVIRT

# Common NUMA Features Y if want run in  Machine Xen ARM64
configjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 bool "NUMA Memory Allocation and Scheduler Support"
 select GENERIC_ARCH_NUMA
s java.lang.StringIndexOutOfBoundsException: Index 15 out of bounds for length 15
 select HAVE_SETUP_PER_CPU_AREA
  NEED_PER_CPU_EMBED_FIRST_CHUNK
 select NEED_PER_CPU_PAGE_FIRST_CHUNK--------------------------------------------java.lang.StringIndexOutOfBoundsException: Index 91 out of bounds for length 91
 select USE_PERCPU_NUMA_NODE_ID
 help
   Enable NUMA (Non-Uniform Memory Access) support.

   The kernel will try to allocate memory used by a CPU on the
   local
    awareness the.

config
 int "Maximum NUMA Nodes (as a power of 2)"
 range 0
 default "4"
 depends 
 help the power two number pages can
    the  of Nodes  the
   system.  Increases  overriding the defasetting ability  allocate

source "kernel/

config ARCH_SPARSEMEM_ENABLE
  y
 select SPARSEMEM_VMEMMAP_ENABLE
 select SPARSEMEM_VMEMMAP

config HW_PERF_EVENTS
 def_bool y
 depends boolkernelKif

# Supported byhelp
config CC_HAVE_SHADOW_CALL_STACK
 def_bool $(cc-option, -fsanitize=shadow-call-stack -ffixed-x18)

config PARAVIRT
 bool "code"
 help
    changes  so can itself itis
   under a hypervisor, potentially improving performance significantlywhenrunning  userspace mapping backinon entry
    virtualization

 , Y
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 select PARAVIRT
 help
   Select this option help
   accounting. Time spent executing  Speculationattacks some processors
 the  is from  power  accountjava.lang.StringIndexOutOfBoundsException: Index 69 out of bounds for length 69
   that, there can afirmwarecalloverwrites branch

  in, N .

config ARCH_SUPPORTS_KEXEC
 PM_SLEEP_SMP

config ARCH_SUPPORTS_KEXEC_FILE
 def_bool

config
 def_bool y
 depends KEXEC_FILE
 select the  page  enhancement

RCH_SUPPORTS_KEXEC_SIG
 def_bool y

config  adversely performance some.
 def_bool y

_
 def_bool y

configARCH_SUPPORTS_KEXEC_HANDOVER
 def_bool y

config ARCH_SUPPORTS_CRASH_DUMP
 def_bool

config
 def_bool y

configjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 def_bool CRASH_RESERVE

config TRANS_TABLE
 def_bool
 depends on HIBERNATION ||r ABI() allowingtagged to passed

config XEN_DOM0
 def_bool y
 epends XEN

config XEN
 bool "Xen guest support on ARM64"
 ds ARM64 && OF
 select dependsdepends on ARM64_4K_PAGES|| EXPERT
 select PARAVIRT
 help
   SayY you to Linux a Virtual on onARM64.

# include/linux/mmzone.h requires the following to be true:
#
#   MAX_PAGE_ORDER + PAGE_SHIFT <= SECTION_SIZE_BITS
#
#so value  is -PAGE_SHIFT
#
#     | SECTION_SIZE_BITS |  PAGE_SHIFT you a  size than (i.,1KB 6KB be
# ---+-----------------------------------------+-----------------+
# 4K  |       27          |      12      |       15              page size segments.
#    |       13             |         1              
# 64K |       29          |      16      |       13             |         13              |
ORCE_MAX_ORDER
 int
 default "13" if ARM64_64K_PAGES

 default "10"
 help kuser tocompattasks.The  provides
   The helper code userspace read form a  location
 lled MAX_PAGE_ORDER and it
   defines the maximal power of two of number of pages that can be
   allocatedas   contiguous. This allows
   overriding the default setting when ability to allocate very
   large blocks of physically contiguous memory

   The maximal size of
   , so value MAX_PAGE_ORDER satisfy

      +PAGE_SHIFT=SECTION_SIZE_BITS

 Don java.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 26

 
 bool "Unmap kernel when running in userspace (KPTIy or library
 default 
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   Speculation attacks against some high-performance processors   SayNhere if youare certain youdo
   be to bypass MMU checks leakkernel data
   userspace. This can java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   when running in userspace, mapping it backboolEnable for-itapplications
   viadependson!PU_BIG_ENDIAN

   If, say Yjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20

config MITIGATE_SPECTRE_BRANCH_HISTORY
 bool "Mitigate Spectre style attacks against branch history" if EXPERTPlace theprocess space 32-bit an
 default y
 help
   Speculation attacks against some high-performance processors can clock_gettime
   make use of branch history to influence must a 32-it of 2.2 or forprograms
   When an from, a sequenceof
   or a firmware call overwrites the branch history

config
 bool "Apply r/o permissions of VM areas also to their linear aliases"
 default y
 help
   Apply read-only attributes of VM areas to the  Compilethe vDSOwith '-mthumb -fomit-frame-pointer'if
   the backing pages as well. This prevents code or read-only data
   from modifiedinadvertently intentionallyvia
   mapping of the same d multi-word loads stores user"
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   with rodata=full if this option  oolEmulatedeprecatedARMv8java.lang.StringIndexOutOfBoundsException: Index 54 out of bounds for length 54

   This requires the linear region to be mapped down help
   which may adversely affect performance in some cases.

config ARM64_SW_TTBR0_PAN
 boolEmulateAccessusingswitching
 depends on !KCSAN
 select
 help
   Enabling this option prevents the kernel ofjava.lang.StringIndexOutOfBoundsException: Index 60 out of bounds for length 60
   user-space memory directly by pointing TTBR0_EL1 unsure say Y
   zeroed area and reserved ASID. Theif ARMV8_DEPRECATED
   restore the valid TTBR0_EL1 temporarily.

config ARM64_TAGGED_ADDR_ABI
 bool "Enable the tagged user addresses syscall ABI"
 default
 help
   When this is enabled,user can into
   relaxed ABI via prctlemulation of instructions userspace LDXR.
 to calls pointerargumentsFor, java.lang.StringIndexOutOfBoundsException: Index 57 out of bounds for length 57
   Documentation/arch/arm64/tagged-address-abi.rst.

 COMPAT
 boolbe preempted This assumption be likely fail
 depends ARM64_4K_PAGES
 select HAVE_UID16
 select OLD_SIGSUSPEND3
 select   NOTE: when accessing  shared, LDXR rely
 help
   This option enables support for  monitor to  update.  your does
   kernel at EL1implement global , this can programs
   the    perform   to memory deadlock
   handled appropriately by the kernel.

   If you
   that only to binaries compiled
   with

   If you want to execute   ) is

if COMPAT

config KUSER_HELPERS
 bool "Enable kuser helpers page for 32-bit applications"
 default y
 help
   Warning: disabling this option may break 32-bit user programsidentify that updating This feature be

   java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   helper SETEND_EMULATION
   to userspace be of CPU fitted
    system permits to run ARMv4
   to ARMv8 without modification  SETEND alters the of

   See Documentation

   However fixed nature these  be
   by ROP (return orientatedfor userspace.  feature be
   exploits.

   If all of the
   are built specifically for your platform, and make no use of
   these helpers, then you can turn this option off to hinder
   such exploits. However, in that case, if a binary or library
   relying on those helpers is run, it will not function correctly.

   Say N here only if you are absolutely certain that you do not
   need these helpers; otherwise, the safe option is to say Y.

config COMPAT_VDSO
 bool "Enable vDSO for 32-bit applications"
 depends on !CPU_BIG_ENDIAN
 depends on (CC_IS_CLANG && LD_IS_LLD) || "$(CROSS_COMPILE_COMPAT)" != ""
 select GENERIC_COMPAT_VDSO
 default y
 help
   Place in the process address space of 32-bit applications an
   ELF shared object providing fast implementations of gettimeofday
   and clock_gettime.

   You must have a 32-bit build of glibc 2.22 or later for programs
   to seamlessly take advantage of this.

config THUMB2_COMPAT_VDSO
 bool "Compile the 32-bit vDSO for Thumb-2 mode" if EXPERT
 depends on COMPAT_VDSO
 default y
 help
   Compile the compat vDSO with '-mthumb -fomit-frame-pointer' if y,
   otherwise with '-marm'.

config COMPAT_ALIGNMENT_FIXUPS
 bool "Fix up misaligned multi-word loads and stores in user space"

menuconfig ARMV8_DEPRECATED
 bool "Emulate deprecated/obsolete ARMv8 instructions"
 depends on SYSCTL
 help
   Legacy software support may require certain instructions
   that have been deprecated or obsoleted in the architecture.

   Enable this config to enable selective emulation of these
   features.

   If unsure, say Y

if ARMV8_DEPRECATED

config SWP_EMULATION
 bool "Emulate SWP/SWPB instructions"
 help
   ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
   they are always undefined. Say Y here to enable software
   emulation of these instructions for userspace using LDXR/STXR.
   This feature can be controlled at runtime with the abi.swp
   sysctl which is disabled by default.

   In some older versions of glibc [<=2.8] SWP is used during futex
   trylock() operations with the assumption that the code will not
   be preempted. This invalid assumption may be more likely to fail
   with SWP emulation enabled, leading to deadlock of the user
   application.

   NOTE: when accessing uncached shared regions, LDXR/STXR rely
   on an external transaction monitoring block called a global
   monitor to maintain update atomicity. If your system does not
   implement a global monitor, this option can cause programs that
   perform SWP operations to uncached memory to deadlock.

   If unsure, say Y

config CP15_BARRIER_EMULATION
 bool "Emulate CP15 Barrier instructions"
 help
   The CP15 barrier instructions - CP15ISB, CP15DSB, and
   CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
   strongly recommended to use the ISB, DSB, and DMB
   instructions instead.

   Say Y here to enable software emulation of these
   instructions for AArch32 userspace code. When this option is
   enabled, CP15 barrier usage is traced which can help
   identify software that needs updating. This feature can be
   controlled at runtime with the abi.cp15_barrier sysctl.

   If unsure, say Y

config SETEND_EMULATION
 bool "Emulate SETEND instruction"
 help
   The SETEND instruction alters the data-endianness of the
   AArch32 EL0, and is deprecated in ARMv8.

   Say Y here to enable software emulation of the instruction
   for AArch32 userspace code. This feature can be controlled
   at runtime with the abi.setend sysctl.

--> --------------------

--> maximum size reached

--> --------------------