Quelle  k3-j7200-mcu-wakeup.dtsi   Sprache: unbekannt

// SPDX-License-Identifier: GPL-2.0-only OR MIT
/*
 * Device Tree Source for J7200 SoC Family MCU/WAKEUP Domain peripherals
 *
 * Copyright (C) 2020-2024 Texas Instruments Incorporated - https://www.ti.com/
 */

&cbass_mcu_wakeup {
 dmsc: system-controller@44083000 {
  compatible = "ti,k2g-sci";
  ti,host-id = <12>;

  mbox-names = "rx", "tx";

  mboxes = <&secure_proxy_main 11>,
    <&secure_proxy_main 13>;

  reg-names = "debug_messages";
  reg = <0x00 0x44083000 0x00 0x1000>;

  k3_pds: power-controller {
   compatible = "ti,sci-pm-domain";
   #power-domain-cells = <2>;
   bootph-all;
  };

  k3_clks: clock-controller {
   compatible = "ti,k2g-sci-clk";
   #clock-cells = <2>;
   bootph-all;
  };

  k3_reset: reset-controller {
   compatible = "ti,sci-reset";
   #reset-cells = <2>;
   bootph-all;
  };
 };

 mcu_timer0: timer@40400000 {
  status = "reserved";
  compatible = "ti,am654-timer";
  reg = <0x00 0x40400000 0x00 0x400>;
  interrupts = <GIC_SPI 816 IRQ_TYPE_LEVEL_HIGH>;
  clocks = <&k3_clks 35 1>;
  clock-names = "fck";
  assigned-clocks = <&k3_clks 35 1>;
  assigned-clock-parents = <&k3_clks 35 2>;
  power-domains = <&k3_pds 35 TI_SCI_PD_EXCLUSIVE>;
  bootph-pre-ram;
  ti,timer-pwm;
 };

 mcu_timer1: timer@40410000 {
  status = "reserved";
  compatible = "ti,am654-timer";
  reg = <0x00 0x40410000 0x00 0x400>;
  interrupts = <GIC_SPI 817 IRQ_TYPE_LEVEL_HIGH>;
  clocks = <&k3_clks 71 1>;
  clock-names = "fck";
  assigned-clocks = <&k3_clks 71 1>, <&k3_clks 308 0>;
  assigned-clock-parents = <&k3_clks 71 2>, <&k3_clks 308 1>;
  power-domains = <&k3_pds 71 TI_SCI_PD_EXCLUSIVE>;
  ti,timer-pwm;
 };

 mcu_timer2: timer@40420000 {
  status = "reserved";
  compatible = "ti,am654-timer";
  reg = <0x00 0x40420000 0x00 0x400>;
  interrupts = <GIC_SPI 818 IRQ_TYPE_LEVEL_HIGH>;
  clocks = <&k3_clks 72 1>;
  clock-names = "fck";
  assigned-clocks = <&k3_clks 72 1>;
  assigned-clock-parents = <&k3_clks 72 2>;
  power-domains = <&k3_pds 72 TI_SCI_PD_EXCLUSIVE>;
  ti,timer-pwm;
 };

 mcu_timer3: timer@40430000 {
  status = "reserved";
  compatible = "ti,am654-timer";
  reg = <0x00 0x40430000 0x00 0x400>;
  interrupts = <GIC_SPI 819 IRQ_TYPE_LEVEL_HIGH>;
  clocks = <&k3_clks 73 1>;
  clock-names = "fck";
  assigned-clocks = <&k3_clks 73 1>, <&k3_clks 309 0>;
  assigned-clock-parents = <&k3_clks 73 2>, <&k3_clks 309 1>;
  power-domains = <&k3_pds 73 TI_SCI_PD_EXCLUSIVE>;
  ti,timer-pwm;
 };

 mcu_timer4: timer@40440000 {
  status = "reserved";
  compatible = "ti,am654-timer";
  reg = <0x00 0x40440000 0x00 0x400>;
  interrupts = <GIC_SPI 820 IRQ_TYPE_LEVEL_HIGH>;
  clocks = <&k3_clks 74 1>;
  clock-names = "fck";
  assigned-clocks = <&k3_clks 74 1>;
  assigned-clock-parents = <&k3_clks 74 2>;
  power-domains = <&k3_pds 74 TI_SCI_PD_EXCLUSIVE>;
  ti,timer-pwm;
 };

 mcu_timer5: timer@40450000 {
  status = "reserved";
  compatible = "ti,am654-timer";
  reg = <0x00 0x40450000 0x00 0x400>;
  interrupts = <GIC_SPI 821 IRQ_TYPE_LEVEL_HIGH>;
  clocks = <&k3_clks 75 1>;
  clock-names = "fck";
  assigned-clocks = <&k3_clks 75 1>, <&k3_clks 310 0>;
  assigned-clock-parents = <&k3_clks 75 2>, <&k3_clks 310 1>;
  power-domains = <&k3_pds 75 TI_SCI_PD_EXCLUSIVE>;
  ti,timer-pwm;
 };

 mcu_timer6: timer@40460000 {
  status = "reserved";
  compatible = "ti,am654-timer";
  reg = <0x00 0x40460000 0x00 0x400>;
  interrupts = <GIC_SPI 822 IRQ_TYPE_LEVEL_HIGH>;
  clocks = <&k3_clks 76 1>;
  clock-names = "fck";
  assigned-clocks = <&k3_clks 76 1>;
  assigned-clock-parents = <&k3_clks 76 2>;
  power-domains = <&k3_pds 35 TI_SCI_PD_EXCLUSIVE>;
  ti,timer-pwm;
 };

 mcu_timer7: timer@40470000 {
  status = "reserved";
  compatible = "ti,am654-timer";
  reg = <0x00 0x40470000 0x00 0x400>;
  interrupts = <GIC_SPI 823 IRQ_TYPE_LEVEL_HIGH>;
  clocks = <&k3_clks 77 1>;
  clock-names = "fck";
  assigned-clocks = <&k3_clks 77 1>, <&k3_clks 311 0>;
  assigned-clock-parents = <&k3_clks 77 2>, <&k3_clks 311 1>;
  power-domains = <&k3_pds 77 TI_SCI_PD_EXCLUSIVE>;
  ti,timer-pwm;
 };

 mcu_timer8: timer@40480000 {
  status = "reserved";
  compatible = "ti,am654-timer";
  reg = <0x00 0x40480000 0x00 0x400>;
  interrupts = <GIC_SPI 824 IRQ_TYPE_LEVEL_HIGH>;
  clocks = <&k3_clks 78 1>;
  clock-names = "fck";
  assigned-clocks = <&k3_clks 78 1>;
  assigned-clock-parents = <&k3_clks 78 2>;
  power-domains = <&k3_pds 78 TI_SCI_PD_EXCLUSIVE>;
  ti,timer-pwm;
 };

 mcu_timer9: timer@40490000 {
  status = "reserved";
  compatible = "ti,am654-timer";
  reg = <0x00 0x40490000 0x00 0x400>;
  interrupts = <GIC_SPI 825 IRQ_TYPE_LEVEL_HIGH>;
  clocks = <&k3_clks 79 1>;
  clock-names = "fck";
  assigned-clocks = <&k3_clks 79 1>, <&k3_clks 312 0>;
  assigned-clock-parents = <&k3_clks 79 2>, <&k3_clks 312 1>;
  power-domains = <&k3_pds 79 TI_SCI_PD_EXCLUSIVE>;
  ti,timer-pwm;
 };

 mcu_conf: bus@40f00000 {
  compatible = "simple-bus";
  #address-cells = <1>;
  #size-cells = <1>;
  ranges = <0x0 0x0 0x40f00000 0x20000>;

  cpsw_mac_syscon: ethernet-mac-syscon@200 {
   compatible = "ti,am62p-cpsw-mac-efuse", "syscon";
   reg = <0x200 0x8>;
  };

  phy_gmii_sel: phy@4040 {
   compatible = "ti,am654-phy-gmii-sel";
   reg = <0x4040 0x4>;
   #phy-cells = <1>;
  };

  spi1_linkdis: mux-controller@4060 {
   compatible = "reg-mux";
   reg = <0x4060 0x4>;
   #mux-control-cells = <1>;
   mux-reg-masks = <0x0 0x1>;
  };
 };

 wkup_conf: bus@43000000 {
  compatible = "simple-bus";
  #address-cells = <1>;
  #size-cells = <1>;
  ranges = <0x0 0x00 0x43000000 0x20000>;

  chipid: chipid@14 {
   compatible = "ti,am654-chipid";
   reg = <0x14 0x4>;
   bootph-all;
  };
 };

 /* MCU_TIMERIO pad input CTRLMMR_MCU_TIMER*_CTRL registers */
 mcu_timerio_input: pinctrl@40f04200 {
  compatible = "ti,j7200-padconf", "pinctrl-single";
  reg = <0x0 0x40f04200 0x0 0x28>;
  #pinctrl-cells = <1>;
  pinctrl-single,register-width = <32>;
  pinctrl-single,function-mask = <0x0000000F>;
  status = "reserved";
 };

 /* MCU_TIMERIO pad output CTRLMMR_MCU_TIMERIO*_CTRL registers */
 mcu_timerio_output: pinctrl@40f04280 {
  compatible = "ti,j7200-padconf", "pinctrl-single";
  reg = <0x0 0x40f04280 0x0 0x28>;
  #pinctrl-cells = <1>;
  pinctrl-single,register-width = <32>;
  pinctrl-single,function-mask = <0x0000000F>;
  status = "reserved";
 };

 wkup_pmx0: pinctrl@4301c000 {
  compatible = "ti,j7200-padconf", "pinctrl-single";
  /* Proxy 0 addressing */
  reg = <0x00 0x4301c000 0x00 0x34>;
  #pinctrl-cells = <1>;
  pinctrl-single,register-width = <32>;
  pinctrl-single,function-mask = <0xffffffff>;
 };

 wkup_pmx1: pinctrl@4301c038 {
  compatible = "ti,j7200-padconf", "pinctrl-single";
  /* Proxy 0 addressing */
  reg = <0x00 0x4301c038 0x00 0x8>;
  #pinctrl-cells = <1>;
  pinctrl-single,register-width = <32>;
  pinctrl-single,function-mask = <0xffffffff>;
 };

 wkup_pmx2: pinctrl@4301c068 {
  compatible = "ti,j7200-padconf", "pinctrl-single";
  /* Proxy 0 addressing */
  reg = <0x00 0x4301c068 0x00 0xec>;
  #pinctrl-cells = <1>;
  pinctrl-single,register-width = <32>;
  pinctrl-single,function-mask = <0xffffffff>;
 };

 wkup_pmx3: pinctrl@4301c174 {
  compatible = "ti,j7200-padconf", "pinctrl-single";
  /* Proxy 0 addressing */
  reg = <0x00 0x4301c174 0x00 0x20>;
  #pinctrl-cells = <1>;
  pinctrl-single,register-width = <32>;
  pinctrl-single,function-mask = <0xffffffff>;
 };

 mcu_ram: sram@41c00000 {
  compatible = "mmio-sram";
  reg = <0x00 0x41c00000 0x00 0x100000>;
  ranges = <0x00 0x00 0x41c00000 0x100000>;
  #address-cells = <1>;
  #size-cells = <1>;
 };

 wkup_uart0: serial@42300000 {
  compatible = "ti,j721e-uart", "ti,am654-uart";
  reg = <0x00 0x42300000 0x00 0x100>;
  interrupts = <GIC_SPI 897 IRQ_TYPE_LEVEL_HIGH>;
  clock-frequency = <48000000>;
  power-domains = <&k3_pds 287 TI_SCI_PD_EXCLUSIVE>;
  clocks = <&k3_clks 287 2>;
  clock-names = "fclk";
  status = "disabled";
 };

 mcu_uart0: serial@40a00000 {
  compatible = "ti,j721e-uart", "ti,am654-uart";
  reg = <0x00 0x40a00000 0x00 0x100>;
  interrupts = <GIC_SPI 846 IRQ_TYPE_LEVEL_HIGH>;
  clock-frequency = <96000000>;
  power-domains = <&k3_pds 149 TI_SCI_PD_EXCLUSIVE>;
  clocks = <&k3_clks 149 2>;
  clock-names = "fclk";
  status = "disabled";
 };

 wkup_gpio_intr: interrupt-controller@42200000 {
  compatible = "ti,sci-intr";
  reg = <0x00 0x42200000 0x00 0x400>;
  ti,intr-trigger-type = <1>;
  interrupt-controller;
  interrupt-parent = <&gic500>;
  #interrupt-cells = <1>;
  ti,sci = <&dmsc>;
  ti,sci-dev-id = <137>;
  ti,interrupt-ranges = <16 960 16>;
 };

 wkup_gpio0: gpio@42110000 {
  compatible = "ti,j721e-gpio", "ti,keystone-gpio";
  reg = <0x00 0x42110000 0x00 0x100>;
  gpio-controller;
  #gpio-cells = <2>;
  interrupt-parent = <&wkup_gpio_intr>;
  interrupts = <103>, <104>, <105>, <106>, <107>, <108>;
  interrupt-controller;
  #interrupt-cells = <2>;
  ti,ngpio = <85>;
  ti,davinci-gpio-unbanked = <0>;
  power-domains = <&k3_pds 113 TI_SCI_PD_EXCLUSIVE>;
  clocks = <&k3_clks 113 0>;
  clock-names = "gpio";
  status = "disabled";
 };

 wkup_gpio1: gpio@42100000 {
  compatible = "ti,j721e-gpio", "ti,keystone-gpio";
  reg = <0x00 0x42100000 0x00 0x100>;
  gpio-controller;
  #gpio-cells = <2>;
  interrupt-parent = <&wkup_gpio_intr>;
  interrupts = <112>, <113>, <114>, <115>, <116>, <117>;
  interrupt-controller;
  #interrupt-cells = <2>;
  ti,ngpio = <85>;
  ti,davinci-gpio-unbanked = <0>;
  power-domains = <&k3_pds 114 TI_SCI_PD_EXCLUSIVE>;
  clocks = <&k3_clks 114 0>;
  clock-names = "gpio";
  status = "disabled";
 };

 mcu_navss: bus@28380000 {
  compatible = "simple-bus";
  #address-cells = <2>;
  #size-cells = <2>;
  ranges = <0x00 0x28380000 0x00 0x28380000 0x00 0x03880000>;
  dma-coherent;
  dma-ranges;
  ti,sci-dev-id = <232>;

  mcu_ringacc: ringacc@2b800000 {
   compatible = "ti,am654-navss-ringacc";
   reg = <0x00 0x2b800000 0x00 0x400000>,
         <0x00 0x2b000000 0x00 0x400000>,
         <0x00 0x28590000 0x00 0x100>,
         <0x00 0x2a500000 0x00 0x40000>,
         <0x00 0x28440000 0x00 0x40000>;
   reg-names = "rt", "fifos", "proxy_gcfg",
        "proxy_target", "cfg";
   bootph-all;
   ti,num-rings = <286>;
   ti,sci-rm-range-gp-rings = <0x1>; /* GP ring range */
   ti,sci = <&dmsc>;
   ti,sci-dev-id = <235>;
   msi-parent = <&main_udmass_inta>;
  };

  mcu_udmap: dma-controller@285c0000 {
   compatible = "ti,j721e-navss-mcu-udmap";
   reg = <0x00 0x285c0000 0x00 0x100>,
         <0x00 0x2a800000 0x00 0x40000>,
         <0x00 0x2aa00000 0x00 0x40000>,
         <0x00 0x284a0000 0x00 0x4000>,
         <0x00 0x284c0000 0x00 0x4000>,
         <0x00 0x28400000 0x00 0x2000>;
   reg-names = "gcfg", "rchanrt", "tchanrt",
        "tchan", "rchan", "rflow";
   msi-parent = <&main_udmass_inta>;
   #dma-cells = <1>;
   bootph-all;

   ti,sci = <&dmsc>;
   ti,sci-dev-id = <236>;
   ti,ringacc = <&mcu_ringacc>;

   ti,sci-rm-range-tchan = <0x0d>, /* TX_CHAN */
      <0x0f>; /* TX_HCHAN */
   ti,sci-rm-range-rchan = <0x0a>, /* RX_CHAN */
      <0x0b>; /* RX_HCHAN */
   ti,sci-rm-range-rflow = <0x00>; /* GP RFLOW */
  };
 };

 secure_proxy_mcu: mailbox@2a480000 {
  compatible = "ti,am654-secure-proxy";
  #mbox-cells = <1>;
  reg-names = "target_data", "rt", "scfg";
  reg = <0x0 0x2a480000 0x0 0x80000>,
        <0x0 0x2a380000 0x0 0x80000>,
        <0x0 0x2a400000 0x0 0x80000>;
  bootph-pre-ram;

  /*
   * Marked Disabled:
   * Node is incomplete as it is meant for bootloaders and
   * firmware on non-MPU processors
   */
  status = "disabled";
 };

 mcu_cpsw: ethernet@46000000 {
  compatible = "ti,j721e-cpsw-nuss";
  #address-cells = <2>;
  #size-cells = <2>;
  reg = <0x00 0x46000000 0x00 0x200000>;
  reg-names = "cpsw_nuss";
  ranges = <0x00 0x00 0x00 0x46000000 0x00 0x200000>;
  dma-coherent;
  clocks = <&k3_clks 18 21>;
  clock-names = "fck";
  power-domains = <&k3_pds 18 TI_SCI_PD_EXCLUSIVE>;

  dmas = <&mcu_udmap 0xf000>,
         <&mcu_udmap 0xf001>,
         <&mcu_udmap 0xf002>,
         <&mcu_udmap 0xf003>,
         <&mcu_udmap 0xf004>,
         <&mcu_udmap 0xf005>,
         <&mcu_udmap 0xf006>,
         <&mcu_udmap 0xf007>,
         <&mcu_udmap 0x7000>;
  dma-names = "tx0", "tx1", "tx2", "tx3",
       "tx4", "tx5", "tx6", "tx7",
       "rx";

  ethernet-ports {
   #address-cells = <1>;
   #size-cells = <0>;

   cpsw_port1: port@1 {
    reg = <1>;
    ti,mac-only;
    label = "port1";
    ti,syscon-efuse = <&cpsw_mac_syscon 0x0>;
    phys = <&phy_gmii_sel 1>;
   };
  };

  davinci_mdio: mdio@f00 {
   compatible = "ti,cpsw-mdio","ti,davinci_mdio";
   reg = <0x00 0xf00 0x00 0x100>;
   #address-cells = <1>;
   #size-cells = <0>;
   clocks = <&k3_clks 18 21>;
   clock-names = "fck";
   bus_freq = <1000000>;
  };

  cpts@3d000 {
   compatible = "ti,am65-cpts";
   reg = <0x00 0x3d000 0x00 0x400>;
   clocks = <&k3_clks 18 2>;
   clock-names = "cpts";
   interrupts-extended = <&gic500 GIC_SPI 858 IRQ_TYPE_LEVEL_HIGH>;
   interrupt-names = "cpts";
   ti,cpts-ext-ts-inputs = <4>;
   ti,cpts-periodic-outputs = <2>;
  };
 };

 mcu_i2c0: i2c@40b00000 {
  compatible = "ti,j721e-i2c", "ti,omap4-i2c";
  reg = <0x00 0x40b00000 0x00 0x100>;
  interrupts = <GIC_SPI 852 IRQ_TYPE_LEVEL_HIGH>;
  #address-cells = <1>;
  #size-cells = <0>;
  clock-names = "fck";
  clocks = <&k3_clks 194 1>;
  power-domains = <&k3_pds 194 TI_SCI_PD_EXCLUSIVE>;
  status = "disabled";
 };

 mcu_i2c1: i2c@40b10000 {
  compatible = "ti,j721e-i2c", "ti,omap4-i2c";
  reg = <0x00 0x40b10000 0x00 0x100>;
  interrupts = <GIC_SPI 853 IRQ_TYPE_LEVEL_HIGH>;
  #address-cells = <1>;
  #size-cells = <0>;
  clock-names = "fck";
  clocks = <&k3_clks 195 1>;
  power-domains = <&k3_pds 195 TI_SCI_PD_EXCLUSIVE>;
  status = "disabled";
 };

 wkup_i2c0: i2c@42120000 {
  compatible = "ti,j721e-i2c", "ti,omap4-i2c";
  reg = <0x00 0x42120000 0x00 0x100>;
  interrupts = <GIC_SPI 896 IRQ_TYPE_LEVEL_HIGH>;
  #address-cells = <1>;
  #size-cells = <0>;
  clock-names = "fck";
  clocks = <&k3_clks 197 1>;
  power-domains = <&k3_pds 197 TI_SCI_PD_SHARED>;
  status = "disabled";
 };

 mcu_spi0: spi@40300000 {
  compatible = "ti,am654-mcspi", "ti,omap4-mcspi";
  reg = <0x00 0x040300000 0x00 0x400>;
  interrupts = <GIC_SPI 848 IRQ_TYPE_LEVEL_HIGH>;
  #address-cells = <1>;
  #size-cells = <0>;
  power-domains = <&k3_pds 274 TI_SCI_PD_EXCLUSIVE>;
  clocks = <&k3_clks 274 4>;
  status = "disabled";
 };

 mcu_spi1: spi@40310000 {
  compatible = "ti,am654-mcspi", "ti,omap4-mcspi";
  reg = <0x00 0x040310000 0x00 0x400>;
  interrupts = <GIC_SPI 849 IRQ_TYPE_LEVEL_HIGH>;
  #address-cells = <1>;
  #size-cells = <0>;
  power-domains = <&k3_pds 275 TI_SCI_PD_EXCLUSIVE>;
  clocks = <&k3_clks 275 4>;
  status = "disabled";
 };

 mcu_spi2: spi@40320000 {
  compatible = "ti,am654-mcspi", "ti,omap4-mcspi";
  reg = <0x00 0x040320000 0x00 0x400>;
  interrupts = <GIC_SPI 850 IRQ_TYPE_LEVEL_HIGH>;
  #address-cells = <1>;
  #size-cells = <0>;
  power-domains = <&k3_pds 276 TI_SCI_PD_EXCLUSIVE>;
  clocks = <&k3_clks 276 2>;
  status = "disabled";
 };

 fss: bus@47000000 {
  compatible = "simple-bus";
  #address-cells = <2>;
  #size-cells = <2>;
  ranges = <0x0 0x47000000 0x0 0x47000000 0x0 0x100>, /* FSS Control */
    <0x0 0x47034000 0x0 0x47040000 0x0 0x100>, /* HBMC Control */
    <0x0 0x47040000 0x0 0x47040000 0x0 0x100>, /* OSPI0 Control */
    <0x5 0x00000000 0x5 0x00000000 0x1 0x0000000>; /* HBMC/OSPI0 Memory */

  hbmc_mux: mux-controller@47000004 {
   compatible = "reg-mux";
   reg = <0x00 0x47000004 0x00 0x4>;
   #mux-control-cells = <1>;
   mux-reg-masks = <0x0 0x2>; /* HBMC select */
   bootph-all;
  };

  hbmc: hyperbus@47034000 {
   compatible = "ti,am654-hbmc";
   reg = <0x00 0x47034000 0x00 0x100>,
    <0x05 0x00000000 0x01 0x0000000>;
   power-domains = <&k3_pds 102 TI_SCI_PD_EXCLUSIVE>;
   clocks = <&k3_clks 102 0>;
   assigned-clocks = <&k3_clks 102 5>;
   assigned-clock-rates = <333333333>;
   #address-cells = <2>;
   #size-cells = <1>;
   mux-controls = <&hbmc_mux 0>;
  };

  ospi0: spi@47040000 {
   compatible = "ti,am654-ospi", "cdns,qspi-nor";
   reg = <0x0 0x47040000 0x0 0x100>,
         <0x5 0x00000000 0x1 0x0000000>;
   interrupts = <GIC_SPI 840 IRQ_TYPE_LEVEL_HIGH>;
   cdns,fifo-depth = <256>;
   cdns,fifo-width = <4>;
   cdns,trigger-address = <0x0>;
   clocks = <&k3_clks 103 0>;
   assigned-clocks = <&k3_clks 103 0>;
   assigned-clock-parents = <&k3_clks 103 2>;
   assigned-clock-rates = <166666666>;
   power-domains = <&k3_pds 103 TI_SCI_PD_EXCLUSIVE>;
   #address-cells = <1>;
   #size-cells = <0>;
   status = "disabled";
  };
 };

 tscadc0: tscadc@40200000 {
  compatible = "ti,am3359-tscadc";
  reg = <0x00 0x40200000 0x00 0x1000>;
  interrupts = <GIC_SPI 860 IRQ_TYPE_LEVEL_HIGH>;
  power-domains = <&k3_pds 0 TI_SCI_PD_EXCLUSIVE>;
  clocks = <&k3_clks 0 1>;
  assigned-clocks = <&k3_clks 0 3>;
  assigned-clock-rates = <60000000>;
  clock-names = "fck";
  dmas = <&main_udmap 0x7400>,
   <&main_udmap 0x7401>;
  dma-names = "fifo0", "fifo1";

  adc {
   #io-channel-cells = <1>;
   compatible = "ti,am3359-adc";
  };
 };

 mcu_r5fss0: r5fss@41000000 {
  compatible = "ti,j7200-r5fss";
  ti,cluster-mode = <1>;
  #address-cells = <1>;
  #size-cells = <1>;
  ranges = <0x41000000 0x00 0x41000000 0x20000>,
    <0x41400000 0x00 0x41400000 0x20000>;
  power-domains = <&k3_pds 249 TI_SCI_PD_EXCLUSIVE>;

  mcu_r5fss0_core0: r5f@41000000 {
   compatible = "ti,j7200-r5f";
   reg = <0x41000000 0x00010000>,
         <0x41010000 0x00010000>;
   reg-names = "atcm", "btcm";
   ti,sci = <&dmsc>;
   ti,sci-dev-id = <250>;
   ti,sci-proc-ids = <0x01 0xff>;
   resets = <&k3_reset 250 1>;
   firmware-name = "j7200-mcu-r5f0_0-fw";
   ti,atcm-enable = <1>;
   ti,btcm-enable = <1>;
   ti,loczrama = <1>;
  };

  mcu_r5fss0_core1: r5f@41400000 {
   compatible = "ti,j7200-r5f";
   reg = <0x41400000 0x00008000>,
         <0x41410000 0x00008000>;
   reg-names = "atcm", "btcm";
   ti,sci = <&dmsc>;
   ti,sci-dev-id = <251>;
   ti,sci-proc-ids = <0x02 0xff>;
   resets = <&k3_reset 251 1>;
   firmware-name = "j7200-mcu-r5f0_1-fw";
   ti,atcm-enable = <1>;
   ti,btcm-enable = <1>;
   ti,loczrama = <1>;
  };
 };

 mcu_crypto: crypto@40900000 {
  compatible = "ti,j721e-sa2ul";
  reg = <0x00 0x40900000 0x00 0x1200>;
  power-domains = <&k3_pds 265 TI_SCI_PD_SHARED>;
  #address-cells = <2>;
  #size-cells = <2>;
  ranges = <0x00 0x40900000 0x00 0x40900000 0x00 0x30000>;
  dmas = <&mcu_udmap 0xf501>, <&mcu_udmap 0x7502>,
         <&mcu_udmap 0x7503>;
  dma-names = "tx", "rx1", "rx2";

  rng: rng@40910000 {
   compatible = "inside-secure,safexcel-eip76";
   reg = <0x00 0x40910000 0x00 0x7d>;
   interrupts = <GIC_SPI 945 IRQ_TYPE_LEVEL_HIGH>;
   status = "disabled"; /* Used by OP-TEE */
  };
 };

 wkup_vtm0: temperature-sensor@42040000 {
  compatible = "ti,j7200-vtm";
  reg = <0x00 0x42040000 0x00 0x350>,
        <0x00 0x42050000 0x00 0x350>;
  power-domains = <&k3_pds 154 TI_SCI_PD_EXCLUSIVE>;
  #thermal-sensor-cells = <1>;
  bootph-pre-ram;
 };

 mcu_esm: esm@40800000 {
  compatible = "ti,j721e-esm";
  reg = <0x00 0x40800000 0x00 0x1000>;
  ti,esm-pins = <95>;
  bootph-pre-ram;
 };

 mcu_mcan0: can@40528000 {
  compatible = "bosch,m_can";
  reg = <0x00 0x40528000 0x00 0x200>,
        <0x00 0x40500000 0x00 0x8000>;
  reg-names = "m_can", "message_ram";
  power-domains = <&k3_pds 172 TI_SCI_PD_EXCLUSIVE>;
  clocks = <&k3_clks 172 0>, <&k3_clks 172 2>;
  clock-names = "hclk", "cclk";
  interrupts = <GIC_SPI 832 IRQ_TYPE_LEVEL_HIGH>,
        <GIC_SPI 833 IRQ_TYPE_LEVEL_HIGH>;
  interrupt-names = "int0", "int1";
  bosch,mram-cfg = <0x0 128 64 64 64 64 32 32>;
  status = "disabled";
 };

 mcu_mcan1: can@40568000 {
  compatible = "bosch,m_can";
  reg = <0x00 0x40568000 0x00 0x200>,
        <0x00 0x40540000 0x00 0x8000>;
  reg-names = "m_can", "message_ram";
  power-domains = <&k3_pds 173 TI_SCI_PD_EXCLUSIVE>;
  clocks = <&k3_clks 173 0>, <&k3_clks 173 2>;
  clock-names = "hclk", "cclk";
  interrupts = <GIC_SPI 835 IRQ_TYPE_LEVEL_HIGH>,
        <GIC_SPI 836 IRQ_TYPE_LEVEL_HIGH>;
  interrupt-names = "int0", "int1";
  bosch,mram-cfg = <0x0 128 64 64 64 64 32 32>;
  status = "disabled";
 };
};