/* The A23 APB0 clock is a standard 2 bit wide divider clock */
clk = clk_register_divider(NULL, clk_name, clk_parent, 0, reg,
0, 2, 0, NULL); if (IS_ERR(clk)) return clk;
ret = of_clk_add_provider(node, of_clk_src_simple_get, clk); if (ret) goto err_unregister;
reg = of_io_request_and_map(node, 0, of_node_full_name(node)); if (IS_ERR(reg)) { /* * This happens with clk nodes instantiated through mfd, * as those do not have their resources assigned in the * device tree. Do not print an error in this case.
*/ if (PTR_ERR(reg) != -EINVAL)
pr_err("Could not get registers for a23-apb0-clk\n");
return;
}
clk = sun8i_a23_apb0_register(node, reg); if (IS_ERR(clk)) goto err_unmap;
Die Informationen auf dieser Webseite wurden
nach bestem Wissen sorgfältig zusammengestellt. Es wird jedoch weder Vollständigkeit, noch Richtigkeit,
noch Qualität der bereit gestellten Informationen zugesichert.
Bemerkung:
Die farbliche Syntaxdarstellung und die Messung sind noch experimentell.