Quelle  dpaa_eth.c   Sprache: C

// SPDX-License-Identifier: BSD-3-Clause OR GPL-2.0-or-later
/*
 * Copyright 2008 - 2016 Freescale Semiconductor Inc.
 * Copyright 2020 NXP
 */

#define pr_fmt(fmt) KBUILD_MODNAME ": " fmt

#include <linux/init.h>
#include <linux/mod_devicetable.h>
#include <linux/module.h>
#include <linux/of_mdio.h>
#include <linux/of_net.h>
#include <linux/io.h>
#include <linux/if_arp.h>
#include <linux/if_vlan.h>
#include <linux/icmp.h>
#include <linux/ip.h>
#include <linux/ipv6.h>
#include <linux/platform_device.h>
#include <linux/udp.h>
#include <linux/tcp.h>
#include <linux/net.h>
#include <linux/skbuff.h>
#include <linux/etherdevice.h>
#include <linux/if_ether.h>
#include <linux/highmem.h>
#include <linux/percpu.h>
#include <linux/dma-mapping.h>
#include <linux/sort.h>
#include <linux/bpf.h>
#include <linux/bpf_trace.h>
#include <soc/fsl/bman.h>
#include <soc/fsl/qman.h>
#include "fman.h"
#include "fman_port.h"
#include "mac.h"
#include "dpaa_eth.h"

/* CREATE_TRACE_POINTS only needs to be defined once. Other dpaa files
 * using trace events only need to #include <trace/events/sched.h>
 */
#define CREATE_TRACE_POINTS
#include "dpaa_eth_trace.h"

static int debug = -1;
module_param(debug, int, 0444);
MODULE_PARM_DESC(debug, "Module/Driver verbosity level (0=none,...,16=all)");

static u16 tx_timeout = 1000;
module_param(tx_timeout, ushort, 0444);
MODULE_PARM_DESC(tx_timeout, "The Tx timeout in ms");

#define FM_FD_STAT_RX_ERRORS      \
 (FM_FD_ERR_DMA | FM_FD_ERR_PHYSICAL | \
  FM_FD_ERR_SIZE | FM_FD_ERR_CLS_DISCARD | \
  FM_FD_ERR_EXTRACTION | FM_FD_ERR_NO_SCHEME | \
  FM_FD_ERR_PRS_TIMEOUT | FM_FD_ERR_PRS_ILL_INSTRUCT | \
  FM_FD_ERR_PRS_HDR_ERR)

#define FM_FD_STAT_TX_ERRORS \
 (FM_FD_ERR_UNSUPPORTED_FORMAT | \
  FM_FD_ERR_LENGTH | FM_FD_ERR_DMA)

#define DPAA_MSG_DEFAULT (NETIF_MSG_DRV | NETIF_MSG_PROBE | \
     NETIF_MSG_LINK | NETIF_MSG_IFUP | \
     NETIF_MSG_IFDOWN | NETIF_MSG_HW)

#define DPAA_INGRESS_CS_THRESHOLD 0x10000000
/* Ingress congestion threshold on FMan ports
 * The size in bytes of the ingress tail-drop threshold on FMan ports.
 * Traffic piling up above this value will be rejected by QMan and discarded
 * by FMan.
 */

/* Size in bytes of the FQ taildrop threshold */
#define DPAA_FQ_TD 0x200000

#define DPAA_CS_THRESHOLD_1G 0x06000000
/* Egress congestion threshold on 1G ports, range 0x1000 .. 0x10000000
 * The size in bytes of the egress Congestion State notification threshold on
 * 1G ports. The 1G dTSECs can quite easily be flooded by cores doing Tx in a
 * tight loop (e.g. by sending UDP datagrams at "while(1) speed"),
 * and the larger the frame size, the more acute the problem.
 * So we have to find a balance between these factors:
 * - avoiding the device staying congested for a prolonged time (risking
 *   the netdev watchdog to fire - see also the tx_timeout module param);
 * - affecting performance of protocols such as TCP, which otherwise
 *   behave well under the congestion notification mechanism;
 * - preventing the Tx cores from tightly-looping (as if the congestion
 *   threshold was too low to be effective);
 * - running out of memory if the CS threshold is set too high.
 */

#define DPAA_CS_THRESHOLD_10G 0x10000000
/* The size in bytes of the egress Congestion State notification threshold on
 * 10G ports, range 0x1000 .. 0x10000000
 */

/* Largest value that the FQD's OAL field can hold */
#define FSL_QMAN_MAX_OAL 127

/* Default alignment for start of data in an Rx FD */
#ifdef CONFIG_DPAA_ERRATUM_A050385
/* aligning data start to 64 avoids DMA transaction splits, unless the buffer
 * is crossing a 4k page boundary
 */
#define DPAA_FD_DATA_ALIGNMENT  (fman_has_errata_a050385() ? 64 : 16)
/* aligning to 256 avoids DMA transaction splits caused by 4k page boundary
 * crossings; also, all SG fragments except the last must have a size multiple
 * of 256 to avoid DMA transaction splits
 */
#define DPAA_A050385_ALIGN 256
#define DPAA_FD_RX_DATA_ALIGNMENT (fman_has_errata_a050385() ? \
       DPAA_A050385_ALIGN : 16)
#else
#define DPAA_FD_DATA_ALIGNMENT  16
#define DPAA_FD_RX_DATA_ALIGNMENT DPAA_FD_DATA_ALIGNMENT
#endif

/* The DPAA requires 256 bytes reserved and mapped for the SGT */
#define DPAA_SGT_SIZE 256

/* Values for the L3R field of the FM Parse Results
 */
/* L3 Type field: First IP Present IPv4 */
#define FM_L3_PARSE_RESULT_IPV4 0x8000
/* L3 Type field: First IP Present IPv6 */
#define FM_L3_PARSE_RESULT_IPV6 0x4000
/* Values for the L4R field of the FM Parse Results */
/* L4 Type field: UDP */
#define FM_L4_PARSE_RESULT_UDP 0x40
/* L4 Type field: TCP */
#define FM_L4_PARSE_RESULT_TCP 0x20

/* FD status field indicating whether the FM Parser has attempted to validate
 * the L4 csum of the frame.
 * Note that having this bit set doesn't necessarily imply that the checksum
 * is valid. One would have to check the parse results to find that out.
 */
#define FM_FD_STAT_L4CV         0x00000004

#define DPAA_SGT_MAX_ENTRIES 16 /* maximum number of entries in SG Table */
#define DPAA_BUFF_RELEASE_MAX 8 /* maximum number of buffers released at once */

#define FSL_DPAA_BPID_INV  0xff
#define FSL_DPAA_ETH_MAX_BUF_COUNT 128
#define FSL_DPAA_ETH_REFILL_THRESHOLD 80

#define DPAA_TX_PRIV_DATA_SIZE 16
#define DPAA_PARSE_RESULTS_SIZE sizeof(struct fman_prs_result)
#define DPAA_TIME_STAMP_SIZE 8
#define DPAA_HASH_RESULTS_SIZE 8
#define DPAA_HWA_SIZE (DPAA_PARSE_RESULTS_SIZE + DPAA_TIME_STAMP_SIZE \
         + DPAA_HASH_RESULTS_SIZE)
#define DPAA_RX_PRIV_DATA_DEFAULT_SIZE (DPAA_TX_PRIV_DATA_SIZE + \
     XDP_PACKET_HEADROOM - DPAA_HWA_SIZE)
#ifdef CONFIG_DPAA_ERRATUM_A050385
#define DPAA_RX_PRIV_DATA_A050385_SIZE (DPAA_A050385_ALIGN - DPAA_HWA_SIZE)
#define DPAA_RX_PRIV_DATA_SIZE (fman_has_errata_a050385() ? \
    DPAA_RX_PRIV_DATA_A050385_SIZE : \
    DPAA_RX_PRIV_DATA_DEFAULT_SIZE)
#else
#define DPAA_RX_PRIV_DATA_SIZE DPAA_RX_PRIV_DATA_DEFAULT_SIZE
#endif

#define DPAA_ETH_PCD_RXQ_NUM 128

#define DPAA_ENQUEUE_RETRIES 100000

enum port_type {RX, TX};

struct fm_port_fqs {
 struct dpaa_fq *tx_defq;
 struct dpaa_fq *tx_errq;
 struct dpaa_fq *rx_defq;
 struct dpaa_fq *rx_errq;
 struct dpaa_fq *rx_pcdq;
};

/* All the dpa bps in use at any moment */
static struct dpaa_bp *dpaa_bp_array[BM_MAX_NUM_OF_POOLS];

#define DPAA_BP_RAW_SIZE 4096

#ifdef CONFIG_DPAA_ERRATUM_A050385
#define dpaa_bp_size(raw_size) (SKB_WITH_OVERHEAD(raw_size) & \
    ~(DPAA_A050385_ALIGN - 1))
#else
#define dpaa_bp_size(raw_size) SKB_WITH_OVERHEAD(raw_size)
#endif

static int dpaa_max_frm;

static int dpaa_rx_extra_headroom;

#define dpaa_get_max_mtu() \
 (dpaa_max_frm - (VLAN_ETH_HLEN + ETH_FCS_LEN))

static void dpaa_eth_cgr_set_speed(struct mac_device *mac_dev, int speed);

static int dpaa_netdev_init(struct net_device *net_dev,
       const struct net_device_ops *dpaa_ops,
       u16 tx_timeout)
{
 struct dpaa_priv *priv = netdev_priv(net_dev);
 struct device *dev = net_dev->dev.parent;
 struct mac_device *mac_dev = priv->mac_dev;
 struct dpaa_percpu_priv *percpu_priv;
 const u8 *mac_addr;
 int i, err;

 /* Although we access another CPU's private data here
 * we do it at initialization so it is safe
 */
 for_each_possible_cpu(i) {
  percpu_priv = per_cpu_ptr(priv->percpu_priv, i);
  percpu_priv->net_dev = net_dev;
 }

 net_dev->netdev_ops = dpaa_ops;
 mac_addr = mac_dev->addr;

 net_dev->mem_start = (unsigned long)priv->mac_dev->res->start;
 net_dev->mem_end = (unsigned long)priv->mac_dev->res->end;

 net_dev->min_mtu = ETH_MIN_MTU;
 net_dev->max_mtu = dpaa_get_max_mtu();

 net_dev->hw_features |= (NETIF_F_IP_CSUM | NETIF_F_IPV6_CSUM |
     NETIF_F_RXHASH);

 net_dev->hw_features |= NETIF_F_SG | NETIF_F_HIGHDMA;
 /* The kernels enables GSO automatically, if we declare NETIF_F_SG.
 * For conformity, we'll still declare GSO explicitly.
 */
 net_dev->features |= NETIF_F_GSO;
 net_dev->features |= NETIF_F_RXCSUM;

 net_dev->priv_flags |= IFF_LIVE_ADDR_CHANGE;
 net_dev->lltx = true;
 /* we do not want shared skbs on TX */
 net_dev->priv_flags &= ~IFF_TX_SKB_SHARING;

 net_dev->features |= net_dev->hw_features;
 net_dev->vlan_features = net_dev->features;

 net_dev->xdp_features = NETDEV_XDP_ACT_BASIC |
    NETDEV_XDP_ACT_REDIRECT |
    NETDEV_XDP_ACT_NDO_XMIT;

 if (is_valid_ether_addr(mac_addr)) {
  memcpy(net_dev->perm_addr, mac_addr, net_dev->addr_len);
  eth_hw_addr_set(net_dev, mac_addr);
 } else {
  eth_hw_addr_random(net_dev);
  err = mac_dev->change_addr(mac_dev->fman_mac,
   (const enet_addr_t *)net_dev->dev_addr);
  if (err) {
   dev_err(dev, "Failed to set random MAC address\n");
   return -EINVAL;
  }
  dev_info(dev, "Using random MAC address: %pM\n",
    net_dev->dev_addr);
 }

 net_dev->ethtool_ops = &dpaa_ethtool_ops;

 net_dev->needed_headroom = priv->tx_headroom;
 net_dev->watchdog_timeo = msecs_to_jiffies(tx_timeout);

 /* The rest of the config is filled in by the mac device already */
 mac_dev->phylink_config.dev = &net_dev->dev;
 mac_dev->phylink_config.type = PHYLINK_NETDEV;
 mac_dev->update_speed = dpaa_eth_cgr_set_speed;
 mac_dev->phylink = phylink_create(&mac_dev->phylink_config,
       dev_fwnode(mac_dev->dev),
       mac_dev->phy_if,
       mac_dev->phylink_ops);
 if (IS_ERR(mac_dev->phylink)) {
  err = PTR_ERR(mac_dev->phylink);
  dev_err_probe(dev, err, "Could not create phylink\n");
  return err;
 }

 /* start without the RUNNING flag, phylib controls it later */
 netif_carrier_off(net_dev);

 err = register_netdev(net_dev);
 if (err < 0) {
  dev_err(dev, "register_netdev() = %d\n", err);
  phylink_destroy(mac_dev->phylink);
  return err;
 }

 return 0;
}

static int dpaa_stop(struct net_device *net_dev)
{
 struct mac_device *mac_dev;
 struct dpaa_priv *priv;
 int i, error;
 int err = 0;

 priv = netdev_priv(net_dev);
 mac_dev = priv->mac_dev;

 netif_tx_stop_all_queues(net_dev);
 /* Allow the Fman (Tx) port to process in-flight frames before we
 * try switching it off.
 */
 msleep(200);

 phylink_stop(mac_dev->phylink);
 mac_dev->disable(mac_dev->fman_mac);

 for (i = 0; i < ARRAY_SIZE(mac_dev->port); i++) {
  error = fman_port_disable(mac_dev->port[i]);
  if (error)
   err = error;
 }

 phylink_disconnect_phy(mac_dev->phylink);
 net_dev->phydev = NULL;

 msleep(200);

 return err;
}

static void dpaa_tx_timeout(struct net_device *net_dev, unsigned int txqueue)
{
 struct dpaa_percpu_priv *percpu_priv;
 const struct dpaa_priv *priv;

 priv = netdev_priv(net_dev);
 percpu_priv = this_cpu_ptr(priv->percpu_priv);

 netif_crit(priv, timer, net_dev, "Transmit timeout latency: %u ms\n",
     jiffies_to_msecs(jiffies - dev_trans_start(net_dev)));

 percpu_priv->stats.tx_errors++;
}

/* Calculates the statistics for the given device by adding the statistics
 * collected by each CPU.
 */
static void dpaa_get_stats64(struct net_device *net_dev,
        struct rtnl_link_stats64 *s)
{
 int numstats = sizeof(struct rtnl_link_stats64) / sizeof(u64);
 struct dpaa_priv *priv = netdev_priv(net_dev);
 struct dpaa_percpu_priv *percpu_priv;
 u64 *netstats = (u64 *)s;
 u64 *cpustats;
 int i, j;

 for_each_possible_cpu(i) {
  percpu_priv = per_cpu_ptr(priv->percpu_priv, i);

  cpustats = (u64 *)&percpu_priv->stats;

  /* add stats from all CPUs */
  for (j = 0; j < numstats; j++)
   netstats[j] += cpustats[j];
 }
}

static int dpaa_setup_tc(struct net_device *net_dev, enum tc_setup_type type,
    void *type_data)
{
 struct dpaa_priv *priv = netdev_priv(net_dev);
 int num_txqs_per_tc = dpaa_num_txqs_per_tc();
 struct tc_mqprio_qopt *mqprio = type_data;
 u8 num_tc;
 int i;

 if (type != TC_SETUP_QDISC_MQPRIO)
  return -EOPNOTSUPP;

 mqprio->hw = TC_MQPRIO_HW_OFFLOAD_TCS;
 num_tc = mqprio->num_tc;

 if (num_tc == priv->num_tc)
  return 0;

 if (!num_tc) {
  netdev_reset_tc(net_dev);
  goto out;
 }

 if (num_tc > DPAA_TC_NUM) {
  netdev_err(net_dev, "Too many traffic classes: max %d supported.\n",
      DPAA_TC_NUM);
  return -EINVAL;
 }

 netdev_set_num_tc(net_dev, num_tc);

 for (i = 0; i < num_tc; i++)
  netdev_set_tc_queue(net_dev, i, num_txqs_per_tc,
        i * num_txqs_per_tc);

out:
 priv->num_tc = num_tc ? : 1;
 netif_set_real_num_tx_queues(net_dev, priv->num_tc * num_txqs_per_tc);
 return 0;
}

static struct mac_device *dpaa_mac_dev_get(struct platform_device *pdev)
{
 struct dpaa_eth_data *eth_data;
 struct device *dpaa_dev;
 struct mac_device *mac_dev;

 dpaa_dev = &pdev->dev;
 eth_data = dpaa_dev->platform_data;
 if (!eth_data) {
  dev_err(dpaa_dev, "eth_data missing\n");
  return ERR_PTR(-ENODEV);
 }
 mac_dev = eth_data->mac_dev;
 if (!mac_dev) {
  dev_err(dpaa_dev, "mac_dev missing\n");
  return ERR_PTR(-EINVAL);
 }

 return mac_dev;
}

static int dpaa_set_mac_address(struct net_device *net_dev, void *addr)
{
 const struct dpaa_priv *priv;
 struct mac_device *mac_dev;
 struct sockaddr old_addr;
 int err;

 priv = netdev_priv(net_dev);

 memcpy(old_addr.sa_data, net_dev->dev_addr,  ETH_ALEN);

 err = eth_mac_addr(net_dev, addr);
 if (err < 0) {
  netif_err(priv, drv, net_dev, "eth_mac_addr() = %d\n", err);
  return err;
 }

 mac_dev = priv->mac_dev;

 err = mac_dev->change_addr(mac_dev->fman_mac,
       (const enet_addr_t *)net_dev->dev_addr);
 if (err < 0) {
  netif_err(priv, drv, net_dev, "mac_dev->change_addr() = %d\n",
     err);
  /* reverting to previous address */
  eth_mac_addr(net_dev, &old_addr);

  return err;
 }

 return 0;
}

static int dpaa_addr_sync(struct net_device *net_dev, const u8 *addr)
{
 const struct dpaa_priv *priv = netdev_priv(net_dev);

 return priv->mac_dev->add_hash_mac_addr(priv->mac_dev->fman_mac,
      (enet_addr_t *)addr);
}

static int dpaa_addr_unsync(struct net_device *net_dev, const u8 *addr)
{
 const struct dpaa_priv *priv = netdev_priv(net_dev);

 return priv->mac_dev->remove_hash_mac_addr(priv->mac_dev->fman_mac,
         (enet_addr_t *)addr);
}

static void dpaa_set_rx_mode(struct net_device *net_dev)
{
 const struct dpaa_priv *priv;
 int err;

 priv = netdev_priv(net_dev);

 if (!!(net_dev->flags & IFF_PROMISC) != priv->mac_dev->promisc) {
  priv->mac_dev->promisc = !priv->mac_dev->promisc;
  err = priv->mac_dev->set_promisc(priv->mac_dev->fman_mac,
       priv->mac_dev->promisc);
  if (err < 0)
   netif_err(priv, drv, net_dev,
      "mac_dev->set_promisc() = %d\n",
      err);
 }

 if (!!(net_dev->flags & IFF_ALLMULTI) != priv->mac_dev->allmulti) {
  priv->mac_dev->allmulti = !priv->mac_dev->allmulti;
  err = priv->mac_dev->set_allmulti(priv->mac_dev->fman_mac,
        priv->mac_dev->allmulti);
  if (err < 0)
   netif_err(priv, drv, net_dev,
      "mac_dev->set_allmulti() = %d\n",
      err);
 }

 err = __dev_mc_sync(net_dev, dpaa_addr_sync, dpaa_addr_unsync);
 if (err < 0)
  netif_err(priv, drv, net_dev, "dpaa_addr_sync() = %d\n",
     err);
}

static struct dpaa_bp *dpaa_bpid2pool(int bpid)
{
 if (WARN_ON(bpid < 0 || bpid >= BM_MAX_NUM_OF_POOLS))
  return NULL;

 return dpaa_bp_array[bpid];
}

/* checks if this bpool is already allocated */
static bool dpaa_bpid2pool_use(int bpid)
{
 if (dpaa_bpid2pool(bpid)) {
  refcount_inc(&dpaa_bp_array[bpid]->refs);
  return true;
 }

 return false;
}

/* called only once per bpid by dpaa_bp_alloc_pool() */
static void dpaa_bpid2pool_map(int bpid, struct dpaa_bp *dpaa_bp)
{
 dpaa_bp_array[bpid] = dpaa_bp;
 refcount_set(&dpaa_bp->refs, 1);
}

static int dpaa_bp_alloc_pool(struct dpaa_bp *dpaa_bp)
{
 int err;

 if (dpaa_bp->size == 0 || dpaa_bp->config_count == 0) {
  pr_err("%s: Buffer pool is not properly initialized! Missing size or initial number of buffers\n",
         __func__);
  return -EINVAL;
 }

 /* If the pool is already specified, we only create one per bpid */
 if (dpaa_bp->bpid != FSL_DPAA_BPID_INV &&
     dpaa_bpid2pool_use(dpaa_bp->bpid))
  return 0;

 if (dpaa_bp->bpid == FSL_DPAA_BPID_INV) {
  dpaa_bp->pool = bman_new_pool();
  if (!dpaa_bp->pool) {
   pr_err("%s: bman_new_pool() failed\n",
          __func__);
   return -ENODEV;
  }

  dpaa_bp->bpid = (u8)bman_get_bpid(dpaa_bp->pool);
 }

 if (dpaa_bp->seed_cb) {
  err = dpaa_bp->seed_cb(dpaa_bp);
  if (err)
   goto pool_seed_failed;
 }

 dpaa_bpid2pool_map(dpaa_bp->bpid, dpaa_bp);

 return 0;

pool_seed_failed:
 pr_err("%s: pool seeding failed\n", __func__);
 bman_free_pool(dpaa_bp->pool);

 return err;
}

/* remove and free all the buffers from the given buffer pool */
static void dpaa_bp_drain(struct dpaa_bp *bp)
{
 u8 num = 8;
 int ret;

 do {
  struct bm_buffer bmb[8];
  int i;

  ret = bman_acquire(bp->pool, bmb, num);
  if (ret < 0) {
   if (num == 8) {
    /* we have less than 8 buffers left;
 * drain them one by one
 */
    num = 1;
    ret = 1;
    continue;
   } else {
    /* Pool is fully drained */
    break;
   }
  }

  if (bp->free_buf_cb)
   for (i = 0; i < num; i++)
    bp->free_buf_cb(bp, &bmb[i]);
 } while (ret > 0);
}

static void dpaa_bp_free(struct dpaa_bp *dpaa_bp)
{
 struct dpaa_bp *bp = dpaa_bpid2pool(dpaa_bp->bpid);

 /* the mapping between bpid and dpaa_bp is done very late in the
 * allocation procedure; if something failed before the mapping, the bp
 * was not configured, therefore we don't need the below instructions
 */
 if (!bp)
  return;

 if (!refcount_dec_and_test(&bp->refs))
  return;

 if (bp->free_buf_cb)
  dpaa_bp_drain(bp);

 dpaa_bp_array[bp->bpid] = NULL;
 bman_free_pool(bp->pool);
}

static void dpaa_bps_free(struct dpaa_priv *priv)
{
 dpaa_bp_free(priv->dpaa_bp);
}

/* Use multiple WQs for FQ assignment:
 * - Tx Confirmation queues go to WQ1.
 * - Rx Error and Tx Error queues go to WQ5 (giving them a better chance
 *   to be scheduled, in case there are many more FQs in WQ6).
 * - Rx Default goes to WQ6.
 * - Tx queues go to different WQs depending on their priority. Equal
 *   chunks of NR_CPUS queues go to WQ6 (lowest priority), WQ2, WQ1 and
 *   WQ0 (highest priority).
 * This ensures that Tx-confirmed buffers are timely released. In particular,
 * it avoids congestion on the Tx Confirm FQs, which can pile up PFDRs if they
 * are greatly outnumbered by other FQs in the system, while
 * dequeue scheduling is round-robin.
 */
static inline void dpaa_assign_wq(struct dpaa_fq *fq, int idx)
{
 switch (fq->fq_type) {
 case FQ_TYPE_TX_CONFIRM:
 case FQ_TYPE_TX_CONF_MQ:
  fq->wq = 1;
  break;
 case FQ_TYPE_RX_ERROR:
 case FQ_TYPE_TX_ERROR:
  fq->wq = 5;
  break;
 case FQ_TYPE_RX_DEFAULT:
 case FQ_TYPE_RX_PCD:
  fq->wq = 6;
  break;
 case FQ_TYPE_TX:
  switch (idx / dpaa_num_txqs_per_tc()) {
  case 0:
   /* Low priority (best effort) */
   fq->wq = 6;
   break;
  case 1:
   /* Medium priority */
   fq->wq = 2;
   break;
  case 2:
   /* High priority */
   fq->wq = 1;
   break;
  case 3:
   /* Very high priority */
   fq->wq = 0;
   break;
  default:
   WARN(1, "Too many TX FQs: more than %zu!\n",
        dpaa_max_num_txqs());
  }
  break;
 default:
  WARN(1, "Invalid FQ type %d for FQID %d!\n",
       fq->fq_type, fq->fqid);
 }
}

static struct dpaa_fq *dpaa_fq_alloc(struct device *dev,
         u32 start, u32 count,
         struct list_head *list,
         enum dpaa_fq_type fq_type)
{
 struct dpaa_fq *dpaa_fq;
 int i;

 dpaa_fq = devm_kcalloc(dev, count, sizeof(*dpaa_fq),
          GFP_KERNEL);
 if (!dpaa_fq)
  return NULL;

 for (i = 0; i < count; i++) {
  dpaa_fq[i].fq_type = fq_type;
  dpaa_fq[i].fqid = start ? start + i : 0;
  list_add_tail(&dpaa_fq[i].list, list);
 }

 for (i = 0; i < count; i++)
  dpaa_assign_wq(dpaa_fq + i, i);

 return dpaa_fq;
}

static int dpaa_alloc_all_fqs(struct device *dev, struct list_head *list,
         struct fm_port_fqs *port_fqs)
{
 struct dpaa_fq *dpaa_fq;
 u32 fq_base, fq_base_aligned, i;

 dpaa_fq = dpaa_fq_alloc(dev, 0, 1, list, FQ_TYPE_RX_ERROR);
 if (!dpaa_fq)
  goto fq_alloc_failed;

 port_fqs->rx_errq = &dpaa_fq[0];

 dpaa_fq = dpaa_fq_alloc(dev, 0, 1, list, FQ_TYPE_RX_DEFAULT);
 if (!dpaa_fq)
  goto fq_alloc_failed;

 port_fqs->rx_defq = &dpaa_fq[0];

 /* the PCD FQIDs range needs to be aligned for correct operation */
 if (qman_alloc_fqid_range(&fq_base, 2 * DPAA_ETH_PCD_RXQ_NUM))
  goto fq_alloc_failed;

 fq_base_aligned = ALIGN(fq_base, DPAA_ETH_PCD_RXQ_NUM);

 for (i = fq_base; i < fq_base_aligned; i++)
  qman_release_fqid(i);

 for (i = fq_base_aligned + DPAA_ETH_PCD_RXQ_NUM;
      i < (fq_base + 2 * DPAA_ETH_PCD_RXQ_NUM); i++)
  qman_release_fqid(i);

 dpaa_fq = dpaa_fq_alloc(dev, fq_base_aligned, DPAA_ETH_PCD_RXQ_NUM,
    list, FQ_TYPE_RX_PCD);
 if (!dpaa_fq)
  goto fq_alloc_failed;

 port_fqs->rx_pcdq = &dpaa_fq[0];

 if (!dpaa_fq_alloc(dev, 0, dpaa_max_num_txqs(), list,
      FQ_TYPE_TX_CONF_MQ))
  goto fq_alloc_failed;

 dpaa_fq = dpaa_fq_alloc(dev, 0, 1, list, FQ_TYPE_TX_ERROR);
 if (!dpaa_fq)
  goto fq_alloc_failed;

 port_fqs->tx_errq = &dpaa_fq[0];

 dpaa_fq = dpaa_fq_alloc(dev, 0, 1, list, FQ_TYPE_TX_CONFIRM);
 if (!dpaa_fq)
  goto fq_alloc_failed;

 port_fqs->tx_defq = &dpaa_fq[0];

 if (!dpaa_fq_alloc(dev, 0, dpaa_max_num_txqs(), list, FQ_TYPE_TX))
  goto fq_alloc_failed;

 return 0;

fq_alloc_failed:
 dev_err(dev, "dpaa_fq_alloc() failed\n");
 return -ENOMEM;
}

static u32 rx_pool_channel;
static DEFINE_SPINLOCK(rx_pool_channel_init);

static int dpaa_get_channel(void)
{
 spin_lock(&rx_pool_channel_init);
 if (!rx_pool_channel) {
  u32 pool;
  int ret;

  ret = qman_alloc_pool(&pool);

  if (!ret)
   rx_pool_channel = pool;
 }
 spin_unlock(&rx_pool_channel_init);
 if (!rx_pool_channel)
  return -ENOMEM;
 return rx_pool_channel;
}

static void dpaa_release_channel(void)
{
 qman_release_pool(rx_pool_channel);
}

static void dpaa_eth_add_channel(u16 channel, struct device *dev)
{
 u32 pool = QM_SDQCR_CHANNELS_POOL_CONV(channel);
 const cpumask_t *cpus = qman_affine_cpus();
 struct qman_portal *portal;
 int cpu;

 for_each_cpu_and(cpu, cpus, cpu_online_mask) {
  portal = qman_get_affine_portal(cpu);
  qman_p_static_dequeue_add(portal, pool);
  qman_start_using_portal(portal, dev);
 }
}

/* Congestion group state change notification callback.
 * Stops the device's egress queues while they are congested and
 * wakes them upon exiting congested state.
 * Also updates some CGR-related stats.
 */
static void dpaa_eth_cgscn(struct qman_portal *qm, struct qman_cgr *cgr,
      int congested)
{
 struct dpaa_priv *priv = (struct dpaa_priv *)container_of(cgr,
  struct dpaa_priv, cgr_data.cgr);

 if (congested) {
  priv->cgr_data.congestion_start_jiffies = jiffies;
  netif_tx_stop_all_queues(priv->net_dev);
  priv->cgr_data.cgr_congested_count++;
 } else {
  priv->cgr_data.congested_jiffies +=
   (jiffies - priv->cgr_data.congestion_start_jiffies);
  netif_tx_wake_all_queues(priv->net_dev);
 }
}

static int dpaa_eth_cgr_init(struct dpaa_priv *priv)
{
 struct qm_mcc_initcgr initcgr;
 u32 cs_th;
 int err;

 err = qman_alloc_cgrid(&priv->cgr_data.cgr.cgrid);
 if (err < 0) {
  if (netif_msg_drv(priv))
   pr_err("%s: Error %d allocating CGR ID\n",
          __func__, err);
  goto out_error;
 }
 priv->cgr_data.cgr.cb = dpaa_eth_cgscn;

 /* Enable Congestion State Change Notifications and CS taildrop */
 memset(&initcgr, 0, sizeof(initcgr));
 initcgr.we_mask = cpu_to_be16(QM_CGR_WE_CSCN_EN | QM_CGR_WE_CS_THRES);
 initcgr.cgr.cscn_en = QM_CGR_EN;

 /* Set different thresholds based on the configured MAC speed.
 * This may turn suboptimal if the MAC is reconfigured at another
 * speed, so MACs must call dpaa_eth_cgr_set_speed in their link_up
 * callback.
 */
 if (priv->mac_dev->phylink_config.mac_capabilities & MAC_10000FD)
  cs_th = DPAA_CS_THRESHOLD_10G;
 else
  cs_th = DPAA_CS_THRESHOLD_1G;
 qm_cgr_cs_thres_set64(&initcgr.cgr.cs_thres, cs_th, 1);

 initcgr.we_mask |= cpu_to_be16(QM_CGR_WE_CSTD_EN);
 initcgr.cgr.cstd_en = QM_CGR_EN;

 err = qman_create_cgr(&priv->cgr_data.cgr, QMAN_CGR_FLAG_USE_INIT,
         &initcgr);
 if (err < 0) {
  if (netif_msg_drv(priv))
   pr_err("%s: Error %d creating CGR with ID %d\n",
          __func__, err, priv->cgr_data.cgr.cgrid);
  qman_release_cgrid(priv->cgr_data.cgr.cgrid);
  goto out_error;
 }
 if (netif_msg_drv(priv))
  pr_debug("Created CGR %d for netdev with hwaddr %pM on QMan channel %d\n",
    priv->cgr_data.cgr.cgrid, priv->mac_dev->addr,
    priv->cgr_data.cgr.chan);

out_error:
 return err;
}

static void dpaa_eth_cgr_set_speed(struct mac_device *mac_dev, int speed)
{
 struct net_device *net_dev = to_net_dev(mac_dev->phylink_config.dev);
 struct dpaa_priv *priv = netdev_priv(net_dev);
 struct qm_mcc_initcgr opts = { };
 u32 cs_th;
 int err;

 opts.we_mask = cpu_to_be16(QM_CGR_WE_CS_THRES);
 switch (speed) {
 case SPEED_10000:
  cs_th = DPAA_CS_THRESHOLD_10G;
  break;
 case SPEED_1000:
 default:
  cs_th = DPAA_CS_THRESHOLD_1G;
  break;
 }
 qm_cgr_cs_thres_set64(&opts.cgr.cs_thres, cs_th, 1);

 err = qman_update_cgr_safe(&priv->cgr_data.cgr, &opts);
 if (err)
  netdev_err(net_dev, "could not update speed: %d\n", err);
}

static inline void dpaa_setup_ingress(const struct dpaa_priv *priv,
          struct dpaa_fq *fq,
          const struct qman_fq *template)
{
 fq->fq_base = *template;
 fq->net_dev = priv->net_dev;

 fq->flags = QMAN_FQ_FLAG_NO_ENQUEUE;
 fq->channel = priv->channel;
}

static inline void dpaa_setup_egress(const struct dpaa_priv *priv,
         struct dpaa_fq *fq,
         struct fman_port *port,
         const struct qman_fq *template)
{
 fq->fq_base = *template;
 fq->net_dev = priv->net_dev;

 if (port) {
  fq->flags = QMAN_FQ_FLAG_TO_DCPORTAL;
  fq->channel = (u16)fman_port_get_qman_channel_id(port);
 } else {
  fq->flags = QMAN_FQ_FLAG_NO_MODIFY;
 }
}

static int dpaa_fq_setup(struct dpaa_priv *priv,
    const struct dpaa_fq_cbs *fq_cbs,
    struct fman_port *tx_port)
{
 int egress_cnt = 0, conf_cnt = 0, num_portals = 0, portal_cnt = 0, cpu;
 const cpumask_t *affine_cpus = qman_affine_cpus();
 struct dpaa_fq *fq;
 u16 *channels;

 channels = kcalloc(num_possible_cpus(), sizeof(u16), GFP_KERNEL);
 if (!channels)
  return -ENOMEM;

 for_each_cpu_and(cpu, affine_cpus, cpu_online_mask)
  channels[num_portals++] = qman_affine_channel(cpu);

 if (num_portals == 0)
  dev_err(priv->net_dev->dev.parent,
   "No Qman software (affine) channels found\n");

 /* Initialize each FQ in the list */
 list_for_each_entry(fq, &priv->dpaa_fq_list, list) {
  switch (fq->fq_type) {
  case FQ_TYPE_RX_DEFAULT:
   dpaa_setup_ingress(priv, fq, &fq_cbs->rx_defq);
   break;
  case FQ_TYPE_RX_ERROR:
   dpaa_setup_ingress(priv, fq, &fq_cbs->rx_errq);
   break;
  case FQ_TYPE_RX_PCD:
   if (!num_portals)
    continue;
   dpaa_setup_ingress(priv, fq, &fq_cbs->rx_defq);
   fq->channel = channels[portal_cnt++ % num_portals];
   break;
  case FQ_TYPE_TX:
   dpaa_setup_egress(priv, fq, tx_port,
       &fq_cbs->egress_ern);
   priv->egress_fqs[egress_cnt++] = &fq->fq_base;
   break;
  case FQ_TYPE_TX_CONF_MQ:
   priv->conf_fqs[conf_cnt++] = &fq->fq_base;
   fallthrough;
  case FQ_TYPE_TX_CONFIRM:
   dpaa_setup_ingress(priv, fq, &fq_cbs->tx_defq);
   break;
  case FQ_TYPE_TX_ERROR:
   dpaa_setup_ingress(priv, fq, &fq_cbs->tx_errq);
   break;
  default:
   dev_warn(priv->net_dev->dev.parent,
     "Unknown FQ type detected!\n");
   break;
  }
 }

 kfree(channels);

 return 0;
}

static inline int dpaa_tx_fq_to_id(const struct dpaa_priv *priv,
       struct qman_fq *tx_fq)
{
 int i;

 for (i = 0; i < dpaa_max_num_txqs(); i++)
  if (priv->egress_fqs[i] == tx_fq)
   return i;

 return -EINVAL;
}

static int dpaa_fq_init(struct dpaa_fq *dpaa_fq, bool td_enable)
{
 const struct dpaa_priv *priv;
 struct qman_fq *confq = NULL;
 struct qm_mcc_initfq initfq;
 struct device *dev;
 struct qman_fq *fq;
 int queue_id;
 int err;

 priv = netdev_priv(dpaa_fq->net_dev);
 dev = dpaa_fq->net_dev->dev.parent;

 if (dpaa_fq->fqid == 0)
  dpaa_fq->flags |= QMAN_FQ_FLAG_DYNAMIC_FQID;

 dpaa_fq->init = !(dpaa_fq->flags & QMAN_FQ_FLAG_NO_MODIFY);

 err = qman_create_fq(dpaa_fq->fqid, dpaa_fq->flags, &dpaa_fq->fq_base);
 if (err) {
  dev_err(dev, "qman_create_fq() failed\n");
  return err;
 }
 fq = &dpaa_fq->fq_base;

 if (dpaa_fq->init) {
  memset(&initfq, 0, sizeof(initfq));

  initfq.we_mask = cpu_to_be16(QM_INITFQ_WE_FQCTRL);
  /* Note: we may get to keep an empty FQ in cache */
  initfq.fqd.fq_ctrl = cpu_to_be16(QM_FQCTRL_PREFERINCACHE);

  /* Try to reduce the number of portal interrupts for
 * Tx Confirmation FQs.
 */
  if (dpaa_fq->fq_type == FQ_TYPE_TX_CONFIRM)
   initfq.fqd.fq_ctrl |= cpu_to_be16(QM_FQCTRL_AVOIDBLOCK);

  /* FQ placement */
  initfq.we_mask |= cpu_to_be16(QM_INITFQ_WE_DESTWQ);

  qm_fqd_set_destwq(&initfq.fqd, dpaa_fq->channel, dpaa_fq->wq);

  /* Put all egress queues in a congestion group of their own.
 * Sensu stricto, the Tx confirmation queues are Rx FQs,
 * rather than Tx - but they nonetheless account for the
 * memory footprint on behalf of egress traffic. We therefore
 * place them in the netdev's CGR, along with the Tx FQs.
 */
  if (dpaa_fq->fq_type == FQ_TYPE_TX ||
      dpaa_fq->fq_type == FQ_TYPE_TX_CONFIRM ||
      dpaa_fq->fq_type == FQ_TYPE_TX_CONF_MQ) {
   initfq.we_mask |= cpu_to_be16(QM_INITFQ_WE_CGID);
   initfq.fqd.fq_ctrl |= cpu_to_be16(QM_FQCTRL_CGE);
   initfq.fqd.cgid = (u8)priv->cgr_data.cgr.cgrid;
   /* Set a fixed overhead accounting, in an attempt to
 * reduce the impact of fixed-size skb shells and the
 * driver's needed headroom on system memory. This is
 * especially the case when the egress traffic is
 * composed of small datagrams.
 * Unfortunately, QMan's OAL value is capped to an
 * insufficient value, but even that is better than
 * no overhead accounting at all.
 */
   initfq.we_mask |= cpu_to_be16(QM_INITFQ_WE_OAC);
   qm_fqd_set_oac(&initfq.fqd, QM_OAC_CG);
   qm_fqd_set_oal(&initfq.fqd,
           min(sizeof(struct sk_buff) +
           priv->tx_headroom,
           (size_t)FSL_QMAN_MAX_OAL));
  }

  if (td_enable) {
   initfq.we_mask |= cpu_to_be16(QM_INITFQ_WE_TDTHRESH);
   qm_fqd_set_taildrop(&initfq.fqd, DPAA_FQ_TD, 1);
   initfq.fqd.fq_ctrl = cpu_to_be16(QM_FQCTRL_TDE);
  }

  if (dpaa_fq->fq_type == FQ_TYPE_TX) {
   queue_id = dpaa_tx_fq_to_id(priv, &dpaa_fq->fq_base);
   if (queue_id >= 0)
    confq = priv->conf_fqs[queue_id];
   if (confq) {
    initfq.we_mask |=
     cpu_to_be16(QM_INITFQ_WE_CONTEXTA);
   /* ContextA: OVOM=1(use contextA2 bits instead of ICAD)
 *      A2V=1 (contextA A2 field is valid)
 *      A0V=1 (contextA A0 field is valid)
 *      B0V=1 (contextB field is valid)
 * ContextA A2: EBD=1 (deallocate buffers inside FMan)
 * ContextB B0(ASPID): 0 (absolute Virtual Storage ID)
 */
    qm_fqd_context_a_set64(&initfq.fqd,
             0x1e00000080000000ULL);
   }
  }

  /* Put all the ingress queues in our "ingress CGR". */
  if (priv->use_ingress_cgr &&
      (dpaa_fq->fq_type == FQ_TYPE_RX_DEFAULT ||
       dpaa_fq->fq_type == FQ_TYPE_RX_ERROR ||
       dpaa_fq->fq_type == FQ_TYPE_RX_PCD)) {
   initfq.we_mask |= cpu_to_be16(QM_INITFQ_WE_CGID);
   initfq.fqd.fq_ctrl |= cpu_to_be16(QM_FQCTRL_CGE);
   initfq.fqd.cgid = (u8)priv->ingress_cgr.cgrid;
   /* Set a fixed overhead accounting, just like for the
 * egress CGR.
 */
   initfq.we_mask |= cpu_to_be16(QM_INITFQ_WE_OAC);
   qm_fqd_set_oac(&initfq.fqd, QM_OAC_CG);
   qm_fqd_set_oal(&initfq.fqd,
           min(sizeof(struct sk_buff) +
           priv->tx_headroom,
           (size_t)FSL_QMAN_MAX_OAL));
  }

  /* Initialization common to all ingress queues */
  if (dpaa_fq->flags & QMAN_FQ_FLAG_NO_ENQUEUE) {
   initfq.we_mask |= cpu_to_be16(QM_INITFQ_WE_CONTEXTA);
   initfq.fqd.fq_ctrl |= cpu_to_be16(QM_FQCTRL_HOLDACTIVE |
      QM_FQCTRL_CTXASTASHING);
   initfq.fqd.context_a.stashing.exclusive =
    QM_STASHING_EXCL_DATA | QM_STASHING_EXCL_CTX |
    QM_STASHING_EXCL_ANNOTATION;
   qm_fqd_set_stashing(&initfq.fqd, 1, 2,
         DIV_ROUND_UP(sizeof(struct qman_fq),
        64));
  }

  err = qman_init_fq(fq, QMAN_INITFQ_FLAG_SCHED, &initfq);
  if (err < 0) {
   dev_err(dev, "qman_init_fq(%u) = %d\n",
    qman_fq_fqid(fq), err);
   qman_destroy_fq(fq);
   return err;
  }
 }

 dpaa_fq->fqid = qman_fq_fqid(fq);

 if (dpaa_fq->fq_type == FQ_TYPE_RX_DEFAULT ||
     dpaa_fq->fq_type == FQ_TYPE_RX_PCD) {
  err = xdp_rxq_info_reg(&dpaa_fq->xdp_rxq, dpaa_fq->net_dev,
           dpaa_fq->fqid, 0);
  if (err) {
   dev_err(dev, "xdp_rxq_info_reg() = %d\n", err);
   return err;
  }

  err = xdp_rxq_info_reg_mem_model(&dpaa_fq->xdp_rxq,
       MEM_TYPE_PAGE_ORDER0, NULL);
  if (err) {
   dev_err(dev, "xdp_rxq_info_reg_mem_model() = %d\n",
    err);
   xdp_rxq_info_unreg(&dpaa_fq->xdp_rxq);
   return err;
  }
 }

 return 0;
}

static int dpaa_fq_free_entry(struct device *dev, struct qman_fq *fq)
{
 const struct dpaa_priv  *priv;
 struct dpaa_fq *dpaa_fq;
 int err, error;

 err = 0;

 dpaa_fq = container_of(fq, struct dpaa_fq, fq_base);
 priv = netdev_priv(dpaa_fq->net_dev);

 if (dpaa_fq->init) {
  err = qman_retire_fq(fq, NULL);
  if (err < 0 && netif_msg_drv(priv))
   dev_err(dev, "qman_retire_fq(%u) = %d\n",
    qman_fq_fqid(fq), err);

  error = qman_oos_fq(fq);
  if (error < 0 && netif_msg_drv(priv)) {
   dev_err(dev, "qman_oos_fq(%u) = %d\n",
    qman_fq_fqid(fq), error);
   if (err >= 0)
    err = error;
  }
 }

 if ((dpaa_fq->fq_type == FQ_TYPE_RX_DEFAULT ||
      dpaa_fq->fq_type == FQ_TYPE_RX_PCD) &&
     xdp_rxq_info_is_reg(&dpaa_fq->xdp_rxq))
  xdp_rxq_info_unreg(&dpaa_fq->xdp_rxq);

 qman_destroy_fq(fq);
 list_del(&dpaa_fq->list);

 return err;
}

static int dpaa_fq_free(struct device *dev, struct list_head *list)
{
 struct dpaa_fq *dpaa_fq, *tmp;
 int err, error;

 err = 0;
 list_for_each_entry_safe(dpaa_fq, tmp, list, list) {
  error = dpaa_fq_free_entry(dev, (struct qman_fq *)dpaa_fq);
  if (error < 0 && err >= 0)
   err = error;
 }

 return err;
}

static int dpaa_eth_init_tx_port(struct fman_port *port, struct dpaa_fq *errq,
     struct dpaa_fq *defq,
     struct dpaa_buffer_layout *buf_layout)
{
 struct fman_buffer_prefix_content buf_prefix_content;
 struct fman_port_params params;
 int err;

 memset(¶ms, 0, sizeof(params));
 memset(&buf_prefix_content, 0, sizeof(buf_prefix_content));

 buf_prefix_content.priv_data_size = buf_layout->priv_data_size;
 buf_prefix_content.pass_prs_result = true;
 buf_prefix_content.pass_hash_result = true;
 buf_prefix_content.pass_time_stamp = true;
 buf_prefix_content.data_align = DPAA_FD_DATA_ALIGNMENT;

 params.specific_params.non_rx_params.err_fqid = errq->fqid;
 params.specific_params.non_rx_params.dflt_fqid = defq->fqid;

 err = fman_port_config(port, ¶ms);
 if (err) {
  pr_err("%s: fman_port_config failed\n", __func__);
  return err;
 }

 err = fman_port_cfg_buf_prefix_content(port, &buf_prefix_content);
 if (err) {
  pr_err("%s: fman_port_cfg_buf_prefix_content failed\n",
         __func__);
  return err;
 }

 err = fman_port_init(port);
 if (err)
  pr_err("%s: fm_port_init failed\n", __func__);

 return err;
}

static int dpaa_eth_init_rx_port(struct fman_port *port, struct dpaa_bp *bp,
     struct dpaa_fq *errq,
     struct dpaa_fq *defq, struct dpaa_fq *pcdq,
     struct dpaa_buffer_layout *buf_layout)
{
 struct fman_buffer_prefix_content buf_prefix_content;
 struct fman_port_rx_params *rx_p;
 struct fman_port_params params;
 int err;

 memset(¶ms, 0, sizeof(params));
 memset(&buf_prefix_content, 0, sizeof(buf_prefix_content));

 buf_prefix_content.priv_data_size = buf_layout->priv_data_size;
 buf_prefix_content.pass_prs_result = true;
 buf_prefix_content.pass_hash_result = true;
 buf_prefix_content.pass_time_stamp = true;
 buf_prefix_content.data_align = DPAA_FD_RX_DATA_ALIGNMENT;

 rx_p = ¶ms.specific_params.rx_params;
 rx_p->err_fqid = errq->fqid;
 rx_p->dflt_fqid = defq->fqid;
 if (pcdq) {
  rx_p->pcd_base_fqid = pcdq->fqid;
  rx_p->pcd_fqs_count = DPAA_ETH_PCD_RXQ_NUM;
 }

 rx_p->ext_buf_pools.num_of_pools_used = 1;
 rx_p->ext_buf_pools.ext_buf_pool[0].id =  bp->bpid;
 rx_p->ext_buf_pools.ext_buf_pool[0].size = (u16)bp->size;

 err = fman_port_config(port, ¶ms);
 if (err) {
  pr_err("%s: fman_port_config failed\n", __func__);
  return err;
 }

 err = fman_port_cfg_buf_prefix_content(port, &buf_prefix_content);
 if (err) {
  pr_err("%s: fman_port_cfg_buf_prefix_content failed\n",
         __func__);
  return err;
 }

 err = fman_port_init(port);
 if (err)
  pr_err("%s: fm_port_init failed\n", __func__);

 return err;
}

static int dpaa_eth_init_ports(struct mac_device *mac_dev,
          struct dpaa_bp *bp,
          struct fm_port_fqs *port_fqs,
          struct dpaa_buffer_layout *buf_layout,
          struct device *dev)
{
 struct fman_port *rxport = mac_dev->port[RX];
 struct fman_port *txport = mac_dev->port[TX];
 int err;

 err = dpaa_eth_init_tx_port(txport, port_fqs->tx_errq,
        port_fqs->tx_defq, &buf_layout[TX]);
 if (err)
  return err;

 err = dpaa_eth_init_rx_port(rxport, bp, port_fqs->rx_errq,
        port_fqs->rx_defq, port_fqs->rx_pcdq,
        &buf_layout[RX]);

 return err;
}

static int dpaa_bman_release(const struct dpaa_bp *dpaa_bp,
        struct bm_buffer *bmb, int cnt)
{
 int err;

 err = bman_release(dpaa_bp->pool, bmb, cnt);
 /* Should never occur, address anyway to avoid leaking the buffers */
 if (WARN_ON(err) && dpaa_bp->free_buf_cb)
  while (cnt-- > 0)
   dpaa_bp->free_buf_cb(dpaa_bp, &bmb[cnt]);

 return cnt;
}

static void dpaa_release_sgt_members(struct qm_sg_entry *sgt)
{
 struct bm_buffer bmb[DPAA_BUFF_RELEASE_MAX];
 struct dpaa_bp *dpaa_bp;
 int i = 0, j;

 memset(bmb, 0, sizeof(bmb));

 do {
  dpaa_bp = dpaa_bpid2pool(sgt[i].bpid);
  if (!dpaa_bp)
   return;

  j = 0;
  do {
   WARN_ON(qm_sg_entry_is_ext(&sgt[i]));

   bm_buffer_set64(&bmb[j], qm_sg_entry_get64(&sgt[i]));

   j++; i++;
  } while (j < ARRAY_SIZE(bmb) &&
    !qm_sg_entry_is_final(&sgt[i - 1]) &&
    sgt[i - 1].bpid == sgt[i].bpid);

  dpaa_bman_release(dpaa_bp, bmb, j);
 } while (!qm_sg_entry_is_final(&sgt[i - 1]));
}

static void dpaa_fd_release(const struct net_device *net_dev,
       const struct qm_fd *fd)
{
 struct qm_sg_entry *sgt;
 struct dpaa_bp *dpaa_bp;
 struct bm_buffer bmb;
 dma_addr_t addr;
 void *vaddr;

 bmb.data = 0;
 bm_buffer_set64(&bmb, qm_fd_addr(fd));

 dpaa_bp = dpaa_bpid2pool(fd->bpid);
 if (!dpaa_bp)
  return;

 if (qm_fd_get_format(fd) == qm_fd_sg) {
  vaddr = phys_to_virt(qm_fd_addr(fd));
  sgt = vaddr + qm_fd_get_offset(fd);

  dma_unmap_page(dpaa_bp->priv->rx_dma_dev, qm_fd_addr(fd),
          DPAA_BP_RAW_SIZE, DMA_FROM_DEVICE);

  dpaa_release_sgt_members(sgt);

  addr = dma_map_page(dpaa_bp->priv->rx_dma_dev,
        virt_to_page(vaddr), 0, DPAA_BP_RAW_SIZE,
        DMA_FROM_DEVICE);
  if (dma_mapping_error(dpaa_bp->priv->rx_dma_dev, addr)) {
   netdev_err(net_dev, "DMA mapping failed\n");
   return;
  }
  bm_buffer_set64(&bmb, addr);
 }

 dpaa_bman_release(dpaa_bp, &bmb, 1);
}

static void count_ern(struct dpaa_percpu_priv *percpu_priv,
        const union qm_mr_entry *msg)
{
 switch (msg->ern.rc & QM_MR_RC_MASK) {
 case QM_MR_RC_CGR_TAILDROP:
  percpu_priv->ern_cnt.cg_tdrop++;
  break;
 case QM_MR_RC_WRED:
  percpu_priv->ern_cnt.wred++;
  break;
 case QM_MR_RC_ERROR:
  percpu_priv->ern_cnt.err_cond++;
  break;
 case QM_MR_RC_ORPWINDOW_EARLY:
  percpu_priv->ern_cnt.early_window++;
  break;
 case QM_MR_RC_ORPWINDOW_LATE:
  percpu_priv->ern_cnt.late_window++;
  break;
 case QM_MR_RC_FQ_TAILDROP:
  percpu_priv->ern_cnt.fq_tdrop++;
  break;
 case QM_MR_RC_ORPWINDOW_RETIRED:
  percpu_priv->ern_cnt.fq_retired++;
  break;
 case QM_MR_RC_ORP_ZERO:
  percpu_priv->ern_cnt.orp_zero++;
  break;
 }
}

/* Turn on HW checksum computation for this outgoing frame.
 * If the current protocol is not something we support in this regard
 * (or if the stack has already computed the SW checksum), we do nothing.
 *
 * Returns 0 if all goes well (or HW csum doesn't apply), and a negative value
 * otherwise.
 *
 * Note that this function may modify the fd->cmd field and the skb data buffer
 * (the Parse Results area).
 */
static int dpaa_enable_tx_csum(struct dpaa_priv *priv,
          struct sk_buff *skb,
          struct qm_fd *fd,
          void *parse_results)
{
 struct fman_prs_result *parse_result;
 u16 ethertype = ntohs(skb->protocol);
 struct ipv6hdr *ipv6h = NULL;
 struct iphdr *iph;
 int retval = 0;
 u8 l4_proto;

 if (skb->ip_summed != CHECKSUM_PARTIAL)
  return 0;

 /* Note: L3 csum seems to be already computed in sw, but we can't choose
 * L4 alone from the FM configuration anyway.
 */

 /* Fill in some fields of the Parse Results array, so the FMan
 * can find them as if they came from the FMan Parser.
 */
 parse_result = (struct fman_prs_result *)parse_results;

 /* If we're dealing with VLAN, get the real Ethernet type */
 if (ethertype == ETH_P_8021Q)
  ethertype = ntohs(skb_vlan_eth_hdr(skb)->h_vlan_encapsulated_proto);

 /* Fill in the relevant L3 parse result fields
 * and read the L4 protocol type
 */
 switch (ethertype) {
 case ETH_P_IP:
  parse_result->l3r = cpu_to_be16(FM_L3_PARSE_RESULT_IPV4);
  iph = ip_hdr(skb);
  WARN_ON(!iph);
  l4_proto = iph->protocol;
  break;
 case ETH_P_IPV6:
  parse_result->l3r = cpu_to_be16(FM_L3_PARSE_RESULT_IPV6);
  ipv6h = ipv6_hdr(skb);
  WARN_ON(!ipv6h);
  l4_proto = ipv6h->nexthdr;
  break;
 default:
  /* We shouldn't even be here */
  if (net_ratelimit())
   netif_alert(priv, tx_err, priv->net_dev,
        "Can't compute HW csum for L3 proto 0x%x\n",
        ntohs(skb->protocol));
  retval = -EIO;
  goto return_error;
 }

 /* Fill in the relevant L4 parse result fields */
 switch (l4_proto) {
 case IPPROTO_UDP:
  parse_result->l4r = FM_L4_PARSE_RESULT_UDP;
  break;
 case IPPROTO_TCP:
  parse_result->l4r = FM_L4_PARSE_RESULT_TCP;
  break;
 default:
  if (net_ratelimit())
   netif_alert(priv, tx_err, priv->net_dev,
        "Can't compute HW csum for L4 proto 0x%x\n",
        l4_proto);
  retval = -EIO;
  goto return_error;
 }

 /* At index 0 is IPOffset_1 as defined in the Parse Results */
 parse_result->ip_off[0] = (u8)skb_network_offset(skb);
 parse_result->l4_off = (u8)skb_transport_offset(skb);

 /* Enable L3 (and L4, if TCP or UDP) HW checksum. */
 fd->cmd |= cpu_to_be32(FM_FD_CMD_RPD | FM_FD_CMD_DTC);

 /* On P1023 and similar platforms fd->cmd interpretation could
 * be disabled by setting CONTEXT_A bit ICMD; currently this bit
 * is not set so we do not need to check; in the future, if/when
 * using context_a we need to check this bit
 */

return_error:
 return retval;
}

static int dpaa_bp_add_8_bufs(const struct dpaa_bp *dpaa_bp)
{
 struct net_device *net_dev = dpaa_bp->priv->net_dev;
 struct bm_buffer bmb[8];
 dma_addr_t addr;
 struct page *p;
 u8 i;

 for (i = 0; i < 8; i++) {
  p = dev_alloc_pages(0);
  if (unlikely(!p)) {
   netdev_err(net_dev, "dev_alloc_pages() failed\n");
   goto release_previous_buffs;
  }

  addr = dma_map_page(dpaa_bp->priv->rx_dma_dev, p, 0,
        DPAA_BP_RAW_SIZE, DMA_FROM_DEVICE);
  if (unlikely(dma_mapping_error(dpaa_bp->priv->rx_dma_dev,
            addr))) {
   netdev_err(net_dev, "DMA map failed\n");
   goto release_previous_buffs;
  }

  bmb[i].data = 0;
  bm_buffer_set64(&bmb[i], addr);
 }

release_bufs:
 return dpaa_bman_release(dpaa_bp, bmb, i);

release_previous_buffs:
 WARN_ONCE(1, "dpaa_eth: failed to add buffers on Rx\n");

 bm_buffer_set64(&bmb[i], 0);
 /* Avoid releasing a completely null buffer; bman_release() requires
 * at least one buffer.
 */
 if (likely(i))
  goto release_bufs;

 return 0;
}

static int dpaa_bp_seed(struct dpaa_bp *dpaa_bp)
{
 int i;

 /* Give each CPU an allotment of "config_count" buffers */
 for_each_possible_cpu(i) {
  int *count_ptr = per_cpu_ptr(dpaa_bp->percpu_count, i);
  int j;

  /* Although we access another CPU's counters here
 * we do it at boot time so it is safe
 */
  for (j = 0; j < dpaa_bp->config_count; j += 8)
   *count_ptr += dpaa_bp_add_8_bufs(dpaa_bp);
 }
 return 0;
}

/* Add buffers/(pages) for Rx processing whenever bpool count falls below
 * REFILL_THRESHOLD.
 */
static int dpaa_eth_refill_bpool(struct dpaa_bp *dpaa_bp, int *countptr)
{
 int count = *countptr;
 int new_bufs;

 if (unlikely(count < FSL_DPAA_ETH_REFILL_THRESHOLD)) {
  do {
   new_bufs = dpaa_bp_add_8_bufs(dpaa_bp);
   if (unlikely(!new_bufs)) {
    /* Avoid looping forever if we've temporarily
 * run out of memory. We'll try again at the
 * next NAPI cycle.
 */
    break;
   }
   count += new_bufs;
  } while (count < FSL_DPAA_ETH_MAX_BUF_COUNT);

  *countptr = count;
  if (unlikely(count < FSL_DPAA_ETH_MAX_BUF_COUNT))
   return -ENOMEM;
 }

 return 0;
}

static int dpaa_eth_refill_bpools(struct dpaa_priv *priv)
{
 struct dpaa_bp *dpaa_bp;
 int *countptr;

 dpaa_bp = priv->dpaa_bp;
 if (!dpaa_bp)
  return -EINVAL;
 countptr = this_cpu_ptr(dpaa_bp->percpu_count);

 return dpaa_eth_refill_bpool(dpaa_bp, countptr);
}

/* Cleanup function for outgoing frame descriptors that were built on Tx path,
 * either contiguous frames or scatter/gather ones.
 * Skb freeing is not handled here.
 *
 * This function may be called on error paths in the Tx function, so guard
 * against cases when not all fd relevant fields were filled in. To avoid
 * reading the invalid transmission timestamp for the error paths set ts to
 * false.
 *
 * Return the skb backpointer, since for S/G frames the buffer containing it
 * gets freed here.
 *
 * No skb backpointer is set when transmitting XDP frames. Cleanup the buffer
 * and return NULL in this case.
 */
static struct sk_buff *dpaa_cleanup_tx_fd(const struct dpaa_priv *priv,
       const struct qm_fd *fd, bool ts)
{
 const enum dma_data_direction dma_dir = DMA_TO_DEVICE;
 struct device *dev = priv->net_dev->dev.parent;
 struct skb_shared_hwtstamps shhwtstamps;
 dma_addr_t addr = qm_fd_addr(fd);
 void *vaddr = phys_to_virt(addr);
 const struct qm_sg_entry *sgt;
 struct dpaa_eth_swbp *swbp;
 struct sk_buff *skb;
 u64 ns;
 int i;

 if (unlikely(qm_fd_get_format(fd) == qm_fd_sg)) {
  dma_unmap_page(priv->tx_dma_dev, addr,
          qm_fd_get_offset(fd) + DPAA_SGT_SIZE,
          dma_dir);

  /* The sgt buffer has been allocated with netdev_alloc_frag(),
 * it's from lowmem.
 */
  sgt = vaddr + qm_fd_get_offset(fd);

  /* sgt[0] is from lowmem, was dma_map_single()-ed */
  dma_unmap_single(priv->tx_dma_dev, qm_sg_addr(&sgt[0]),
     qm_sg_entry_get_len(&sgt[0]), dma_dir);

  /* remaining pages were mapped with skb_frag_dma_map() */
  for (i = 1; (i < DPAA_SGT_MAX_ENTRIES) &&
       !qm_sg_entry_is_final(&sgt[i - 1]); i++) {
   WARN_ON(qm_sg_entry_is_ext(&sgt[i]));

   dma_unmap_page(priv->tx_dma_dev, qm_sg_addr(&sgt[i]),
           qm_sg_entry_get_len(&sgt[i]), dma_dir);
  }
 } else {
  dma_unmap_single(priv->tx_dma_dev, addr,
     qm_fd_get_offset(fd) + qm_fd_get_length(fd),
     dma_dir);
 }

 swbp = (struct dpaa_eth_swbp *)vaddr;
 skb = swbp->skb;

 /* No skb backpointer is set when running XDP. An xdp_frame
 * backpointer is saved instead.
 */
 if (!skb) {
  xdp_return_frame(swbp->xdpf);
  return NULL;
 }

 /* DMA unmapping is required before accessing the HW provided info */
 if (ts && priv->tx_tstamp &&
     skb_shinfo(skb)->tx_flags & SKBTX_HW_TSTAMP) {
  memset(&shhwtstamps, 0, sizeof(shhwtstamps));

  if (!fman_port_get_tstamp(priv->mac_dev->port[TX], vaddr,
       &ns)) {
   shhwtstamps.hwtstamp = ns_to_ktime(ns);
   skb_tstamp_tx(skb, &shhwtstamps);
  } else {
   dev_warn(dev, "fman_port_get_tstamp failed!\n");
  }
 }

 if (qm_fd_get_format(fd) == qm_fd_sg)
  /* Free the page that we allocated on Tx for the SGT */
  free_pages((unsigned long)vaddr, 0);

 return skb;
}

static u8 rx_csum_offload(const struct dpaa_priv *priv, const struct qm_fd *fd)
{
 /* The parser has run and performed L4 checksum validation.
 * We know there were no parser errors (and implicitly no
 * L4 csum error), otherwise we wouldn't be here.
 */
 if ((priv->net_dev->features & NETIF_F_RXCSUM) &&
     (be32_to_cpu(fd->status) & FM_FD_STAT_L4CV))
  return CHECKSUM_UNNECESSARY;

 /* We're here because either the parser didn't run or the L4 checksum
 * was not verified. This may include the case of a UDP frame with
 * checksum zero or an L4 proto other than TCP/UDP
 */
 return CHECKSUM_NONE;
}

#define PTR_IS_ALIGNED(x, a) (IS_ALIGNED((unsigned long)(x), (a)))

/* Build a linear skb around the received buffer.
 * We are guaranteed there is enough room at the end of the data buffer to
 * accommodate the shared info area of the skb.
 */
static struct sk_buff *contig_fd_to_skb(const struct dpaa_priv *priv,
     const struct qm_fd *fd)
{
 ssize_t fd_off = qm_fd_get_offset(fd);
 dma_addr_t addr = qm_fd_addr(fd);
 struct dpaa_bp *dpaa_bp;
 struct sk_buff *skb;
 void *vaddr;

 vaddr = phys_to_virt(addr);
 WARN_ON(!IS_ALIGNED((unsigned long)vaddr, SMP_CACHE_BYTES));

 dpaa_bp = dpaa_bpid2pool(fd->bpid);
 if (!dpaa_bp)
  goto free_buffer;

 skb = build_skb(vaddr, dpaa_bp->size +
   SKB_DATA_ALIGN(sizeof(struct skb_shared_info)));
 if (WARN_ONCE(!skb, "Build skb failure on Rx\n"))
  goto free_buffer;
 skb_reserve(skb, fd_off);
 skb_put(skb, qm_fd_get_length(fd));

 skb->ip_summed = rx_csum_offload(priv, fd);

 return skb;

free_buffer:
 free_pages((unsigned long)vaddr, 0);
 return NULL;
}

/* Build an skb with the data of the first S/G entry in the linear portion and
 * the rest of the frame as skb fragments.
 *
 * The page fragment holding the S/G Table is recycled here.
 */
static struct sk_buff *sg_fd_to_skb(const struct dpaa_priv *priv,
        const struct qm_fd *fd)
{
 ssize_t fd_off = qm_fd_get_offset(fd);
 dma_addr_t addr = qm_fd_addr(fd);
 const struct qm_sg_entry *sgt;
 struct page *page, *head_page;
 struct dpaa_bp *dpaa_bp;
 void *vaddr, *sg_vaddr;
 struct sk_buff *skb;
 dma_addr_t sg_addr;
 int page_offset;
 unsigned int sz;
 int *count_ptr;
 int i, j;

 vaddr = phys_to_virt(addr);
 WARN_ON(!IS_ALIGNED((unsigned long)vaddr, SMP_CACHE_BYTES));

 /* Iterate through the SGT entries and add data buffers to the skb */
 sgt = vaddr + fd_off;
 skb = NULL;
 for (i = 0; i < DPAA_SGT_MAX_ENTRIES; i++) {
  /* Extension bit is not supported */
  WARN_ON(qm_sg_entry_is_ext(&sgt[i]));

  sg_addr = qm_sg_addr(&sgt[i]);
  sg_vaddr = phys_to_virt(sg_addr);
  WARN_ON(!PTR_IS_ALIGNED(sg_vaddr, SMP_CACHE_BYTES));

  dma_unmap_page(priv->rx_dma_dev, sg_addr,
          DPAA_BP_RAW_SIZE, DMA_FROM_DEVICE);

  /* We may use multiple Rx pools */
  dpaa_bp = dpaa_bpid2pool(sgt[i].bpid);
  if (!dpaa_bp)
   goto free_buffers;

  if (!skb) {
   sz = dpaa_bp->size +
    SKB_DATA_ALIGN(sizeof(struct skb_shared_info));
   skb = build_skb(sg_vaddr, sz);
   if (WARN_ON(!skb))
    goto free_buffers;

   skb->ip_summed = rx_csum_offload(priv, fd);

   /* Make sure forwarded skbs will have enough space
 * on Tx, if extra headers are added.
 */
   WARN_ON(fd_off != priv->rx_headroom);
   /* The offset to data start within the buffer holding
 * the SGT should always be equal to the offset to data
 * start within the first buffer holding the frame.
 */
   WARN_ON_ONCE(fd_off != qm_sg_entry_get_off(&sgt[i]));
   skb_reserve(skb, fd_off);
   skb_put(skb, qm_sg_entry_get_len(&sgt[i]));
  } else {
   /* Not the first S/G entry; all data from buffer will
 * be added in an skb fragment; fragment index is offset
 * by one since first S/G entry was incorporated in the
 * linear part of the skb.
 *
 * Caution: 'page' may be a tail page.
 */
   page = virt_to_page(sg_vaddr);
   head_page = virt_to_head_page(sg_vaddr);

   /* Compute offset of sg_vaddr in (possibly tail) page */
   page_offset = ((unsigned long)sg_vaddr &
     (PAGE_SIZE - 1)) +
    (page_address(page) - page_address(head_page));

   /* Non-initial SGT entries should not have a buffer
 * offset.
 */
   WARN_ON_ONCE(qm_sg_entry_get_off(&sgt[i]));

   /* skb_add_rx_frag() does no checking on the page; if
 * we pass it a tail page, we'll end up with
 * bad page accounting and eventually with segfaults.
 */
   skb_add_rx_frag(skb, i - 1, head_page, page_offset,
     qm_sg_entry_get_len(&sgt[i]),
     dpaa_bp->size);
  }

  /* Update the pool count for the current {cpu x bpool} */
  count_ptr = this_cpu_ptr(dpaa_bp->percpu_count);
  (*count_ptr)--;

  if (qm_sg_entry_is_final(&sgt[i]))
   break;
 }
 WARN_ONCE(i == DPAA_SGT_MAX_ENTRIES, "No final bit on SGT\n");

 /* free the SG table buffer */
 free_pages((unsigned long)vaddr, 0);

 return skb;

free_buffers:
 /* free all the SG entries */
 for (j = 0; j < DPAA_SGT_MAX_ENTRIES ; j++) {
  sg_addr = qm_sg_addr(&sgt[j]);
  sg_vaddr = phys_to_virt(sg_addr);
  /* all pages 0..i were unmaped */
  if (j > i)
   dma_unmap_page(priv->rx_dma_dev, qm_sg_addr(&sgt[j]),
           DPAA_BP_RAW_SIZE, DMA_FROM_DEVICE);
  free_pages((unsigned long)sg_vaddr, 0);
  /* counters 0..i-1 were decremented */
  if (j >= i) {
   dpaa_bp = dpaa_bpid2pool(sgt[j].bpid);
   if (dpaa_bp) {
    count_ptr = this_cpu_ptr(dpaa_bp->percpu_count);
    (*count_ptr)--;
   }
  }

  if (qm_sg_entry_is_final(&sgt[j]))
   break;
 }
 /* free the SGT fragment */
 free_pages((unsigned long)vaddr, 0);

 return NULL;
}

static int skb_to_contig_fd(struct dpaa_priv *priv,
       struct sk_buff *skb, struct qm_fd *fd,
       int *offset)
{
 struct net_device *net_dev = priv->net_dev;
 enum dma_data_direction dma_dir;
 struct dpaa_eth_swbp *swbp;
 unsigned char *buff_start;
 dma_addr_t addr;
 int err;

 /* We are guaranteed to have at least tx_headroom bytes
 * available, so just use that for offset.
 */
 fd->bpid = FSL_DPAA_BPID_INV;
 buff_start = skb->data - priv->tx_headroom;
 dma_dir = DMA_TO_DEVICE;

 swbp = (struct dpaa_eth_swbp *)buff_start;
 swbp->skb = skb;

 /* Enable L3/L4 hardware checksum computation.
 *
 * We must do this before dma_map_single(DMA_TO_DEVICE), because we may
 * need to write into the skb.
 */
 err = dpaa_enable_tx_csum(priv, skb, fd,
      buff_start + DPAA_TX_PRIV_DATA_SIZE);
 if (unlikely(err < 0)) {
  if (net_ratelimit())
   netif_err(priv, tx_err, net_dev, "HW csum error: %d\n",
      err);
  return err;
 }

 /* Fill in the rest of the FD fields */
 qm_fd_set_contig(fd, priv->tx_headroom, skb->len);
 fd->cmd |= cpu_to_be32(FM_FD_CMD_FCO);

 /* Map the entire buffer size that may be seen by FMan, but no more */
 addr = dma_map_single(priv->tx_dma_dev, buff_start,
         priv->tx_headroom + skb->len, dma_dir);
 if (unlikely(dma_mapping_error(priv->tx_dma_dev, addr))) {
  if (net_ratelimit())
   netif_err(priv, tx_err, net_dev, "dma_map_single() failed\n");
  return -EINVAL;
 }
 qm_fd_addr_set64(fd, addr);

 return 0;
}

static int skb_to_sg_fd(struct dpaa_priv *priv,
   struct sk_buff *skb, struct qm_fd *fd)
{
 const enum dma_data_direction dma_dir = DMA_TO_DEVICE;
 const int nr_frags = skb_shinfo(skb)->nr_frags;
 struct net_device *net_dev = priv->net_dev;
 struct dpaa_eth_swbp *swbp;
 struct qm_sg_entry *sgt;
 void *buff_start;
 skb_frag_t *frag;
 dma_addr_t addr;
 size_t frag_len;
 struct page *p;
 int i, j, err;

 /* get a page to store the SGTable */
 p = dev_alloc_pages(0);
 if (unlikely(!p)) {
  netdev_err(net_dev, "dev_alloc_pages() failed\n");
  return -ENOMEM;
 }
 buff_start = page_address(p);

 /* Enable L3/L4 hardware checksum computation.
 *
 * We must do this before dma_map_single(DMA_TO_DEVICE), because we may
 * need to write into the skb.
 */
 err = dpaa_enable_tx_csum(priv, skb, fd,
      buff_start + DPAA_TX_PRIV_DATA_SIZE);
 if (unlikely(err < 0)) {
  if (net_ratelimit())
   netif_err(priv, tx_err, net_dev, "HW csum error: %d\n",
      err);
  goto csum_failed;
 }

 /* SGT[0] is used by the linear part */
 sgt = (struct qm_sg_entry *)(buff_start + priv->tx_headroom);
 frag_len = skb_headlen(skb);
 qm_sg_entry_set_len(&sgt[0], frag_len);
 sgt[0].bpid = FSL_DPAA_BPID_INV;
 sgt[0].offset = 0;
 addr = dma_map_single(priv->tx_dma_dev, skb->data,
         skb_headlen(skb), dma_dir);
 if (unlikely(dma_mapping_error(priv->tx_dma_dev, addr))) {
  netdev_err(priv->net_dev, "DMA mapping failed\n");
  err = -EINVAL;
  goto sg0_map_failed;
 }
 qm_sg_entry_set64(&sgt[0], addr);

 /* populate the rest of SGT entries */
 for (i = 0; i < nr_frags; i++) {
  frag = &skb_shinfo(skb)->frags[i];
  frag_len = skb_frag_size(frag);
  WARN_ON(!skb_frag_page(frag));
  addr = skb_frag_dma_map(priv->tx_dma_dev, frag, 0,
     frag_len, dma_dir);
  if (unlikely(dma_mapping_error(priv->tx_dma_dev, addr))) {
   netdev_err(priv->net_dev, "DMA mapping failed\n");
   err = -EINVAL;
   goto sg_map_failed;
  }

  qm_sg_entry_set_len(&sgt[i + 1], frag_len);
  sgt[i + 1].bpid = FSL_DPAA_BPID_INV;
  sgt[i + 1].offset = 0;

  /* keep the offset in the address */
  qm_sg_entry_set64(&sgt[i + 1], addr);
 }

 /* Set the final bit in the last used entry of the SGT */
 qm_sg_entry_set_f(&sgt[nr_frags], frag_len);

 /* set fd offset to priv->tx_headroom */
 qm_fd_set_sg(fd, priv->tx_headroom, skb->len);

 /* DMA map the SGT page */
 swbp = (struct dpaa_eth_swbp *)buff_start;
 swbp->skb = skb;

 addr = dma_map_page(priv->tx_dma_dev, p, 0,
       priv->tx_headroom + DPAA_SGT_SIZE, dma_dir);
 if (unlikely(dma_mapping_error(priv->tx_dma_dev, addr))) {
  netdev_err(priv->net_dev, "DMA mapping failed\n");
  err = -EINVAL;
  goto sgt_map_failed;
 }

 fd->bpid = FSL_DPAA_BPID_INV;
 fd->cmd |= cpu_to_be32(FM_FD_CMD_FCO);
 qm_fd_addr_set64(fd, addr);

 return 0;

sgt_map_failed:
sg_map_failed:
 for (j = 0; j < i; j++)
  dma_unmap_page(priv->tx_dma_dev, qm_sg_addr(&sgt[j]),
          qm_sg_entry_get_len(&sgt[j]), dma_dir);
sg0_map_failed:
csum_failed:
 free_pages((unsigned long)buff_start, 0);

 return err;
}

static inline int dpaa_xmit(struct dpaa_priv *priv,
       struct rtnl_link_stats64 *percpu_stats,
       int queue,
       struct qm_fd *fd)
{
 struct qman_fq *egress_fq;
 int err, i;

 egress_fq = priv->egress_fqs[queue];
 if (fd->bpid == FSL_DPAA_BPID_INV)
  fd->cmd |= cpu_to_be32(qman_fq_fqid(priv->conf_fqs[queue]));

 /* Trace this Tx fd */
 trace_dpaa_tx_fd(priv->net_dev, egress_fq, fd);

 for (i = 0; i < DPAA_ENQUEUE_RETRIES; i++) {
  err = qman_enqueue(egress_fq, fd);
  if (err != -EBUSY)
   break;
 }

 if (unlikely(err < 0)) {
  percpu_stats->tx_fifo_errors++;
  return err;
 }

 percpu_stats->tx_packets++;
 percpu_stats->tx_bytes += qm_fd_get_length(fd);

 return 0;
}

#ifdef CONFIG_DPAA_ERRATUM_A050385
static int dpaa_a050385_wa_skb(struct net_device *net_dev, struct sk_buff **s)
{
 struct dpaa_priv *priv = netdev_priv(net_dev);
 struct sk_buff *new_skb, *skb = *s;
 unsigned char *start, i;

 /* check linear buffer alignment */
 if (!PTR_IS_ALIGNED(skb->data, DPAA_A050385_ALIGN))
  goto workaround;

 /* linear buffers just need to have an aligned start */
 if (!skb_is_nonlinear(skb))
  return 0;

 /* linear data size for nonlinear skbs needs to be aligned */
 if (!IS_ALIGNED(skb_headlen(skb), DPAA_A050385_ALIGN))
  goto workaround;

 for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
  skb_frag_t *frag = &skb_shinfo(skb)->frags[i];

  /* all fragments need to have aligned start addresses */
  if (!IS_ALIGNED(skb_frag_off(frag), DPAA_A050385_ALIGN))
   goto workaround;

  /* all but last fragment need to have aligned sizes */
  if (!IS_ALIGNED(skb_frag_size(frag), DPAA_A050385_ALIGN) &&
      (i < skb_shinfo(skb)->nr_frags - 1))
   goto workaround;
 }

 return 0;

workaround:
 /* copy all the skb content into a new linear buffer */
 new_skb = netdev_alloc_skb(net_dev, skb->len + DPAA_A050385_ALIGN - 1 +
      priv->tx_headroom);
 if (!new_skb)
  return -ENOMEM;

 /* NET_SKB_PAD bytes already reserved, adding up to tx_headroom */
 skb_reserve(new_skb, priv->tx_headroom - NET_SKB_PAD);

 /* Workaround for DPAA_A050385 requires data start to be aligned */
 start = PTR_ALIGN(new_skb->data, DPAA_A050385_ALIGN);
 if (start - new_skb->data)
  skb_reserve(new_skb, start - new_skb->data);

 skb_put(new_skb, skb->len);
 skb_copy_bits(skb, 0, new_skb->data, skb->len);
 skb_copy_header(new_skb, skb);
 new_skb->dev = skb->dev;

 /* Copy relevant timestamp info from the old skb to the new */
 if (priv->tx_tstamp) {
  skb_shinfo(new_skb)->tx_flags = skb_shinfo(skb)->tx_flags;
  skb_shinfo(new_skb)->hwtstamps = skb_shinfo(skb)->hwtstamps;
  skb_shinfo(new_skb)->tskey = skb_shinfo(skb)->tskey;
  if (skb->sk)
   skb_set_owner_w(new_skb, skb->sk);
 }

 /* We move the headroom when we align it so we have to reset the
 * network and transport header offsets relative to the new data
 * pointer. The checksum offload relies on these offsets.
 */
 skb_set_network_header(new_skb, skb_network_offset(skb));
 skb_set_transport_header(new_skb, skb_transport_offset(skb));

 dev_kfree_skb(skb);
 *s = new_skb;

 return 0;
}

static int dpaa_a050385_wa_xdpf(struct dpaa_priv *priv,
    struct xdp_frame **init_xdpf)
{
 struct xdp_frame *new_xdpf, *xdpf = *init_xdpf;
 void *new_buff, *aligned_data;
 struct page *p;
 u32 data_shift;
 int headroom;

 /* Check the data alignment and make sure the headroom is large
 * enough to store the xdpf backpointer. Use an aligned headroom
 * value.
 *
 * Due to alignment constraints, we give XDP access to the full 256
 * byte frame headroom. If the XDP program uses all of it, copy the
 * data to a new buffer and make room for storing the backpointer.
 */
 if (PTR_IS_ALIGNED(xdpf->data, DPAA_FD_DATA_ALIGNMENT) &&
     xdpf->headroom >= priv->tx_headroom) {
  xdpf->headroom = priv->tx_headroom;
  return 0;
 }

 /* Try to move the data inside the buffer just enough to align it and
 * store the xdpf backpointer. If the available headroom isn't large
 * enough, resort to allocating a new buffer and copying the data.
 */
 aligned_data = PTR_ALIGN_DOWN(xdpf->data, DPAA_FD_DATA_ALIGNMENT);
 data_shift = xdpf->data - aligned_data;

 /* The XDP frame's headroom needs to be large enough to accommodate
 * shifting the data as well as storing the xdpf backpointer.
 */
 if (xdpf->headroom  >= data_shift + priv->tx_headroom) {
  memmove(aligned_data, xdpf->data, xdpf->len);
  xdpf->data = aligned_data;
  xdpf->headroom = priv->tx_headroom;
  return 0;
 }

 /* The new xdp_frame is stored in the new buffer. Reserve enough space
 * in the headroom for storing it along with the driver's private
 * info. The headroom needs to be aligned to DPAA_FD_DATA_ALIGNMENT to
 * guarantee the data's alignment in the buffer.
 */
 headroom = ALIGN(sizeof(*new_xdpf) + priv->tx_headroom,
    DPAA_FD_DATA_ALIGNMENT);

 /* Assure the extended headroom and data don't overflow the buffer,
 * while maintaining the mandatory tailroom.
 */
 if (headroom + xdpf->len > DPAA_BP_RAW_SIZE -
   SKB_DATA_ALIGN(sizeof(struct skb_shared_info)))
  return -ENOMEM;

 p = dev_alloc_pages(0);
 if (unlikely(!p))
  return -ENOMEM;

 /* Copy the data to the new buffer at a properly aligned offset */
 new_buff = page_address(p);
 memcpy(new_buff + headroom, xdpf->data, xdpf->len);

 /* Create an XDP frame around the new buffer in a similar fashion
 * to xdp_convert_buff_to_frame.
 */
 new_xdpf = new_buff;
 new_xdpf->data = new_buff + headroom;
 new_xdpf->len = xdpf->len;
 new_xdpf->headroom = priv->tx_headroom;
 new_xdpf->frame_sz = DPAA_BP_RAW_SIZE;
 new_xdpf->mem_type = MEM_TYPE_PAGE_ORDER0;

 /* Release the initial buffer */
 xdp_return_frame_rx_napi(xdpf);

 *init_xdpf = new_xdpf;
 return 0;
}
#endif

static netdev_tx_t
dpaa_start_xmit(struct sk_buff *skb, struct net_device *net_dev)
{
 const int queue_mapping = skb_get_queue_mapping(skb);
 struct rtnl_link_stats64 *percpu_stats;
 struct dpaa_percpu_priv *percpu_priv;
 struct netdev_queue *txq;
 struct dpaa_priv *priv;
 struct qm_fd fd;
 bool nonlinear;
 int offset = 0;
 int err = 0;

 priv = netdev_priv(net_dev);
 percpu_priv = this_cpu_ptr(priv->percpu_priv);
 percpu_stats = &percpu_priv->stats;

 qm_fd_clear_fd(&fd);

 /* Packet data is always read as 32-bit words, so zero out any part of
 * the skb which might be sent if we have to pad the packet
 */
 if (__skb_put_padto(skb, ETH_ZLEN, false))
  goto enomem;

 nonlinear = skb_is_nonlinear(skb);
 if (!nonlinear) {
  /* We're going to store the skb backpointer at the beginning
 * of the data buffer, so we need a privately owned skb
 *
 * We've made sure skb is not shared in dev->priv_flags,
 * we need to verify the skb head is not cloned
 */
  if (skb_cow_head(skb, priv->tx_headroom))
   goto enomem;

  WARN_ON(skb_is_nonlinear(skb));
 }

 /* MAX_SKB_FRAGS is equal or larger than our dpaa_SGT_MAX_ENTRIES;
 * make sure we don't feed FMan with more fragments than it supports.
 */
 if (unlikely(nonlinear &&
       (skb_shinfo(skb)->nr_frags >= DPAA_SGT_MAX_ENTRIES))) {
  /* If the egress skb contains more fragments than we support
 * we have no choice but to linearize it ourselves.
 */
  if (__skb_linearize(skb))
   goto enomem;

  nonlinear = skb_is_nonlinear(skb);
 }

#ifdef CONFIG_DPAA_ERRATUM_A050385
 if (unlikely(fman_has_errata_a050385())) {
  if (dpaa_a050385_wa_skb(net_dev, &skb))
   goto enomem;
  nonlinear = skb_is_nonlinear(skb);
 }
#endif

 if (nonlinear) {
  /* Just create a S/G fd based on the skb */
  err = skb_to_sg_fd(priv, skb, &fd);
  percpu_priv->tx_frag_skbuffs++;
 } else {
  /* Create a contig FD from this skb */
  err = skb_to_contig_fd(priv, skb, &fd, &offset);
 }
 if (unlikely(err < 0))
  goto skb_to_fd_failed;

 txq = netdev_get_tx_queue(net_dev, queue_mapping);

 /* LLTX requires to do our own update of trans_start */
 txq_trans_cond_update(txq);

 if (priv->tx_tstamp && skb_shinfo(skb)->tx_flags & SKBTX_HW_TSTAMP) {
  fd.cmd |= cpu_to_be32(FM_FD_CMD_UPD);
  skb_shinfo(skb)->tx_flags |= SKBTX_IN_PROGRESS;
 }

 if (likely(dpaa_xmit(priv, percpu_stats, queue_mapping, &fd) == 0))
  return NETDEV_TX_OK;

 dpaa_cleanup_tx_fd(priv, &fd, false);
skb_to_fd_failed:
enomem:
 percpu_stats->tx_errors++;
 dev_kfree_skb(skb);
 return NETDEV_TX_OK;
}

--> --------------------

--> maximum size reached

--> --------------------