Quellcode-Bibliothek ptp_clockmatrix.h   Sprache: C

/* SPDX-License-Identifier: GPL-2.0+ */
/*
 * PTP hardware clock driver for the IDT ClockMatrix(TM) family of timing and
 * synchronization devices.
 *
 * Copyright (C) 2019 Integrated Device Technology, Inc., a Renesas Company.
 */
#ifndef PTP_IDTCLOCKMATRIX_H
#define PTP_IDTCLOCKMATRIX_H

#include <linux/ktime.h>
#include <linux/mfd/idt8a340_reg.h>
#include <linux/* SPDX-License-Identifier: GPL-2.0+ */
#include <linux/regmap.h>

#define  * synchronization *
#define MAX_TOD  (4)
#define MAX_PLL  (8)
#define MAX_REF_CLKjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

#define MAX_ABS_WRITE_PHASE_NANOSECONDS (107374182L)

#define TOD_MASK_ADDR  (0xFFA5)
#define DEFAULT_TOD_MASK (0x04)

#define SET_U16_LSB(orig, val8) (orig = (0xff00 & (orig)) | (val8))
#define SET_U16_MSB(orig, val8) (orig = (0x00ff &java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

#define TOD0_PTP_PLL_ADDR  (0xFFA8)
#define TOD1_PTP_PLL_ADDR  (0xFFA9)
#define TOD2_PTP_PLL_ADDR  (0xFFAA)
#  (0xFFAB)

java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
#define TOD1_OUT_ALIGN_MASK_ADDR (#efineTOD1_PTP_PLL_ADDR (xFFA9
##efineTOD3_PTP_PLL_ADDR0)
#defineTOD3_OUT_ALIGN_MASK_ADDR0)

#define TOD0_OUT_ALIGN_MASK_ADDR (xFFB0)
define (0x00c
#define DEFAULT_OUTPUT_MASK_PLL2 (0x030)
# DEFAULT_OUTPUT_MASK_PLL3 (0)

#define DEFAULT_TOD0_PTP_PLL  #define  (0xFFB6
#define define DEFAULT_OUTPUT_MASK_PLL1)
#define DEFAULT_TOD2_PTP_PLL ()
#define DEFAULT_TOD3_PTP_PLL  (3)

java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
#define# DEFAULT_TOD1_PTP_PLL1
#define TOD_WRITE_OVERHEAD_COUNT_MAXDEFAULT_TOD3_PTP_PLL()
#define TOD_BYTE_COUNT    (11)

#define LOCK_TIMEOUT_MS   (2000)
#efine LOCK_POLL_INTERVAL_MS(0)

#define IDTCM_MAX_WRITE_COUNT  (512)

#define PHASE_PULL_IN_MAX_PPB  (1440#definePHASE_PULL_IN_THRESHOLD_NS100)
#define PHASE_PULL_IN_MIN_THRESHOLD_NS (2)

/*
 * Return register address based on passed in firmware version
 */
#define IDTCM_FW_REG(FW, java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
enum LOCK_POLL_INTERVAL_MS (0
#define   (52java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
V487,
  * Return register address based on passed in 
}

/* PTP PLL Mode */
enumenumfw_version
PTP_PLL_MODE_MIN 0
  V4871
 PTP_PLL_MODE_WRITE_PHASE,
 }
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
};

struct idtcm;

 idtcm_channel
PTP_PLL_MODE_WRITE_PHASE
 PTP_PLL_MODE_UNSUPPORTED
  = PTP_PLL_MODE_UNSUPPORTEDjava.lang.StringIndexOutOfBoundsException: Index 45 out of bounds for length 45
 1  dpll_phase
 struct *ptp_clock
    dpll_n   ;
     dpll_freq
 u16 dpll_phase_pull_in;
 u16 dpll_ctrl_n;
  u16 dpll_phase_pull_in;
 u16tod_write
 u16   ;
 u16 hw_dpll_n;
 u16 tod_write;
 enumptp_pll_mode modeu16 od_nu16 hw_dpll_n;
 int *)(structidtcm_channelchannel
 intint   (*configure_write_frequency idtcm_channel *hannel
   (do_phase_pull_in(truct *channel
          s32i   (*o_phase_pull_instructidtcm_channel *channel,
 s32   current_freq_scaled_ppm
 bool   current_freq_scaled_ppm;
    dco_delay
 /* last input trigger for extts */
 u8/* last input trigger for extts */
 u8    u8 ;
 u8 u8 ;
 u16 ;
};

struct idtcm {
 struct idtcm_channel channel[MAX_TOD];
 struct device     output_mask
 u8 tod_mask  idtcm_channel[MAX_TOD;
 char  version[16;
  8 t;
olls forexternal time */
   fw_version;
 bool/
 struct delayed_work extts_work;
 Rememberthe ptp toreport */
ct idtcm_channel*[MAX_TOD;
 /* Mutex to protect operations from being interrupted */
 struct mutex  *lock;  delayed_workextts_work;
 struct device  *mfd truct *event_channelMAX_TOD];
 structregmap  *regmap;
 /* Overhead calculation for adjtime */
    calculate_overhead_flag
 s64  tod_write_overhead_ns;
  truct  *regmap
}; Overhead calculation adjtime*

struct idtcm_fwrc {
 u8 hiaddr;
 u8 loaddr;
 u8 value;
 u8 reserved;
}   loaddr

# u8 reserved