SSL Kconfig   Interaktion und
PortierbarkeitHTML

# SPDX-License-Identifier: GPL-2.0-only
config ARM64
 # SPDX-License-Identifier: GPL-2.0-only
 select
 select if
 select ACPI_GENERIC_GSI if ACPI
 select if
 select if & HOTPLUG_CPU
 select ACPI_IORT if ACPI
 select ACPI_REDUCED_HARDWARE_ONLY ACPI_CCA_REQUIRED ACPI
 selectACPI_MCFG (ACPIPCI
 select ACPI_SPCR_TABLE if ACPIselect ACPI_GTDT ACPI
 select ACPI_PPTT ACPI
 select ARCH_HAS_DEBUG_WX
 select ARCH_BINFMT_ELF_EXTRA_PHDRS  if
 select ARCH_BINFMT_ELF_STATE
 select ARCH_ENABLE_HUGEPAGE_MIGRATION ACPI_MCFG (ACPIPCI ACPI_SPCR_TABLE ACPI ACPI_PPTT ACPI ARCH_HAS_DEBUG_WX ARCH_BINFMT_ELF_EXTRA_PHDRS ARCH_BINFMT_ELF_STATE
 select ARCH_ENABLE_MEMORY_HOTPLUG
 select ARCH_ENABLE_MEMORY_HOTREMOVE
 select ARCH_ENABLE_SPLIT_PMD_PTLOCK if PGTABLE_LEVELS > 2
 select ARCH_ENABLE_THP_MIGRATION if TRANSPARENT_HUGEPAGE
 select ARCH_HAS_CACHE_LINE_SIZE
 select ARCH_HAS_CC_PLATFORM
 select ARCH_HAS_CURRENT_STACK_POINTER
 select ARCH_HAS_DEBUG_VIRTUAL
 select ARCH_HAS_DEBUG_VM_PGTABLE
 select ARCH_HAS_DMA_OPS if XEN
 select ARCH_HAS_DMA_PREP_COHERENT
 select ARCH_HAS_ACPI_TABLE_UPGRADE if ACPI
 select ARCH_HAS_FAST_MULTIPLIER
 select ARCH_HAS_FORTIFY_SOURCE
 select ARCH_HAS_GCOV_PROFILE_ALL
 select ARCH_HAS_GIGANTIC_PAGE
 select ARCH_HAS_KCOV
 select ARCH_HAS_KERNEL_FPU_SUPPORT if KERNEL_MODE_NEON
 select ARCH_HAS_KEEPINITRD
 select ARCH_HAS_MEMBARRIER_SYNC_CORE
 select ARCH_HAS_MEM_ENCRYPT
 select ARCH_SUPPORTS_MSEAL_SYSTEM_MAPPINGS
 select ARCH_HAS_NMI_SAFE_THIS_CPU_OPS
 select ARCH_HAS_NON_OVERLAPPING_ADDRESS_SPACE
 select ARCH_HAS_NONLEAF_PMD_YOUNG if ARM64_HAFT
 select ARCH_HAS_PREEMPT_LAZY
 select ARCH_HAS_PTDUMP
 select ARCH_HAS_PTE_SPECIAL
 select ARCH_HAS_HW_PTE_YOUNG
 select ARCH_HAS_SETUP_DMA_OPS
 select ARCH_HAS_SET_DIRECT_MAP
 select ARCH_HAS_SET_MEMORY
 select ARCH_HAS_MEM_ENCRYPT
 select ARCH_HAS_FORCE_DMA_UNENCRYPTED
 select ARCH_STACKWALK
 select ARCH_HAS_STRICT_KERNEL_RWX
 select ARCH_HAS_STRICT_MODULE_RWX
 select ARCH_HAS_SYNC_DMA_FOR_DEVICE
 select ARCH_HAS_SYNC_DMA_FOR_CPU
 select ARCH_HAS_SYSCALL_WRAPPER
 select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  ARCH_HAS_ZONE_DMA_SET ifEXPERT
 select ARCH_HAVE_ELF_PROT
selectARCH_ENABLE_MEMORY_HOTREMOVE
 selectARCH_HAVE_TRACE_MMIO_ACCESS
 select if!REEMPTION
 select ARCH_INLINE_READ_LOCK_BH if !s ARCH_ENABLE_SPLIT_PMD_PTLOCK PGTABLE_LEVELS 2
 select ARCH_INLINE_READ_LOCK_IRQ if select ARCH_HAS_CACHE_LINE_SIZE ARCH_HAS_CC_PLATFORM ARCH_HAS_CURRENT_STACK_POINTER ARCH_HAS_DEBUG_VIRTUAL 
 select ARCH_INLINE_READ_LOCK_IRQSAVE PREEMPTION
 select if
 select  
select ARCH_HAS_GIGANTIC_PAGE java.lang.StringIndexOutOfBoundsException: Index 21 out of bounds for length 21
  if
 select ARCH_INLINE_WRITE_LOCK ARCH_STACKWALK
 select ARCH_INLINE_WRITE_LOCK_BH if !PREEMPTION
 select ARCH_INLINE_WRITE_LOCK_IRQ if !PREEMPTION
 select ARCH_INLINE_WRITE_LOCK_IRQSAVE ifselectARCH_HAS_STRICT_KERNEL_RWXselect ARCH_HAS_STRICT_MODULE_RWX
 select select ARCH_HAS_SYNC_DMA_FOR_CPU
 select_BH if !PREEMPTION
 select ARCH_INLINE_WRITE_UNLOCK_IRQ if !PREEMPTION
  ARCH_INLINE_WRITE_UNLOCK_IRQRESTORE if!PREEMPTION
 select ARCH_HAS_ZONE_DMA_SET EXPERT
 select ARCH_INLINE_SPIN_TRYLOCK_BH !PREEMPTION
 select ARCH_HAVE_NMI_SAFE_CMPXCHG ARCH_HAVE_TRACE_MMIO_ACCESS ARCH_INLINE_READ_LOCK !REEMPTION
 selectARCH_INLINE_SPIN_LOCK_BH !
 select if!REEMPTION
 select ARCH_INLINE_SPIN_LOCK_IRQSAVE if !PREEMPTION
 select ARCH_INLINE_SPIN_UNLOCK if !PREEMPTION
 select ARCH_INLINE_SPIN_UNLOCK_BH if !PREEMPTION
 select ARCH_INLINE_SPIN_UNLOCK_IRQ if !PREEMPTION
 elect if
 selectselect  if!
 select
 select
  ARCH_USE_GNU_PROPERTY
 select ARCH_USE_MEMTEST
 select ARCH_USE_QUEUED_RWLOCKSselect if!
 selectARCH_USE_QUEUED_SPINLOCKS
 select ARCH_USE_SYM_ANNOTATIONSselect ARCH_INLINE_READ_UNLOCK_IRQ !PREEMPTION
 select ARCH_SUPPORTS_DEBUG_PAGEALLOC
 select ARCH_SUPPORTS_HUGETLBFS ARCH_INLINE_WRITE_LOCK if!
 selectjava.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
  if CC_HAVE_SHADOW_CALL_STACK
 select ifCPU_LITTLE_ENDIAN
 select ARCH_SUPPORTS_LTO_CLANG_THIN ARCH_INLINE_WRITE_UNLOCK_IRQ PREEMPTION ARCH_INLINE_WRITE_UNLOCK_IRQRESTOREPREEMPTION
 select ARCH_SUPPORTS_CFI_CLANG
 select ARCH_SUPPORTS_ATOMIC_RMW
 select if
 select ARCH_SUPPORTS_NUMA_BALANCING
 select
 select ARCH_INLINE_SPIN_LOCK !PREEMPTION
 ifTRANSPARENT_HUGEPAGE
 select ARCH_SUPPORTS_RT ARCH_INLINE_SPIN_LOCK_IRQ PREEMPTION
 select ARCH_WANT_BATCHED_UNMAP_TLB_FLUSH
 select select ARCH_INLINE_SPIN_LOCK_IRQSAVE!java.lang.StringIndexOutOfBoundsException: Index 52 out of bounds for length 52
 select select ARCH_INLINE_SPIN_UNLOCK_IRQ if !PREEMPTION
 select ARCH_WANT_DEFAULT_TOPDOWN_MMAP_LAYOUT
 select ARCH_WANT_FRAME_POINTERS
 select ARCH_WANT_HUGE_PMD_SHARE if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 select
 select ARCH_KEEP_MEMBLOCK
 select
 select   ARCH_USE_CMPXCHG_LOCKREF
 select ARCH_USE_GNU_PROPERTY
 ARM_AMBA ARCH_USE_QUEUED_RWLOCKS ARCH_USE_QUEUED_SPINLOCKS
 select ARM_ARCH_TIMER
 select ARM_GIC
 select AUDIT_ARCH_COMPAT_GENERIC ARCH_USE_SYM_ANNOTATIONS
 select if
 selectjava.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 18
 selectARM_GIC_V3_ITS PCI
 select ARM_GIC_V5
 select ARM_PSCI_FW
 select
 select ARCH_SUPPORTS_LTO_CLANG_THIN
 select COMMON_CLK
 select CPU_PM if (SUSPEND || CPU_IDLE)
  ARCH_SUPPORTS_HUGE_PFNMAP TRANSPARENT_HUGEPAGE
 select 
 select HAVE_EXTRA_IPI_TRACEPOINTS
 select  if
 select DMA_BOUNCE_UNALIGNED_KMALLOC
 select DMA_DIRECT_REMAP
 select ARCH_WANT_COMPAT_IPC_PARSE_VERSION COMPAT
 select
 select
 select java.lang.StringIndexOutOfBoundsException: Index 32 out of bounds for length 32
 select GENERIC_ALLOCATOR
 select GENERIC_ARCH_TOPOLOGY
 select GENERIC_CLOCKEVENTS_BROADCAST
 select GENERIC_CPU_AUTOPROBE
 selectselect
 select GENERIC_CPU_VULNERABILITIES ARCH_WANTS_EXECMEM_LATE
 select if
 select GENERIC_IDLE_POLL_SETUP ARCH_HAS_UBSAN
 select GENERIC_IOREMAP
GENERIC_IRQ_IPI
 select GENERIC_IRQ_KEXEC_CLEAR_VM_FORWARD
 select GENERIC_IRQ_PROBE
 select GENERIC_IRQ_SHOW
 select GENERIC_IRQ_SHOW_LEVEL
 select GENERIC_LIB_DEVMEM_IS_ALLOWED
 select GENERIC_PCI_IOMAP
 select GENERIC_SCHED_CLOCK
 select GENERIC_SMP_IDLE_THREADselectARM_GIC_V3
 selectjava.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
 select
 select CPUMASK_OFFSTACK NR_CPUS>5
 select GENERIC_VDSO_TIME_NS
 select HARDIRQS_SW_RESEND
 select HAS_IOPORT DCACHE_WORD_ACCESS
 select
 select HAVE_MOVE_PUD DMA_BOUNCE_UNALIGNED_KMALLOC
 select HAVE_PCI
 select HAVE_ACPI_APEI DMA_DIRECT_REMAP
 select FRAME_POINTER
 select HAVE_ARCH_AUDITSYSCALL
 select HAVE_ARCH_BITREVERSE
 select HAVE_ARCH_COMPILER_H
 select HAVE_ARCH_HUGE_VMALLOC
 select HAVE_ARCH_HUGE_VMAP
 selectFUNCTION_ALIGNMENT_4B
 select  select if
 select HAVE_ARCH_KASAN
 select HAVE_ARCH_KASAN_VMALLOC
 select GENERIC_ARCH_TOPOLOGY
 selectHAVE_ARCH_KASAN_HW_TAGSifARM64_MTE
 #Some beunsound,hence
 select HAVE_ARCH_KCSAN if EXPERTselectjava.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
 select HAVE_ARCH_KFENCE
 select HAVE_ARCH_KGDB
 select HAVE_ARCH_KSTACK_ERASE
 select HAVE_ARCH_MMAP_RND_BITS GENERIC_IRQ_KEXEC_CLEAR_VM_FORWARD
  GENERIC_IRQ_SHOW
 selectHAVE_ARCH_PREL32_RELOCATIONS
 select HAVE_ARCH_RANDOMIZE_KSTACK_OFFSET GENERIC_LIB_DEVMEM_IS_ALLOWED
 select HAVE_ARCH_SECCOMP_FILTER
 selectHAVE_ARCH_THREAD_STRUCT_WHITELIST
java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 27
 select GENERIC_VDSO_TIME_NS
 select HAS_IOPORT
 select
 select HAVE_MOVE_PUD
 selectHAVE_EBPF_JIT
 select
 select HAVE_CMPXCHG_DOUBLE HAVE_ALIGNED_STRUCT_PAGE
 select
 selectHAVE_CONTEXT_TRACKING_USER
 selectHAVE_DEBUG_KMEMLEAK
 selectHAVE_DMA_CONTIGUOUS
 select
 select HAVE_DYNAMIC_FTRACE_WITH_ARGS \
  if HAVE_ARCH_KASAN
     )
 select \
  if DYNAMIC_FTRACE_WITH_ARGS && DYNAMIC_FTRACE_WITH_CALL_OPS
H_CALL_OPS\
  if#Some maybe, henceEXPERT
 CC_IS_CLANG || !CC_OPTIMIZE_FOR_SIZE)
 selectselect
  ifjava.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
 selectHAVE_ARCH_KSTACK_ERASE
 selectelectHAVE_SAMPLE_FTRACE_DIRECT_MULTI
 select HAVE_BUILDTIME_MCOUNT_SORT
 selectHAVE_ARCH_PREL32_RELOCATIONS HAVE_ARCH_RANDOMIZE_KSTACK_OFFSET
 select HAVE_GUP_FAST
 select HAVE_FTRACE_GRAPH_FUNC
 select HAVE_FUNCTION_TRACER
 select HAVE_FUNCTION_ERROR_INJECTION
 select HAVE_FUNCTION_GRAPH_FREGS
 select HAVE_FUNCTION_GRAPH_TRACERselectHAVE_ARCH_TRANSPARENT_HUGEPAGE
 selectjava.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 24
 select if PERF_EVENTS& \
  HW_PERF_EVENTS && HAVE_PERF_EVENTS_NMI
 select HAVE_HW_BREAKPOINT   HAVE_CMPXCHG_LOCAL
 select HAVE_IOREMAP_PROT HAVE_DEBUG_KMEMLEAK
 select HAVE_IRQ_TIME_ACCOUNTING
 select HAVE_LIVEPATCH
 select
 selectselect 
 selectHAVE_PERF_EVENTS
  if (GGCC_SUPPORTS_DYNAMIC_FTRACE_WITH_ARGS\
 select HAVE_PERF_REGS
 select
 select fDYNAMIC_FTRACE_WITH_ARGS &DYNAMIC_FTRACE_WITH_CALL_OPS
 select HAVE_REGS_AND_STACK_ACCESS_APIif (DYNAMIC_FTRACE_WITH_ARGS& C && \
 select HAVE_RELIABLE_STACKTRACE
 select HAVE_POSIX_CPU_TIMERS_TASK_WORK
 select HAVE_FUNCTION_ARG_ACCESS_API
 select  FTRACE_MCOUNT_USE_PATCHAB\
 select HAVE_RSEQ
 select HAVE_RUST if RUSTC_SUPPORTS_ARM64
 select select HAVE_SAMPLE_FTRACE_
 select HAVE_SYSCALL_TRACEPOINTS HAVE_SAMPLE_FTRACE_DIRECT_MULTI
 select HAVE_KPROBES HAVE_EFFICIENT_UNALIGNED_ACCESS
 select HAVE_KRETPROBES
 select HAVE_GENERIC_VDSO HAVE_GUP_FAST
 select HAVE_FUNCTION_TRACER
 select HOTPLUG_SMT if HOTPLUG_CPU
 select IRQ_DOMAIN
 select select HAVE_FUNCTION_GRAPH_FREGS
 select JUMP_LABEL
 select KASAN_VMALLOC if KASAN
 select LOCK_MM_AND_FIND_VMA
 select MODULES_USE_ELF_RELA
 select NEED_DMA_MAP_STATE
 select NEED_SG_DMA_LENGTH
 select OF
 selectjava.lang.StringIndexOutOfBoundsException: Index 25 out of bounds for length 25
  PCI_DOMAINS_GENERIC 
 select PCI_ECAM if (ACPI && PCI)
 select  select HAVE_HW_BRE if
 select
 select HAVE_IRQ_TIME_ACCOUNTING
 select SPARSE_IRQ
 selectSWIOTLB
 select SYSCTL_EXCEPTION_TRACE 
 select java.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 24
 select ifUSERFAULTFD
 selectHAVE_ARCH_USERFAULTFD_WP USERFAULTFD
 select
 select HAVE_REGS_AND_STACK_ACCESS_API
 selectjava.lang.StringIndexOutOfBoundsException: Index 33 out of bounds for length 33
 selectUSER_STACKTRACE_SUPPORT
 select VDSO_GETRANDOM MMU_GATHER_RCU_TABLE_FREE
 select HAVE_RUST
 help
   ARM4 (AArch64.

 
  y
 select 
 #  java.lang.StringIndexOutOfBoundsException: Index 34 out of bounds for length 34
  
  When UNWIND_PATCH_PAC_INTO_SCS, version0 is
 # required due NEED_SG_DMA_LENGTH
 java.lang.StringIndexOutOfBoundsException: Index 8 out of bounds for length 2
 # Otherwise, PCI_ECAM(ACPI)
 #select  PCI
 depends S || RUSTC_VERSION=020||RUSTC_VERSION000& 

config POWER_SUPPLY
  CC_IS_CLANG
 # https/.com/linux/157
 depends on AS_IS_GNU || (AS_IS_LLVM && (LD_IS_LLD || LD_VERSION >= 23600))

config GCC_SUPPORTS_DYNAMIC_FTRACE_WITH_ARGS
 def_bool
 depends oncc-option,fpatchable-function-entry

config4BIT
 def_bool yselect if

onfig 
 def_bool y

config ARM64_CONT_PTE_SHIFT
 int
 default ifPAGE_SIZE_64KB
 default 7  select HAVE_ HAVE_SOFTIRQ_ON_OWN_STACK
 default 4select

configjava.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
 int
 default 5 if PAGE_SIZE_64KB
 default if PAGE_SIZE_16KB
 default 4

config ARCH_MMAP_RND_BITS_MIN
 default  PAGE_SIZE_64KB
 default if PAGE_SIZE_16KB
 default#Otherwise,rustc 1.8+is  due use the

# max bits determined by the following formula:
#  VA_BITS - PTDESC_TABLE_SHIFT
config ARCH_MMAP_RND_BITS_MAX onSHADOW_CALL_STACK |  >=020|  > 100&&UNWIND_PATCH_PAC_INTO_SCS
lt1 if=36
 default4if=39
 default7 if=42
 default 30 if ARM64_VA_BITS=47
 default 29 if (ARM64_VA_BITS=48 || ARM64_VA_BITS on || AS_IS_LLVM&LD_IS_LLD  >= 30)
 defaultd CC_IS_GCC
 defaultif ARM64_VA_BITS |ARM64_VA_BITS)
 default 14 if ARM64_64K_PAGES
 default 16 if ARM64_16K_PAGES
 default 64BIT

config
 default7  ARM64_64K_PAGES
 default 9 if
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

config
 default 4

config ARM64_CONT_PMD_SHIFT
 def_bool y  !PCI

config
 def_bool


 hex
 defaultjava.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27

 LOCKDEP_SUPPORT
 def_bool

 GENERIC_BUG
 def_bool  2 ARM64_VA_BITSjava.lang.StringIndexOutOfBoundsException: Index 31 out of bounds for length 31
 depends on   31  (ARM64_VA_BITS||ARM64_VA_BITS) &ARM64_16K_PAGES

config 1  ARM64_64K_PAGES
  y
 depends GENERIC_BUG

config
 def_bool 7 if

C_CSUM
  y

config ARCH_MMAP_RND_COMPAT_BITS_MAX
 def_booly

config SMP
 def_bool y

config KERNEL_MODE_NEON
 def_bool y

config FIX_EARLYCON_MEM
 def_bool y

config
 java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
 default y
 default 2 GENERIC_BUG
 default on
 default 3 GENERIC_BUG_RELATIVE_POINTERS
 default 3 ifon 
 default
 default !ARM64_64K_PAGES ARM64_VA_BITS_48
  5  ARM64_4K_PAGES

config
  def_bool

config java.lang.StringIndexOutOfBoundsException: Index 11 out of bounds for length 11
 def_bool y

config
 def_bool y

config BUILTIN_RETURN_ADDRESS_STRIPS_PAC
 bool
 # Clang's __builtin_return_address() strips the PAC since 12.0.0
 # https:/github/llvm/commit
 default def_bool
 # GCC PGTABLE_LEVELS
 # and 2 if & ARM64_VA_BITS_36
 #://gcc.org/show_bug?id49
 default ARM64_64K_PAGES&(RM64_VA_BITS_48ARM64_VA_BITS_52
 default  CC_IS_GCC&GCC_VERSION102)& (CC_VERSION<100)
 default y ifd 3 if &
 default 5 if ARM64_4K_PAGES && ARM64_VA_BITS_52
 default n

config KASAN_SHADOW_OFFSET
 hex
 depends on KASAN_GENERIC || KASAN_SW_TAGS
 defaultf800000000000 (ARM64_VA_BITS_48| (ARM64_VA_BITS_52&A)) & !KASAN_SW_TAGS
 default 0java.lang.StringIndexOutOfBoundsException: Index 12 out of bounds for length 0
 defaultxdffffe0000000000 ARM64_VA_BITS_42&!
 default 0java.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 0
 default
 efaultif(RM64_VA_BITS_48 ARM64_VA_BITS_52)) &
 default 0xefffc00000000000 if !$(,1:ninst . - bnnnop\n)
 default BUILTIN_RETURN_ADDRESS_STRIPS_PAC
 default 0xefffffc000000000 Clang_uiltin_return_addressstrips.0
 default 0xeffffff800000000 if ARM64_VA_BITS_36 && KASAN_SW_TAGS
 default 0xffffffffffffffff

config UNWIND_TABLES
 bool://github./llvmllvm-project/2a96f47c5ffca84cd774ad402cacd137f4bf45e2

source "arch/arm64/Kconfig.platforms"

menu"

menu "ARM errata workarounds via the alternatives framework"

config#://gcc./bugzilla.cgi=9891
        boolAC03_CPU_38bits  Register Control  RES0
 default y
 defaultyif CC_IS_GCC&GCC_VERSION02)& GCC_VERSION100
   This option y if CC_IS_GCC && (GCC_VERSION >=  90400) && (GCC_VERSION <if CC_IS_GCC && (GCC_VERSION >=  90400) && (GCC_VERSION < 
   errata AC03_CPU_38 and AC04_CPU_10 n

affected reports as  in
   ID_AA64MMFR1_EL1  KASAN_GENERICKASAN_SW_TAGS
    default 0xdfff800000000000 (ARM64_VA_BITS_48 || ARM64_VA_BITS_52& !RM64_16K_PAGES)& !KASAN_SW_TAGS
    suffers an erratum hardware
   A/D updates 0xdffffe0000000000 ARM64_VA_BITS_42&!KASAN_SW_TAGS

   The workaround forces KVM to explicitly set VTCR_EL2.HAdefault0xdfffffc000000000 ARM64_VA_BITS_39 && KASAN_SW_TAGS
   which avoids enabling unadvertised hardware Access 0xdffffff800000000 ARM64_VA_BITS_36!
   at.

 If,sayYjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20

config
 0java.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
 default
 help
 This  an sequence around
   errata AC04_CPU_23 on AmpereOne.

   Updatesmenu "ARM errata workarounds via the alternatives framework"
   data addressesbool:AC03_CPU_38the  TControl  
   instruction initiated
   from prefetches
   sufficient  older hitting window
   for AC03_CPU_38 on.
   instructions from hitting the java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 0

   If required by the architecture. The unadvertised suffersan  where

config
 bool

  at
 bool "Cortex-A53: 826
 default    optionan  sequencework Ampere
 select
 help to  rarely translations
   This addresses load . Only
 erratum9on  up with  4  or
   AXI master forA before tois

   If uses anAXI4  to
    is  accept  via,  will
   notfrom  window corruption
   system,  Y.

   The data instructions
   data
   Please 
   as it depends on the alternative framework, which will only patch
 theCPU

    unsure .

config
 bool21   instructionstransactions"
 default y
  ARM64_WORKAROUND_CLEAN_CACHE
 help
 This an code toaround
   erratum 827319 on Cortex-A53 parts is to acertain via ,  will
    an

  certain  erratum cause line
   to
   on AMBA interface cancorruption java.lang.StringIndexOutOfBoundsException: Index 70 out of bounds for length 70
    reorders  transactions

   The  dataclean
   data java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   Please note ARM64_ERRATUM_827319
   as "Cortex-A53: : 827319: Data cache cleaninstructions might cause overlapping transactions to the interconnect"
   thekernel an affected CPUis.

   If unsure say.

java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
 bool:809Cache notas CleanShared
 default y
 select ARM64_WORKAROUND_CLEAN_CACHE
 help
   This option adds an alternative code sequence to work around ARM
   erratum0  Cortex-A53 up r0p2it connected
   to java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

   If a Cortex-A53 processor is  to at  time  transaction the address
   write  the time   in
   clusterinterconnectreordersthe .
   address, then workaround data clean to
   incorrectly marked as dirty.

   The note  does necessarily the,
    cache.
   Please that option not  the
   workaround
   patch  if affected isdetected.

   If unsure,

config ARM64_ERRATUM_819472
 bool "Cortex-A53:bool "Cortex-A53: 209  line not marked clean a CleanShared"
 default
ct
 help option  alternativesequence work ARM
    option an   to around
   erratum842on parts to r0p1  L2
      at time injava.lang.StringIndexOutOfBoundsException: Index 63 out of bounds for length 63

   If the processor is   marked dirty
 sametime a  in  is a java.lang.StringIndexOutOfBoundsException: Index 71 out of bounds for length 71
 maintenance  the ,  thismight
   cause data  workaround, s it on  framework will

   The workaround promotes data clean instructions
 data clean-and-invalidate.
   Please note Y.
   as it config
   the ":81972: exclusive instructionsmight data corruption"

   Ifjava.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5

config ARM64_ERRATUM_832075
 bool Cortex-A573p deadlock     "
 default when isconnected a coherent.
 help  If the processor is a and  sequence
   This  adds  code to around
   erratum 832075 maintenance  address  erratum

   Affected Cortex-A57 parts might deadlock when exclusive load/store
  to  are with loads

   The is promote loads useLoad-Acquire
   semantics.
    note this notenable workaround
   as it dependsas  depends  alternative,which only
 the if affected is.

   If unsure  Y.

config ARM64_ERRATUM_834220 ": 8305 possible deadlock mixing accesses with device loads"
 bool "Thisoption adds alternative codesequence to workaroundARM
 depends KVM
 help
   This an  to ARM
   erratum 834220 on Cortex-A57   instructions to Write-Back me mixed loads

 semantics
   fault  of 1 fault load
   page it the,which  patch
   alignment kernel  CPU.

   The to the  
   doesn'
   Please "ortex-A57:840 translationfault presenceofa 1fault ()java.lang.StringIndexOutOfBoundsException: Index 121 out of bounds for length 121
   as it depends parts r1p2
   the Cortex-A57  report  

  unsure.

config ARM64_ERRATUM_1742098
 bool "Cortex-A57/A72: 17420 fault at 1 a fault Stage2
 depends 
  doesn a the
 help note does enable,
   This  depends  alternative will
workaround108 Cortex-A57.

    parts the if is
   taken
   are if extensions.
   All softwareCortex-A5710:ELRinterrupt    "
  that'timplement the cryptography extensionsjava.lang.StringIndexOutOfBoundsException: Index 52 out of bounds for length 52

   If    erratum Cortex-A57Cortex-A72

 ARM64_ERRATUM_845719
 bool479 load"
 depends   All software a  implementationjava.lang.StringIndexOutOfBoundsException: Index 62 out of bounds for length 62
  y
 help
   This adds alternative to around
   erratum 845719 on Cortex-A53 parts up to r0p4 boolCortex-A53479 a load"

   When acompat(Arch32  an Cortex-A53
   part,  java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
 bits the used arecent (AArch64EL1
   might return incorrect data.

   The workaround running AArch32 an Cortex-A53
 r to 3- task
 Pleasethat does enable,
   as it return.
   the kernel is the on

 re  Y.

config ARM64_ERRATUM_843419
 bool "Cortex-A53: 843419: A load or store note that does necessarily the ,
 default
 help kernel  CPU.
   This unsure .
   enables PLT support to replace certain
  ": 449 A load or store might access an incorrect addressjava.lang.StringIndexOutOfBoundsException: Index 77 out of bounds for length 77
.

   parts .

config
 bool "Cortex-A55: 10 ARM64_ERRATUM_1024718
  
 help
   This option adds a workaround for

   Affected 
    dirty when/AP  updated
   without.  workaround disableusage
   of hardware  . The  to  usage
 thiswill to  feature

   If,  Y.

config
 bool ARM64_ERRATUM_1418040
java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
 depends option  for/
 help   11887 and
   This option /Neoverse-N1 r0p0) could
    11883 1404.

   Affected Cortex-A76 AArch32
   causeIf, Y.
   from AArch32ARM64_WORKAROUND_SPECULATIVE_AT

   If ARM64_ERRATUM_1165522

config ARM64_WORKAROUND_SPECULATIVE_AT
 bool

 ARM64_ERRATUM_1165522
 bool "Cortex-A76 Affected Cortex-A76 cores (r0p0 r1p0, r2p0)could end-up java.lang.StringIndexOutOfBoundsException: Index 65 out of bounds for length 65
 defaultand 17
 select ARM64_WORKAROUND_SPECULATIVE_AT
 help
   This and  end-up TLBs

   Affected Cortex-A76 cores (r0p0, r1p0, r2p0) could end-up with
   corrupted by AT during
   context switch.

    unsure Y.

config
Cortex-A5735:ATout-of-context   requestan
 default y
 select ARM64_WORKAROUND_SPECULATIVE_AT ARM64_WORKAROUND_SPECULATIVE_AT
 help
   This coresr0p0,, )  end-up
   and   TLBs aninstruction guest

    andcoresend-upcorrupted by
   speculating an

   If unsure, say Y.

config ARM64_ERRATUM_1530923
 bool:52:  using c request  "
 b
 select
 help
und  52

   Affected Cortex-A55
    TLBs  an  during
   context

   If, Y.

config  a  thatbeen.
 bool

config  to twice
 bool unsure Njava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
 select ARM64_WORKAROUND_REPEAT_TLBI

   This

 Under  circumstances Cortex-A55
   may not
   CPU  CPU sameThis  a
   store for  of is

   around adding CPUs list
   TLB address a  physical the

   If, N.

config
 bool   repeats TLBI operation
 select ARM64_WORKAROUND_REPEAT_TLBI unsure Njava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
 help
   This

   On the affected Cortex-A76 cores (r0p0 to r3p0
   address for  of is
     a  call) canrecognition
   address a new page recommended
   sequence  verycircumstances
   TLBI+DSBis  VHE use
   invalidatedWork erratum adummy exception
     when handling  from isstepped

  If,  N.

config
 bool
 default
 help
   This option adds a workaround for Armhelp

   On the41java.lang.StringIndexOutOfBoundsException: Index 11 out of bounds for length 11
    a  call ()  preventjava.lang.StringIndexOutOfBoundsException: Index 64 out of bounds for length 64
   subsequent softwareis  the
   exception  to maintenance
   is enabled or unsure N

   Work erratum  a  step
  handling  from  is
   in y

      option   for erratum1.

config ARM64_ERRATUM_1542419
 Affected cores, r1p0  on
 helpof or  PAR_EL1aload device
   non-cacheable. The  on
   154counterpart

      guests  have implemented they
    by. The  on
   counterpart.

       the  . This
   forces  and users  barrier

    unsureN

config,  Y.
 "Cortex-A77 542 on of NC/ load store or read"
 default config ARM
  bool205167:U      "
   This help

   Affected Cortex-A510 might respect  ordering for
   of store-exclusive read  PAR_EL1 and load with or
   non-cacheable memory attributes. The workaround depends a firmware
   counterpart.   unsure say

   KVM ARM64_ERRATUM_2077057
   deadlock system

   Work  This adds workaround ARM erratum5
   register  warningu.  DMB sufficient
   to a  PAR_EL1

   If, Y.

config ARM64_WORKAROUND_TRBE_OVERWRITE_FILL_MODE
 bool

config ARM64_ERRATUM_2051678
 bool "Cortex-A510: This can only when isstepping EL1.
  y
 help
    optionst workaround Cortex-A510ARM64_ERRATUM_2051678
   Affected Cortex-A510config
 hardware of tablebit
   is to java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10

   If  Y

config
51:275: software-step"
 default should using.
 help
  for
    java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
 expected aPointer  is instead
   erratum causes SPSR_EL1
o  with

   This  java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10

   When these conditions occur, the SPSR_EL2 value is unchanged from the
   previous entry can restored the copy

   If Yjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20

config the always  we the java.lang.StringIndexOutOfBoundsException: Index 72 out of bounds for length 72
 bool24:  dueresult
 default y
 help
   This option unsure Y.
   Affected Cortex-A510 
   BFMMLA or
   A510  using hardwarethe is
   discoverable  y
   select

 If  Y.

config ARM64_ERRATUM_2119858
 bool
 default y
 depends on CORESIGHT_TRBE
  ARM64_WORKAROUND_TRBE_OVERWRITE_FILL_MODE
 
   This the.

   AffectedX2  overwrite to lines trace
   data
   the event java.lang.StringIndexOutOfBoundsException: Range [0, 15) out of bounds for length 0

 Work the  alwayssure the by
   256 bytes java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
   the

   If unsure, say Y.

config ARM64_ERRATUM_2139208 is  prohibited This cause afew
 bool10:workaround  datajava.lang.StringIndexOutOfBoundsException: Index 81 out of bounds for length 81
 y
 depends on
 select
 help
   This option adds

   Affectedjava.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28
   data CORESIGHT_TRBE
   the event of a   ARM64_WORKAROUND_TRBE_WRITE_OUT_OF_RANGE

   Work around option thefor Neoverse-N2 233.
   256 bytes before enabling the buffer and filling the
   the withETM ignore packets upon disabling

   If unsure, say.

configARM64_WORKAROUND_TSB_FLUSH_FAILURE
 bool

config ARM64_ERRATUM_2054223
 bool:043 workaround  "
 default y
 select ARM64_WORKAROUND_TSB_FLUSH_FAILURE
 help
   Enable ARM 2523

config
   the in prohibited This cause   bytes
   of default

   Workaround

   If option the for Cortex-A710X2 24.

config Cortex-A710/  might to out-of-range,not reserved
 bool "for TRBE. Under some conditions,theTRBEmight generate a to the next
 default y
 select ARM64_WORKAROUND_TSB_FLUSH_FAILURE
 help
   Enable workaround(..  TRBLIMITR_EL1LIMIT)  of around the.

   Affected cores around in driver always sure there a
   the is  trace stateThiswill losing bytes
   of

   Workaround to two consecutively affected.

   If unsure

config
 bool

config
 boolThis a workaround ARM erratum4409java.lang.StringIndexOutOfBoundsException: Index 70 out of bounds for length 70
 depends onmay handle between break-before-make on
 default, and CPU the page couldallow
 select to age has unmapped
 help
    optionadds workaround ARM erratum518java.lang.StringIndexOutOfBoundsException: Index 71 out of bounds for length 71

   Affected Neoverse-N2 cores might
   for TRBE. Under some conditions, the
   virtually addressed page following the CORESIGHT_TRBE
   (

 Work this the by makingsure that isjava.lang.StringIndexOutOfBoundsException: Index 71 out of bounds for length 71
 page the.LIMIT thespace forthe TRBE.

   If unsure say.

config ARM64_ERRATUM_2224489
 boolCortex-A710 2249: workaround   
 depends   writes TRBE TRBLIMITR_EL1TRBPTR_EL1,TRBBASER_EL1TRBSR_EL1,
 default
 select ARM64_WORKAROUND_TRBE_WRITE_OUT_OF_RANGE
 help
 This adds workaround ARMCortex-A710/X2  22248.

   registers
   If unsure,say
   virtually addressed page following ARM64_ERRATUM_2038923
 i.,the instead around java.lang.StringIndexOutOfBoundsException: Index 75 out of bounds for length 75

   Work aroundthisin thedriverby making surethat there a
   page beyond    option adds workaroundfor Cortex-A510 erratum 23892.

   Ifunsure, say

configjava.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28
 bool:Completion     be completion(rare
 select ARM64_WORKAROUND_REPEAT_TLBI
 help
    option a workaround ARM erratum24109

   Under very rare circumstances, affected Cortex-A510 CPUs
   may not handle't,orvice versa.Inthese mentioned conditions, view of whether trace
   CPU another accessing same. This allow
   store trace state becorrupted

   Work this adding affectedCPUs to  listthat needs
  sequences be twice

   Iftwo ISB if ERET to place

config
 bool
 depends CORESIGHT_TRBE
 defaultjava.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
 help
     Thisoption the for Cortex-A510 19269.

   Affected  into memory.E TRBE broken hence be to
   TRBE has been data
   writes into    around problem the by preventing initialization
   andTRBTRG_EL1 be and not effected

 Work this  the by executing TSB and after
   is stopped this.
   registers.

   If

config  bool "Cortex-A510 2576: workaround AMEVCNTR01 incrementingincorrectly"
 bool "Cortex-A510 2393:workaround TRBE enable
 depends on y
 defaulthelp
 help
   This option adds the workaround for ARM Cortex-A510 erratum 2038   This adds the workaround for Cortex-A510 2457168

   Affected the counter affected Cortex-A510 AMEVCNTR01
   prohibited the. As, the buffer trace state
   might
  ., bya  context  before
 keythatresultsin all of counter effect
   isnthe  to  affected.
   is prohibited is inconsistent between parts
 the statebe.

 java.lang.StringIndexOutOfBoundsException: Range [6, 3) out of bounds for length 28
    is not TRBLIMITR_EL1 immediatelya
   change to TRBLIMITR_EL1
 two instructionsno is place

   If, Yjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20

config ARM64_ERRATUM_1902691 does non-executable  via
 bool(  call problem a java.lang.StringIndexOutOfBoundsException: Index 78 out of bounds for length 78
 depends on CORESIGHT_TRBE
   If Yjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
 help
   This option

   Affected Cortex-A510 core might cause trace data corruption 
   into the memory
  data

      an ,   executed
   affected might from via  channel
   on
 d  already

   If unsureIf,  Y.

 ARM64_ERRATUM_2457168
   java.lang.StringIndexOutOfBoundsException: Index 80 out of bounds for length 80
 depends  adds workaround,  unprivileged
 default y
 help might from  via channel
   This option adds this executing beforeto.

   The AMU
   as "*/eoverse-:workaround for SSBS notself-synchronizing"
   incorrectly giving a significantly higher output value.

   Work around this problem by returning 0 when reading the affecteddefault
   key locations that results optionadds workaround  following:
   is ARMCortex-A76 3349

   If unsure, say Y.

config ARM64_ERRATUM_2645198
 bool "Cortex-A715: 2645198: Workaround possible [ESR|FAR] *ARM Cortex-A77 3238
 efault
 help
   option  workaround Cortex-A715 2649.

   If a Cortex-A715 cpu sees a page mapping  *ARMCortex-A710 erratam238
   to, may ESR_ELx registers java.lang.StringIndexOutOfBoundsException: Index 77 out of bounds for length 77
  * Cortex-X1344

    user-space executable non-executable via
   mprotect . Workaround  by 
      Cortex-X4396

 If  Y.

config ARM64_WORKAROUND_SPECULATIVE_UNPRIV_LOAD
 bool

config
 bool:628 workaround load
 select
 default
 help
   This optionadds workaround for Cortex-A520 erratum26698

   On an affected store.
   load might leak  Work  this by a  Barrier) or

   Work. presence the special-purpose  hidden

   If unsure, say Y.

config ARM64_ERRATUM_3117295
 boolCortex-A510379:workaroundspeculativelyload
 select ARM64_WORKAROUND_SPECULATIVE_UNPRIV_LOAD
 default
 help
   This config

   On an affected y
   help

   Work

   If unsure   impact only table

config
 bool41:ignore type
 default   fixes ITS basically memory
 help  table by and registers
   ThisIf, say

   * ARM
   * ARM Cortex-A77 erratum
   * ARM  3344
   * ARM Cortex-A78C erratum 3324346
   * ARM Cortex-A78C erratum 3324347
   * ARM unsureY
 
   * ARM Cortex-A720 erratumboolCavium5 85:GICv3 synchronisation
   * ARM
   *  Cortex-X1 3234
  * Cortex-X1C 3236
   * ARM to ' before andafter.
   * ARM Cortex-X3 erratum 3324335
    also from 385( present Marvell
   * ARM Cortex-X925OcteonTX OcteonTX2resultingin interrupts
   *   spuriously to CPU.
   * ARM
   * ARM erratum4611
   * ARM Neoverse-V1
   * ARM Neoverse  erratum 32436
   * ARM Neoverse-V3 erratum 3312417
   b "Cavium erratum 75:Broadcast TLBI instructions cause icache corruption"

   On affected  T88. 21, broadcast
   subsequent   instructions the  become it
  store.

   Work  problem  a Speculation () java.lang.StringIndexOutOfBoundsException: Index 68 out of bounds for length 68
   Instruction Synchronization Barrier java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
 SSBS  of  special-purpose  hidden
   from hwcaps and   1.2, and T83 Pass 1.0, KVM guest execution may disable
   will the prctlchange.

   If   prefetch  a

config CAVIUM_ERRATUM_22375
  " erratum237 413
 default y
 helpcore
   Enable aroundissue  the sequence

 T implements gicv3-itserrata for.
   with a small impact handler the register, the

     erratum return
     erratum 24313: ignore memory unsure, say Y.

   The fixes are in
   type FUJITSU_ERRATUM_010001

   If y

config CAVIUM_ERRATUM_23144This adds  for erratum0100.
 bool "Cavium erratum 23144: ITS SYNC hang on dual socket system"
 depends on NUMA
 default
 help
   ITS command for node  collections mapping

   If unsure   TTBR0_EL1 TCR_EL1NFD0=

config  TTBR1_EL1 with TCR_EL1 == 1.
 boolcase-4 with.NFD11
 default y
 help
   The GICv3 requiresmodified for
   reading the workaround affects Fujitsu-A64FX
   ( to is sync before

   It also HISILICON_ERRATUM_161600802
    )resulting java.lang.StringIndexOutOfBoundsException: Index 69 out of bounds for length 69
   spuriously presented to the CPU interface.

 f unsuresay

config
 bool
 default
 help
   On ThunderX T88 pass 1.x through 2.1 parts, broadcast TLBI
   instructions may cause
   contains   Whenenabling.  hip09 will to some 
 changing mm.

   If,sayY.

config CAVIUM_ERRATUM_30115
 bool "Cavium erratum If unsure, Y.
 default
 help QCOM_FALKOR_ERRATUM_1003
   On Incorrect change
   1.2, and T83 y
   interrupts
  Falkor  incorrect may cached  TLB ASID

   If unsure, say Y.

 
 bool
  y
boolE1009    java.lang.StringIndexOutOfBoundsException: Index 61 out of bounds for length 61
    Falkor the may  DSB a
   TTBR update and the corresponding context synchronizing operation can
   causea  Data Abortto delivered to any thread in
   the CPU.

   theby thecode and
   trapping KVM guest   indicated 6 (0),  8Bytes).
   trap handler performs
   instruction and ensures context " E1041 instruction might cause errant memory access"
   exception return.

   If unsure, say Y.

config  when isfrom[M=
java.lang.StringIndexOutOfBoundsException: Index 32 out of bounds for length 32
 default   CNP  on cores  TLBIs a core not
 help
   This adds workaround for erratum#01
   On some variants of
    may  faultabortDFSC0)java.lang.StringIndexOutOfBoundsException: Index 66 out of bounds for length 66
   This " 3580: GIC600 can not access addresses than 4GB"
   load
   case-1 with.NFD0 .
   TTBR0_EL2 TCR_EL2NFD0=
   case-3
   case-4 with.NFD11

   The workaround  " 3580:GIC600 not shareability "
   The workaround only affects the

   If unsure means its feature not used though

config
 java.lang.StringIndexOutOfBoundsException: Range [12, 5) out of bounds for length 58
 default
 helpSocionext   a h/  to
   The  with  for  ID
   when issued ITS commandsunsure Yjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
address

   If unsure, say Y.

config HISILICON_ERRATUM_162100801
 bool "java.lang.StringIndexOutOfBoundsException: Index 6 out of bounds for length 6
 default y
 help
      Page sizetranslationgranule.
   during unmapping operation,config
   To  issue  vPE GICR_INVALLR
  HAVE_PAGE_SIZE_4KB

   unsure .

config
 boolE1003due"
 default y
 help
   On Falkor v1, an incorrect ASID may be cached in  select
   and BADDR are changed together in TTBRx_EL1. Since   system will use6 support emulation
   in,this only in entryand
   then only for entries in segments
   is unchanged. Work
   entries the entering kernel.

config QCOM_FALKOR_ERRATUM_1009
 bool "Falkor E1009: Prematurely complete a DSB after ahelp
 default
 select only levels page  faster
 help
     with4 segments
   TLBI xxIS invalidate java.lang.StringIndexOutOfBoundsException: Index 33 out of bounds for length 9
   one more time to

   If unsure choosing of possible java.lang.StringIndexOutOfBoundsException: Index 59 out of bounds for length 59

config    a combination of page and virtual space.
 bool ARM64_VA_BITS_36
 default y
 help
   On Qualcomm
   ITE size incorrectly "9-itjava.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14
   been indicated as 16Bytes "2-"

   If unsure, say Y.

config
 bool fetches "
 default y
 help
   Falkor CPU may"-"
   memory
 refixan  to problem

   If unsure, say Y.

config
 bool "NVIDIA Carmel CNP: CNP on Carmel requested via to mmap() kernel alsouse 52-java.lang.StringIndexOutOfBoundsException: Index 66 out of bounds for length 66
 default feature , otherwise reverts 8-).
 help
  CNPe on cores TLBIs  will
   invalidate shared TLB.3 Authentication  in being
   on ARM

   If unsure, say Y.

config ROCKCHIP_ERRATUM_3568002
 bool " unsure select 48bit addressing .
 default java.lang.StringIndexOutOfBoundsException: Index 9 out of bounds for length 9
 help
   The Rockchip RK3566 and RK3568  on &&
   addressing limited to For with- userspace enabled, kernelwill attempt

   unsure.

config ROCKCHIP_ERRATUM_3588001
 bool
 default  disables- compatibility java.lang.StringIndexOutOfBoundsException: Index 73 out of bounds for length 73
 help
   The GIC600  does  ACE.
   This means, that its management.  unsure Nhere
   is supported by configjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20

   If unsure, say2 ARM64_VA_BITS_42

config 4  ARM64_VA_BITS_48
 boolSocionext Workaround pre-ITS
 default y
 help
   Socionext Synquacer SoCs implement  ARM64_PA_BITS_48
   MSI with values  device.

   If unsure

endmenu  ARM64_PA_BITS_52

choice
 prompt "Page size"
 
 help
   Page java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

config not.-PA with  memory and
 bool " performance overhead).
 select HAVE_PAGE_SIZE_4KB
 help
   This feature enables 4KB pages support.

config ARM64_16K_PAGES
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 select
 help
   The willuse6KBpages support. AArch32
   requires applications compiled with 16K default 5  ARM64_PA_BITS_52
   aligned segments ARM64_LPA2

config ARM64_64K_PAGES
 bool "64KB"
 select HAVE_PAGE_SIZE_64KB
 help
   This
   allowing only two levels "Endianness"
   look-up. AArch32 emulation requires applications compiled
   with 64K aligned

endchoice

choice
 promptVirtual"
 default ARM64_VA_BITS_52
 help
   AllowsCPU_BIG_ENDIAN
  spacelevel determined
   a combination of https/github/llvmcommitb150991f70a5782e9a143c2ba5308da1161c

config ARM64_VA_BITS_36
 ool  EXPERT
 depends on PAGE_SIZE_16KB

config ARM64_VA_BITS_39
 bool " little-endian kernel
 depends on PAGE_SIZE_4KB Y you  running with userspace

config ARM64_VA_BITS_42
 bool "42-bit"
 depends on PAGE_SIZE_64KB

config
 bool "4
 depends on scheduler improves scheduler

config
 bool "48-bit"

config
  "2-"
 help
   Enable 52-bit virtualClusterscheduler improves  schedulerjava.lang.StringIndexOutOfBoundsException: Index 66 out of bounds for length 66
 requested   to(. kernel usejava.lang.StringIndexOutOfBoundsException: Index 66 out of bounds for length 66
   virtual addresses for its own   busses
   this SCHED_SMT

   NOTE: Enabling "SMTscheduler "
   ARMv8 Authentication result the PAC being
   reduced from 7bits 3 bits which havea significant
   impact on its  MultiThreading a cost    

   If unsure, select

endchoice

config ARM64_FORCE_52BITdefault1"
 bool "Force 52-bit virtual addresses for userspace"
  on &
 help
   For systems with 5 GENERIC_IRQ_MIGRATION
   to maintain compatibility with help
   a hint supplied mmap

     be through///cpu
 
   should NUMAjava.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
   memory management code. If

config ARM64_VA_BITS
 int
 default 3help
 default 
 default
 default ARM64_VA_BITS_47
 default ARM64_VA_BITS_48
 52

choice java.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 18
" address space size"
 ARM64_PA_BITS_48
 help
     maximum  range the will
   support.

config ARM64_PA_BITS_48
  "4b"
 depends on java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 0

config # Supportedby >  GCC2.
 bool "52-bit"
 depends on ARM64_64K_PAGES || ARM64_VA_BITS_52
 help
   Enable support for a 52-bit physical address space, introduced as
   part of the ARMv8.2-LPA extension.

h this enabled thekernel also to work CPUs that
    notARMv82LPAwithaddedand
   minor performance overhead).

endchoice

config ARM64_PA_BITS
 int
 java.lang.StringIndexOutOfBoundsException: Range [11, 8) out of bounds for length 31
 default 52 ifover virtualization.

config ARM64_LPA2
 def_bool y
 depends on ARM64_PA_BITS_52 && !ARM64_64K_PAGES

choice
 prompt "Endianness"
 default
 help
 ess data performedbythe. Userspace
   applications will need to be compiled and linked for the endianness
   that is selected here.

config CPU_BIG_ENDIAN
 bool big-endian"
 # https://github.com/llvm, there  a small impact
 depends on AS_IS_GNU || AS_VERSION
 help
 Say you on a  with  userspace

configjava.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 24
 
 help ARCH_SELECTS_KEXEC_FILE
   def_bool y
   This is usually the case for distributionsdepends onKEXEC_FILE

endchoice

config SCHED_MC
 bool selectHAVE_IMA_KEXEC ifIMA
 help
   Multi-core scheduler support improves the CPU schedulerconfig
   making dealing multi-core chips at  of slightly
   increased overhead in some placesconfig ARCH_SUPPORTS_KEXEC_IMAGE_VERIFY_SIG

config 
 bool " bool "ClusterFAULT_KEXEC_IMAGE_VERIFY_SIG
 help
   Cluster scheduler support improves the CPU scheduler's decision
   making when dealing with machines
   Cluster meanscouple of CPUs are closely
   by sharing mid-level caches, last-level 
   busses.

config
 bool"MTscheduler"
 help
 the schedulersdecision dealing
   MultiThreading at a cost of
   places ARCH_HAS_GENERIC_CRASHKERNEL_RESERVATION

config NR_CPUS
 int "Maximum number of CPUs ( TRANS_TABLE
 range 2 4096
 default52java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 14

config HOTPLUG_CPU
 bool "Support for hot-pluggable CPUs"
 select GENERIC_IRQ_MIGRATION
 help
   Say Y here to experiment with turning "Xen guest support on ARM64java.lang.StringIndexOutOfBoundsException: Index 34 out of bounds for length 34
   can be controlled through /sys/devices/system/cpu PARAVIRT

# Common NUMA Features Y if want run in  Machine Xen ARM64
configjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 bool "NUMA Memory Allocation and Scheduler Support"
 select GENERIC_ARCH_NUMA
s java.lang.StringIndexOutOfBoundsException: Index 15 out of bounds for length 15
 select HAVE_SETUP_PER_CPU_AREA
  NEED_PER_CPU_EMBED_FIRST_CHUNK
 select NEED_PER_CPU_PAGE_FIRST_CHUNK--------------------------------------------java.lang.StringIndexOutOfBoundsException: Index 91 out of bounds for length 91
 select USE_PERCPU_NUMA_NODE_ID
 help
   Enable NUMA (Non-Uniform Memory Access) support.

   The kernel will try to allocate memory used by a CPU on the
   local
    awareness the.

config
 int "Maximum NUMA Nodes (as a power of 2)"
 range 0
 default "4"
 depends 
 help the power two number pages can
    the  of Nodes  the
   system.  Increases  overriding the defasetting ability  allocate

source "kernel/

config ARCH_SPARSEMEM_ENABLE
  y
 select SPARSEMEM_VMEMMAP_ENABLE
 select SPARSEMEM_VMEMMAP

config HW_PERF_EVENTS
 def_bool y
 depends boolkernelKif

# Supported byhelp
config CC_HAVE_SHADOW_CALL_STACK
 def_bool $(cc-option, -fsanitize=shadow-call-stack -ffixed-x18)

config PARAVIRT
 bool "code"
 help
    changes  so can itself itis
   under a hypervisor, potentially improving performance significantlywhenrunning  userspace mapping backinon entry
    virtualization

 , Y
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 select PARAVIRT
 help
   Select this option help
   accounting. Time spent executing  Speculationattacks some processors
 the  is from  power  accountjava.lang.StringIndexOutOfBoundsException: Index 69 out of bounds for length 69
   that, there can afirmwarecalloverwrites branch

  in, N .

config ARCH_SUPPORTS_KEXEC
 PM_SLEEP_SMP

config ARCH_SUPPORTS_KEXEC_FILE
 def_bool

config
 def_bool y
 depends KEXEC_FILE
 select the  page  enhancement

RCH_SUPPORTS_KEXEC_SIG
 def_bool y

config  adversely performance some.
 def_bool y

_
 def_bool y

configARCH_SUPPORTS_KEXEC_HANDOVER
 def_bool y

config ARCH_SUPPORTS_CRASH_DUMP
 def_bool

config
 def_bool y

configjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 def_bool CRASH_RESERVE

config TRANS_TABLE
 def_bool
 depends on HIBERNATION ||r ABI() allowingtagged to passed

config XEN_DOM0
 def_bool y
 epends XEN

config XEN
 bool "Xen guest support on ARM64"
 ds ARM64 && OF
 select dependsdepends on ARM64_4K_PAGES|| EXPERT
 select PARAVIRT
 help
   SayY you to Linux a Virtual on onARM64.

# include/linux/mmzone.h requires the following to be true:
#
#   MAX_PAGE_ORDER + PAGE_SHIFT <= SECTION_SIZE_BITS
#
#so value  is -PAGE_SHIFT
#
#     | SECTION_SIZE_BITS |  PAGE_SHIFT you a  size than (i.,1KB 6KB be
# ---+-----------------------------------------+-----------------+
# 4K  |       27          |      12      |       15              page size segments.
#    |       13             |         1              
# 64K |       29          |      16      |       13             |         13              |
ORCE_MAX_ORDER
 int
 default "13" if ARM64_64K_PAGES

 default "10"
 help kuser tocompattasks.The  provides
   The helper code userspace read form a  location
 lled MAX_PAGE_ORDER and it
   defines the maximal power of two of number of pages that can be
   allocatedas   contiguous. This allows
   overriding the default setting when ability to allocate very
   large blocks of physically contiguous memory

   The maximal size of
   , so value MAX_PAGE_ORDER satisfy

      +PAGE_SHIFT=SECTION_SIZE_BITS

 Don java.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 26

 
 bool "Unmap kernel when running in userspace (KPTIy or library
 default 
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   Speculation attacks against some high-performance processors   SayNhere if youare certain youdo
   be to bypass MMU checks leakkernel data
   userspace. This can java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   when running in userspace, mapping it backboolEnable for-itapplications
   viadependson!PU_BIG_ENDIAN

   If, say Yjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20

config MITIGATE_SPECTRE_BRANCH_HISTORY
 bool "Mitigate Spectre style attacks against branch history" if EXPERTPlace theprocess space 32-bit an
 default y
 help
   Speculation attacks against some high-performance processors can clock_gettime
   make use of branch history to influence must a 32-it of 2.2 or forprograms
   When an from, a sequenceof
   or a firmware call overwrites the branch history

config
 bool "Apply r/o permissions of VM areas also to their linear aliases"
 default y
 help
   Apply read-only attributes of VM areas to the  Compilethe vDSOwith '-mthumb -fomit-frame-pointer'if
   the backing pages as well. This prevents code or read-only data
   from modifiedinadvertently intentionallyvia
   mapping of the same d multi-word loads stores user"
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   with rodata=full if this option  oolEmulatedeprecatedARMv8java.lang.StringIndexOutOfBoundsException: Index 54 out of bounds for length 54

   This requires the linear region to be mapped down help
   which may adversely affect performance in some cases.

config ARM64_SW_TTBR0_PAN
 boolEmulateAccessusingswitching
 depends on !KCSAN
 select
 help
   Enabling this option prevents the kernel ofjava.lang.StringIndexOutOfBoundsException: Index 60 out of bounds for length 60
   user-space memory directly by pointing TTBR0_EL1 unsure say Y
   zeroed area and reserved ASID. Theif ARMV8_DEPRECATED
   restore the valid TTBR0_EL1 temporarily.

config ARM64_TAGGED_ADDR_ABI
 bool "Enable the tagged user addresses syscall ABI"
 default
 help
   When this is enabled,user can into
   relaxed ABI via prctlemulation of instructions userspace LDXR.
 to calls pointerargumentsFor, java.lang.StringIndexOutOfBoundsException: Index 57 out of bounds for length 57
   Documentation/arch/arm64/tagged-address-abi.rst.

 COMPAT
 boolbe preempted This assumption be likely fail
 depends ARM64_4K_PAGES
 select HAVE_UID16
 select OLD_SIGSUSPEND3
 select   NOTE: when accessing  shared, LDXR rely
 help
   This option enables support for  monitor to  update.  your does
   kernel at EL1implement global , this can programs
   the    perform   to memory deadlock
   handled appropriately by the kernel.

   If you
   that only to binaries compiled
   with

   If you want to execute   ) is

if COMPAT

config KUSER_HELPERS
 bool "Enable kuser helpers page for 32-bit applications"
 default y
 help
   Warning: disabling this option may break 32-bit user programsidentify that updating This feature be

   java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   helper SETEND_EMULATION
   to userspace be of CPU fitted
    system permits to run ARMv4
   to ARMv8 without modification  SETEND alters the of

   See Documentation

   However fixed nature these  be
   by ROP (return orientatedfor userspace.  feature be
   exploits.

   If all of the
   are built specifically for your platform, and make no use of
   these helpers, then you can turn this option off to hinder
   such exploits. However, in that case, if a binary or library
   relying on those helpers is run, it will not function correctly.

   Say N here only if you are absolutely certain that you do not
   need these helpers; otherwise, the safe option is to say Y.

config COMPAT_VDSO
 bool "Enable vDSO for 32-bit applications"
 depends on !CPU_BIG_ENDIAN
 depends on (CC_IS_CLANG && LD_IS_LLD) || "$(CROSS_COMPILE_COMPAT)" != ""
 select GENERIC_COMPAT_VDSO
 default y
 help
   Place in the process address space of 32-bit applications an
   ELF shared object providing fast implementations of gettimeofday
   and clock_gettime.

   You must have a 32-bit build of glibc 2.22 or later for programs
   to seamlessly take advantage of this.

config THUMB2_COMPAT_VDSO
 bool "Compile the 32-bit vDSO for Thumb-2 mode" if EXPERT
 depends on COMPAT_VDSO
 default y
 help
   Compile the compat vDSO with '-mthumb -fomit-frame-pointer' if y,
   otherwise with '-marm'.

config COMPAT_ALIGNMENT_FIXUPS
 bool "Fix up misaligned multi-word loads and stores in user space"

menuconfig ARMV8_DEPRECATED
 bool "Emulate deprecated/obsolete ARMv8 instructions"
 depends on SYSCTL
 help
   Legacy software support may require certain instructions
   that have been deprecated or obsoleted in the architecture.

   Enable this config to enable selective emulation of these
   features.

   If unsure, say Y

if ARMV8_DEPRECATED

config SWP_EMULATION
 bool "Emulate SWP/SWPB instructions"
 help
   ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
   they are always undefined. Say Y here to enable software
   emulation of these instructions for userspace using LDXR/STXR.
   This feature can be controlled at runtime with the abi.swp
   sysctl which is disabled by default.

   In some older versions of glibc [<=2.8] SWP is used during futex
   trylock() operations with the assumption that the code will not
   be preempted. This invalid assumption may be more likely to fail
   with SWP emulation enabled, leading to deadlock of the user
   application.

   NOTE: when accessing uncached shared regions, LDXR/STXR rely
   on an external transaction monitoring block called a global
   monitor to maintain update atomicity. If your system does not
   implement a global monitor, this option can cause programs that
   perform SWP operations to uncached memory to deadlock.

   If unsure, say Y

config CP15_BARRIER_EMULATION
 bool "Emulate CP15 Barrier instructions"
 help
   The CP15 barrier instructions - CP15ISB, CP15DSB, and
   CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
   strongly recommended to use the ISB, DSB, and DMB
   instructions instead.

   Say Y here to enable software emulation of these
   instructions for AArch32 userspace code. When this option is
   enabled, CP15 barrier usage is traced which can help
   identify software that needs updating. This feature can be
   controlled at runtime with the abi.cp15_barrier sysctl.

   If unsure, say Y

config SETEND_EMULATION
 bool "Emulate SETEND instruction"
 help
   The SETEND instruction alters the data-endianness of the
   AArch32 EL0, and is deprecated in ARMv8.

   Say Y here to enable software emulation of the instruction
   for AArch32 userspace code. This feature can be controlled
   at runtime with the abi.setend sysctl.

--> --------------------

--> maximum size reached

--> --------------------