Quelle  am335x-myirtech-myc.dtsi   Sprache: unbekannt

// SPDX-License-Identifier: GPL-2.0-or-later
/* SPDX-FileCopyrightText: Alexander Shiyan, <shc_work@mail.ru> */

/* Based on code by myc_c335x.dts, MYiRtech.com */
/* Copyright (C) 2012 Texas Instruments Incorporated - https://www.ti.com/ */

/dts-v1/;

#include "am33xx.dtsi"

#include <dt-bindings/interrupt-controller/irq.h>
#include <dt-bindings/leds/common.h>

/ {
 model = "MYIR MYC-AM335X";
 compatible = "myir,myc-am335x", "ti,am33xx";

 cpus {
  cpu@0 {
   cpu0-supply = <&vdd_core>;
   voltage-tolerance = <2>;
  };
 };

 memory@80000000 {
  device_type = "memory";
  reg = <0x80000000 0x10000000>;
 };

 clk32k: clk32k {
  compatible = "fixed-clock";
  clock-frequency = <32768>;

  #clock-cells = <0>;
 };

 vdd_mod: vdd_mod_reg {
  compatible = "regulator-fixed";
  regulator-name = "vdd-mod";
  regulator-always-on;
  regulator-boot-on;
 };

 vdd_core: vdd_core_reg {
  compatible = "regulator-fixed";
  regulator-name = "vdd-core";
  regulator-always-on;
  regulator-boot-on;
  vin-supply = <&vdd_mod>;
 };

 leds: leds {
  compatible = "gpio-leds";
  pinctrl-names = "default";
  pinctrl-0 = <&led_mod_pins>;

  led_mod: led_mod {
   label = "module:user";
   gpios = <&gpio3 18 GPIO_ACTIVE_LOW>;
   color = <LED_COLOR_ID_GREEN>;
   default-state = "off";
   panic-indicator;
  };
 };
};

&mac_sw {
 pinctrl-names = "default", "sleep";
 pinctrl-0 = <ð_slave1_pins_default>;
 pinctrl-1 = <ð_slave1_pins_sleep>;
 status = "okay";
};

&cpsw_port1 {
 phy-handle = <&phy0>;
 phy-mode = "rgmii-id";
 ti,dual-emac-pvid = <1>;
};

&cpsw_port2 {
 status = "disabled";
};

&davinci_mdio_sw {
 pinctrl-names = "default", "sleep";
 pinctrl-0 = <&mdio_pins_default>;
 pinctrl-1 = <&mdio_pins_sleep>;

 phy0: ethernet-phy@4 {
  reg = <4>;
 };
};

&elm {
 status = "okay";
};

&gpmc {
 pinctrl-names = "default", "sleep";
 pinctrl-0 = <&nand_pins_default>;
 pinctrl-1 = <&nand_pins_sleep>;
 ranges = <0 0 0x8000000 0x1000000>;
 status = "okay";

 nand0: nand@0,0 {
  compatible = "ti,omap2-nand";
  reg = <0 0 4>;
  interrupt-parent = <&gpmc>;
  interrupts = <0 IRQ_TYPE_NONE>, <1 IRQ_TYPE_NONE>;
  nand-bus-width = <8>;
  rb-gpios = <&gpmc 0 GPIO_ACTIVE_HIGH>;
  gpmc,device-width = <1>;
  gpmc,sync-clk-ps = <0>;
  gpmc,cs-on-ns = <0>;
  gpmc,cs-rd-off-ns = <44>;
  gpmc,cs-wr-off-ns = <44>;
  gpmc,adv-on-ns = <6>;
  gpmc,adv-rd-off-ns = <34>;
  gpmc,adv-wr-off-ns = <44>;
  gpmc,we-on-ns = <0>;
  gpmc,we-off-ns = <40>;
  gpmc,oe-on-ns = <0>;
  gpmc,oe-off-ns = <54>;
  gpmc,access-ns = <64>;
  gpmc,rd-cycle-ns = <82>;
  gpmc,wr-cycle-ns = <82>;
  gpmc,bus-turnaround-ns = <0>;
  gpmc,cycle2cycle-delay-ns = <0>;
  gpmc,clk-activation-ns = <0>;
  gpmc,wait-pin = <0>;
  gpmc,wr-access-ns = <40>;
  gpmc,wr-data-mux-bus-ns = <0>;
  ti,elm-id = <&elm>;
  ti,nand-ecc-opt = "bch8";
 };
};

&i2c0 {
 pinctrl-names = "default", "gpio", "sleep";
 pinctrl-0 = <&i2c0_pins_default>;
 pinctrl-1 = <&i2c0_pins_gpio>;
 pinctrl-2 = <&i2c0_pins_sleep>;
 clock-frequency = <400000>;
 scl-gpios = <&gpio3 6 (GPIO_ACTIVE_HIGH | GPIO_OPEN_DRAIN)>;
 sda-gpios = <&gpio3 5 (GPIO_ACTIVE_HIGH | GPIO_OPEN_DRAIN)>;
 status = "okay";

 eeprom: eeprom@50 {
  compatible = "atmel,24c32";
  reg = <0x50>;
  pagesize = <32>;
  vcc-supply = <&vdd_mod>;
 };
};

&rtc {
 clocks = <&clk32k>;
 clock-names = "ext-clk";
 system-power-controller;
};

&am33xx_pinmux {
 mdio_pins_default: mdio-default-pins {
  pinctrl-single,pins = <
   AM33XX_PADCONF(AM335X_PIN_MDIO, PIN_INPUT_PULLUP | SLEWCTRL_FAST, MUX_MODE0) /* mdio_data */
   AM33XX_PADCONF(AM335X_PIN_MDC, PIN_OUTPUT_PULLUP, MUX_MODE0)   /* mdio_clk */
  >;
 };

 mdio_pins_sleep: mdio-sleep-pins {
  pinctrl-single,pins = <
   AM33XX_PADCONF(AM335X_PIN_MDIO, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_MDC, PIN_INPUT_PULLDOWN, MUX_MODE7)
  >;
 };

 eth_slave1_pins_default: eth-slave1-default-pins {
  pinctrl-single,pins = <
   AM33XX_PADCONF(AM335X_PIN_MII1_TX_EN, PIN_OUTPUT_PULLDOWN, MUX_MODE2)  /* rgmii1_tctl */
   AM33XX_PADCONF(AM335X_PIN_MII1_RX_DV, PIN_INPUT_PULLDOWN, MUX_MODE2)  /* rgmii1_rctl */
   AM33XX_PADCONF(AM335X_PIN_MII1_TXD3, PIN_OUTPUT_PULLDOWN, MUX_MODE2)  /* rgmii1_td3 */
   AM33XX_PADCONF(AM335X_PIN_MII1_TXD2, PIN_OUTPUT_PULLDOWN, MUX_MODE2)  /* rgmii1_td2 */
   AM33XX_PADCONF(AM335X_PIN_MII1_TXD1, PIN_OUTPUT_PULLDOWN, MUX_MODE2)  /* rgmii1_td1 */
   AM33XX_PADCONF(AM335X_PIN_MII1_TXD0, PIN_OUTPUT_PULLDOWN, MUX_MODE2)  /* rgmii1_td0 */
   AM33XX_PADCONF(AM335X_PIN_MII1_TX_CLK, PIN_OUTPUT_PULLDOWN, MUX_MODE2)  /* rgmii1_tclk */
   AM33XX_PADCONF(AM335X_PIN_MII1_RX_CLK, PIN_INPUT_PULLDOWN, MUX_MODE2)  /* rgmii1_rclk */
   AM33XX_PADCONF(AM335X_PIN_MII1_RXD3, PIN_INPUT_PULLDOWN, MUX_MODE2)  /* rgmii1_rd3 */
   AM33XX_PADCONF(AM335X_PIN_MII1_RXD2, PIN_INPUT_PULLDOWN, MUX_MODE2)  /* rgmii1_rd2 */
   AM33XX_PADCONF(AM335X_PIN_MII1_RXD1, PIN_INPUT_PULLDOWN, MUX_MODE2)  /* rgmii1_rd1 */
   AM33XX_PADCONF(AM335X_PIN_MII1_RXD0, PIN_INPUT_PULLDOWN, MUX_MODE2)  /* rgmii1_rd0 */
  >;
 };

 eth_slave1_pins_sleep: eth-slave1-sleep-pins {
  pinctrl-single,pins = <
   AM33XX_PADCONF(AM335X_PIN_MII1_TX_EN, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_MII1_RX_DV, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_MII1_TXD3, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_MII1_TXD2, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_MII1_TXD1, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_MII1_TXD0, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_MII1_TX_CLK, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_MII1_RX_CLK, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_MII1_RXD3, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_MII1_RXD2, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_MII1_RXD1, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_MII1_RXD0, PIN_INPUT_PULLDOWN, MUX_MODE7)
  >;
 };

 i2c0_pins_default: i2c0-default-pins {
  pinctrl-single,pins = <
   AM33XX_PADCONF(AM335X_PIN_I2C0_SDA, PIN_INPUT | SLEWCTRL_FAST, MUX_MODE0) /* I2C0_SDA */
   AM33XX_PADCONF(AM335X_PIN_I2C0_SCL, PIN_INPUT | SLEWCTRL_FAST, MUX_MODE0) /* I2C0_SCL */
  >;
 };

 i2c0_pins_gpio: i2c0-gpio-pins {
  pinctrl-single,pins = <
   AM33XX_PADCONF(AM335X_PIN_I2C0_SDA, PIN_INPUT, MUX_MODE7)   /* gpio3[5] */
   AM33XX_PADCONF(AM335X_PIN_I2C0_SCL, PIN_INPUT, MUX_MODE7)   /* gpio3[6] */
  >;
 };

 i2c0_pins_sleep: i2c0-sleep-pins {
  pinctrl-single,pins = <
   AM33XX_PADCONF(AM335X_PIN_I2C0_SDA, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_I2C0_SCL, PIN_INPUT_PULLDOWN, MUX_MODE7)
  >;
 };

 led_mod_pins: led-mod-pins {
  pinctrl-single,pins = <
   AM33XX_PADCONF(AM335X_PIN_MCASP0_ACLKR, PIN_OUTPUT_PULLDOWN, MUX_MODE7)  /* gpio3[18] */
  >;
 };

 nand_pins_default: nand-default-pins {
  pinctrl-single,pins = <
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD0, PIN_INPUT_PULLUP, MUX_MODE0)  /* gpmc_ad0 */
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD1, PIN_INPUT_PULLUP, MUX_MODE0)  /* gpmc_ad1 */
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD2, PIN_INPUT_PULLUP, MUX_MODE0)  /* gpmc_ad2 */
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD3, PIN_INPUT_PULLUP, MUX_MODE0)  /* gpmc_ad3 */
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD4, PIN_INPUT_PULLUP, MUX_MODE0)  /* gpmc_ad4 */
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD5, PIN_INPUT_PULLUP, MUX_MODE0)  /* gpmc_ad5 */
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD6, PIN_INPUT_PULLUP, MUX_MODE0)  /* gpmc_ad6 */
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD7, PIN_INPUT_PULLUP, MUX_MODE0)  /* gpmc_ad7 */
   AM33XX_PADCONF(AM335X_PIN_GPMC_WAIT0, PIN_INPUT_PULLUP, MUX_MODE0)  /* gpmc_wait0 */
   AM33XX_PADCONF(AM335X_PIN_GPMC_WPN, PIN_INPUT_PULLUP, MUX_MODE7)  /* gpio0[31] */
   AM33XX_PADCONF(AM335X_PIN_GPMC_CSN0, PIN_OUTPUT, MUX_MODE0)   /* gpmc_csn0 */
   AM33XX_PADCONF(AM335X_PIN_GPMC_ADVN_ALE, PIN_OUTPUT, MUX_MODE0)   /* gpmc_advn_ale */
   AM33XX_PADCONF(AM335X_PIN_GPMC_OEN_REN, PIN_OUTPUT, MUX_MODE0)   /* gpmc_oen_ren */
   AM33XX_PADCONF(AM335X_PIN_GPMC_WEN, PIN_OUTPUT, MUX_MODE0)   /* gpmc_wen */
   AM33XX_PADCONF(AM335X_PIN_GPMC_BEN0_CLE, PIN_OUTPUT, MUX_MODE0)   /* gpmc_be0n_cle */
  >;
 };

 nand_pins_sleep: nand-sleep-pins {
  pinctrl-single,pins = <
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD0, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD1, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD2, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD3, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD4, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD5, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD6, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_AD7, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_WAIT0, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_WPN, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_CSN0, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_ADVN_ALE, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_OEN_REN, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_WEN, PIN_INPUT_PULLDOWN, MUX_MODE7)
   AM33XX_PADCONF(AM335X_PIN_GPMC_BEN0_CLE, PIN_INPUT_PULLDOWN, MUX_MODE7)
  >;
 };
};