Quelle  ixgbe_x550.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0
/* Copyright(c) 1999 - 2024 Intel Corporation. */

#include "ixgbe_x540.h"
#include "ixgbe_x550.h"
#include "ixgbe_type.h"
#include "ixgbe_common.h"
#include "ixgbe_mbx.h"
#include "ixgbe_phy.h"

static int ixgbe_setup_kr_speed_x550em(struct ixgbe_hw *, ixgbe_link_speed);
static int ixgbe_setup_fc_x550em(struct ixgbe_hw *);
static void ixgbe_fc_autoneg_fiber_x550em_a(struct ixgbe_hw *);
static void ixgbe_fc_autoneg_backplane_x550em_a(struct ixgbe_hw *);
static int ixgbe_setup_fc_backplane_x550em_a(struct ixgbe_hw *);

static int ixgbe_get_invariants_X550_x(struct ixgbe_hw *hw)
{
 struct ixgbe_mac_info *mac = &hw->mac;
 struct ixgbe_phy_info *phy = &hw->phy;
 struct ixgbe_link_info *link = &hw->link;

 /* Start with X540 invariants, since so similar */
 ixgbe_get_invariants_X540(hw);

 if (mac->ops.get_media_type(hw) != ixgbe_media_type_copper)
  phy->ops.set_phy_power = NULL;

 link->addr = IXGBE_CS4227;

 return 0;
}

static int ixgbe_get_invariants_X550_x_fw(struct ixgbe_hw *hw)
{
 struct ixgbe_phy_info *phy = &hw->phy;

 /* Start with X540 invariants, since so similar */
 ixgbe_get_invariants_X540(hw);

 phy->ops.set_phy_power = NULL;

 return 0;
}

static int ixgbe_get_invariants_X550_a(struct ixgbe_hw *hw)
{
 struct ixgbe_mac_info *mac = &hw->mac;
 struct ixgbe_phy_info *phy = &hw->phy;

 /* Start with X540 invariants, since so similar */
 ixgbe_get_invariants_X540(hw);

 if (mac->ops.get_media_type(hw) != ixgbe_media_type_copper)
  phy->ops.set_phy_power = NULL;

 return 0;
}

static int ixgbe_get_invariants_X550_a_fw(struct ixgbe_hw *hw)
{
 struct ixgbe_phy_info *phy = &hw->phy;

 /* Start with X540 invariants, since so similar */
 ixgbe_get_invariants_X540(hw);

 phy->ops.set_phy_power = NULL;

 return 0;
}

/** ixgbe_setup_mux_ctl - Setup ESDP register for I2C mux control
 *  @hw: pointer to hardware structure
 **/
static void ixgbe_setup_mux_ctl(struct ixgbe_hw *hw)
{
 u32 esdp = IXGBE_READ_REG(hw, IXGBE_ESDP);

 if (hw->bus.lan_id) {
  esdp &= ~(IXGBE_ESDP_SDP1_NATIVE | IXGBE_ESDP_SDP1);
  esdp |= IXGBE_ESDP_SDP1_DIR;
 }
 esdp &= ~(IXGBE_ESDP_SDP0_NATIVE | IXGBE_ESDP_SDP0_DIR);
 IXGBE_WRITE_REG(hw, IXGBE_ESDP, esdp);
 IXGBE_WRITE_FLUSH(hw);
}

/**
 * ixgbe_read_cs4227 - Read CS4227 register
 * @hw: pointer to hardware structure
 * @reg: register number to write
 * @value: pointer to receive value read
 *
 * Returns status code
 */
static int ixgbe_read_cs4227(struct ixgbe_hw *hw, u16 reg, u16 *value)
{
 return hw->link.ops.read_link_unlocked(hw, hw->link.addr, reg, value);
}

/**
 * ixgbe_write_cs4227 - Write CS4227 register
 * @hw: pointer to hardware structure
 * @reg: register number to write
 * @value: value to write to register
 *
 * Returns status code
 */
static int ixgbe_write_cs4227(struct ixgbe_hw *hw, u16 reg, u16 value)
{
 return hw->link.ops.write_link_unlocked(hw, hw->link.addr, reg, value);
}

/**
 * ixgbe_read_pe - Read register from port expander
 * @hw: pointer to hardware structure
 * @reg: register number to read
 * @value: pointer to receive read value
 *
 * Returns status code
 */
static int ixgbe_read_pe(struct ixgbe_hw *hw, u8 reg, u8 *value)
{
 int status;

 status = ixgbe_read_i2c_byte_generic_unlocked(hw, reg, IXGBE_PE, value);
 if (status)
  hw_err(hw, "port expander access failed with %d\n", status);
 return status;
}

/**
 * ixgbe_write_pe - Write register to port expander
 * @hw: pointer to hardware structure
 * @reg: register number to write
 * @value: value to write
 *
 * Returns status code
 */
static int ixgbe_write_pe(struct ixgbe_hw *hw, u8 reg, u8 value)
{
 int status;

 status = ixgbe_write_i2c_byte_generic_unlocked(hw, reg, IXGBE_PE,
             value);
 if (status)
  hw_err(hw, "port expander access failed with %d\n", status);
 return status;
}

/**
 * ixgbe_reset_cs4227 - Reset CS4227 using port expander
 * @hw: pointer to hardware structure
 *
 * This function assumes that the caller has acquired the proper semaphore.
 * Returns error code
 */
static int ixgbe_reset_cs4227(struct ixgbe_hw *hw)
{
 int status;
 u32 retry;
 u16 value;
 u8 reg;

 /* Trigger hard reset. */
 status = ixgbe_read_pe(hw, IXGBE_PE_OUTPUT, ®);
 if (status)
  return status;
 reg |= IXGBE_PE_BIT1;
 status = ixgbe_write_pe(hw, IXGBE_PE_OUTPUT, reg);
 if (status)
  return status;

 status = ixgbe_read_pe(hw, IXGBE_PE_CONFIG, ®);
 if (status)
  return status;
 reg &= ~IXGBE_PE_BIT1;
 status = ixgbe_write_pe(hw, IXGBE_PE_CONFIG, reg);
 if (status)
  return status;

 status = ixgbe_read_pe(hw, IXGBE_PE_OUTPUT, ®);
 if (status)
  return status;
 reg &= ~IXGBE_PE_BIT1;
 status = ixgbe_write_pe(hw, IXGBE_PE_OUTPUT, reg);
 if (status)
  return status;

 usleep_range(IXGBE_CS4227_RESET_HOLD, IXGBE_CS4227_RESET_HOLD + 100);

 status = ixgbe_read_pe(hw, IXGBE_PE_OUTPUT, ®);
 if (status)
  return status;
 reg |= IXGBE_PE_BIT1;
 status = ixgbe_write_pe(hw, IXGBE_PE_OUTPUT, reg);
 if (status)
  return status;

 /* Wait for the reset to complete. */
 msleep(IXGBE_CS4227_RESET_DELAY);
 for (retry = 0; retry < IXGBE_CS4227_RETRIES; retry++) {
  status = ixgbe_read_cs4227(hw, IXGBE_CS4227_EFUSE_STATUS,
        &value);
  if (!status && value == IXGBE_CS4227_EEPROM_LOAD_OK)
   break;
  msleep(IXGBE_CS4227_CHECK_DELAY);
 }
 if (retry == IXGBE_CS4227_RETRIES) {
  hw_err(hw, "CS4227 reset did not complete\n");
  return -EIO;
 }

 status = ixgbe_read_cs4227(hw, IXGBE_CS4227_EEPROM_STATUS, &value);
 if (status || !(value & IXGBE_CS4227_EEPROM_LOAD_OK)) {
  hw_err(hw, "CS4227 EEPROM did not load successfully\n");
  return -EIO;
 }

 return 0;
}

/**
 * ixgbe_check_cs4227 - Check CS4227 and reset as needed
 * @hw: pointer to hardware structure
 */
static void ixgbe_check_cs4227(struct ixgbe_hw *hw)
{
 u32 swfw_mask = hw->phy.phy_semaphore_mask;
 int status;
 u16 value;
 u8 retry;

 for (retry = 0; retry < IXGBE_CS4227_RETRIES; retry++) {
  status = hw->mac.ops.acquire_swfw_sync(hw, swfw_mask);
  if (status) {
   hw_err(hw, "semaphore failed with %d\n", status);
   msleep(IXGBE_CS4227_CHECK_DELAY);
   continue;
  }

  /* Get status of reset flow. */
  status = ixgbe_read_cs4227(hw, IXGBE_CS4227_SCRATCH, &value);
  if (!status && value == IXGBE_CS4227_RESET_COMPLETE)
   goto out;

  if (status || value != IXGBE_CS4227_RESET_PENDING)
   break;

  /* Reset is pending. Wait and check again. */
  hw->mac.ops.release_swfw_sync(hw, swfw_mask);
  msleep(IXGBE_CS4227_CHECK_DELAY);
 }
 /* If still pending, assume other instance failed. */
 if (retry == IXGBE_CS4227_RETRIES) {
  status = hw->mac.ops.acquire_swfw_sync(hw, swfw_mask);
  if (status) {
   hw_err(hw, "semaphore failed with %d\n", status);
   return;
  }
 }

 /* Reset the CS4227. */
 status = ixgbe_reset_cs4227(hw);
 if (status) {
  hw_err(hw, "CS4227 reset failed: %d", status);
  goto out;
 }

 /* Reset takes so long, temporarily release semaphore in case the
 * other driver instance is waiting for the reset indication.
 */
 ixgbe_write_cs4227(hw, IXGBE_CS4227_SCRATCH,
      IXGBE_CS4227_RESET_PENDING);
 hw->mac.ops.release_swfw_sync(hw, swfw_mask);
 usleep_range(10000, 12000);
 status = hw->mac.ops.acquire_swfw_sync(hw, swfw_mask);
 if (status) {
  hw_err(hw, "semaphore failed with %d", status);
  return;
 }

 /* Record completion for next time. */
 status = ixgbe_write_cs4227(hw, IXGBE_CS4227_SCRATCH,
        IXGBE_CS4227_RESET_COMPLETE);

out:
 hw->mac.ops.release_swfw_sync(hw, swfw_mask);
 msleep(hw->eeprom.semaphore_delay);
}

/** ixgbe_identify_phy_x550em - Get PHY type based on device id
 *  @hw: pointer to hardware structure
 *
 *  Returns error code
 */
static int ixgbe_identify_phy_x550em(struct ixgbe_hw *hw)
{
 switch (hw->device_id) {
 case IXGBE_DEV_ID_X550EM_A_SFP:
  if (hw->bus.lan_id)
   hw->phy.phy_semaphore_mask = IXGBE_GSSR_PHY1_SM;
  else
   hw->phy.phy_semaphore_mask = IXGBE_GSSR_PHY0_SM;
  return ixgbe_identify_module_generic(hw);
 case IXGBE_DEV_ID_X550EM_X_SFP:
  /* set up for CS4227 usage */
  hw->phy.phy_semaphore_mask = IXGBE_GSSR_SHARED_I2C_SM;
  ixgbe_setup_mux_ctl(hw);
  ixgbe_check_cs4227(hw);
  fallthrough;
 case IXGBE_DEV_ID_X550EM_A_SFP_N:
  return ixgbe_identify_module_generic(hw);
 case IXGBE_DEV_ID_X550EM_X_KX4:
  hw->phy.type = ixgbe_phy_x550em_kx4;
  break;
 case IXGBE_DEV_ID_X550EM_X_XFI:
  hw->phy.type = ixgbe_phy_x550em_xfi;
  break;
 case IXGBE_DEV_ID_X550EM_X_KR:
 case IXGBE_DEV_ID_X550EM_A_KR:
 case IXGBE_DEV_ID_X550EM_A_KR_L:
  hw->phy.type = ixgbe_phy_x550em_kr;
  break;
 case IXGBE_DEV_ID_X550EM_A_10G_T:
  if (hw->bus.lan_id)
   hw->phy.phy_semaphore_mask = IXGBE_GSSR_PHY1_SM;
  else
   hw->phy.phy_semaphore_mask = IXGBE_GSSR_PHY0_SM;
  fallthrough;
 case IXGBE_DEV_ID_X550EM_X_10G_T:
  return ixgbe_identify_phy_generic(hw);
 case IXGBE_DEV_ID_X550EM_X_1G_T:
  hw->phy.type = ixgbe_phy_ext_1g_t;
  break;
 case IXGBE_DEV_ID_X550EM_A_1G_T:
 case IXGBE_DEV_ID_X550EM_A_1G_T_L:
  hw->phy.type = ixgbe_phy_fw;
  hw->phy.ops.read_reg = NULL;
  hw->phy.ops.write_reg = NULL;
  if (hw->bus.lan_id)
   hw->phy.phy_semaphore_mask |= IXGBE_GSSR_PHY1_SM;
  else
   hw->phy.phy_semaphore_mask |= IXGBE_GSSR_PHY0_SM;
  break;
 default:
  break;
 }
 return 0;
}

static int ixgbe_read_phy_reg_x550em(struct ixgbe_hw *hw, u32 reg_addr,
         u32 device_type, u16 *phy_data)
{
 return -EOPNOTSUPP;
}

static int ixgbe_write_phy_reg_x550em(struct ixgbe_hw *hw, u32 reg_addr,
          u32 device_type, u16 phy_data)
{
 return -EOPNOTSUPP;
}

/**
 * ixgbe_read_i2c_combined_generic - Perform I2C read combined operation
 * @hw: pointer to the hardware structure
 * @addr: I2C bus address to read from
 * @reg: I2C device register to read from
 * @val: pointer to location to receive read value
 *
 * Returns an error code on error.
 **/
static int ixgbe_read_i2c_combined_generic(struct ixgbe_hw *hw, u8 addr,
        u16 reg, u16 *val)
{
 return ixgbe_read_i2c_combined_generic_int(hw, addr, reg, val, true);
}

/**
 * ixgbe_read_i2c_combined_generic_unlocked - Do I2C read combined operation
 * @hw: pointer to the hardware structure
 * @addr: I2C bus address to read from
 * @reg: I2C device register to read from
 * @val: pointer to location to receive read value
 *
 * Returns an error code on error.
 **/
static int
ixgbe_read_i2c_combined_generic_unlocked(struct ixgbe_hw *hw, u8 addr,
      u16 reg, u16 *val)
{
 return ixgbe_read_i2c_combined_generic_int(hw, addr, reg, val, false);
}

/**
 * ixgbe_write_i2c_combined_generic - Perform I2C write combined operation
 * @hw: pointer to the hardware structure
 * @addr: I2C bus address to write to
 * @reg: I2C device register to write to
 * @val: value to write
 *
 * Returns an error code on error.
 **/
static int ixgbe_write_i2c_combined_generic(struct ixgbe_hw *hw,
         u8 addr, u16 reg, u16 val)
{
 return ixgbe_write_i2c_combined_generic_int(hw, addr, reg, val, true);
}

/**
 * ixgbe_write_i2c_combined_generic_unlocked - Do I2C write combined operation
 * @hw: pointer to the hardware structure
 * @addr: I2C bus address to write to
 * @reg: I2C device register to write to
 * @val: value to write
 *
 * Returns an error code on error.
 **/
static int
ixgbe_write_i2c_combined_generic_unlocked(struct ixgbe_hw *hw,
       u8 addr, u16 reg, u16 val)
{
 return ixgbe_write_i2c_combined_generic_int(hw, addr, reg, val, false);
}

/**
 * ixgbe_fw_phy_activity - Perform an activity on a PHY
 * @hw: pointer to hardware structure
 * @activity: activity to perform
 * @data: Pointer to 4 32-bit words of data
 */
int ixgbe_fw_phy_activity(struct ixgbe_hw *hw, u16 activity,
     u32 (*data)[FW_PHY_ACT_DATA_COUNT])
{
 union {
  struct ixgbe_hic_phy_activity_req cmd;
  struct ixgbe_hic_phy_activity_resp rsp;
 } hic;
 u16 retries = FW_PHY_ACT_RETRIES;
 int rc;
 u32 i;

 do {
  memset(&hic, 0, sizeof(hic));
  hic.cmd.hdr.cmd = FW_PHY_ACT_REQ_CMD;
  hic.cmd.hdr.buf_len = FW_PHY_ACT_REQ_LEN;
  hic.cmd.hdr.checksum = FW_DEFAULT_CHECKSUM;
  hic.cmd.port_number = hw->bus.lan_id;
  hic.cmd.activity_id = cpu_to_le16(activity);
  for (i = 0; i < ARRAY_SIZE(hic.cmd.data); ++i)
   hic.cmd.data[i] = cpu_to_be32((*data)[i]);

  rc = ixgbe_host_interface_command(hw, &hic.cmd, sizeof(hic.cmd),
        IXGBE_HI_COMMAND_TIMEOUT,
        true);
  if (rc)
   return rc;
  if (hic.rsp.hdr.cmd_or_resp.ret_status ==
      FW_CEM_RESP_STATUS_SUCCESS) {
   for (i = 0; i < FW_PHY_ACT_DATA_COUNT; ++i)
    (*data)[i] = be32_to_cpu(hic.rsp.data[i]);
   return 0;
  }
  usleep_range(20, 30);
  --retries;
 } while (retries > 0);

 return -EIO;
}

static const struct {
 u16 fw_speed;
 ixgbe_link_speed phy_speed;
} ixgbe_fw_map[] = {
 { FW_PHY_ACT_LINK_SPEED_10, IXGBE_LINK_SPEED_10_FULL },
 { FW_PHY_ACT_LINK_SPEED_100, IXGBE_LINK_SPEED_100_FULL },
 { FW_PHY_ACT_LINK_SPEED_1G, IXGBE_LINK_SPEED_1GB_FULL },
 { FW_PHY_ACT_LINK_SPEED_2_5G, IXGBE_LINK_SPEED_2_5GB_FULL },
 { FW_PHY_ACT_LINK_SPEED_5G, IXGBE_LINK_SPEED_5GB_FULL },
 { FW_PHY_ACT_LINK_SPEED_10G, IXGBE_LINK_SPEED_10GB_FULL },
};

/**
 * ixgbe_get_phy_id_fw - Get the phy ID via firmware command
 * @hw: pointer to hardware structure
 *
 * Returns error code
 */
static int ixgbe_get_phy_id_fw(struct ixgbe_hw *hw)
{
 u32 info[FW_PHY_ACT_DATA_COUNT] = { 0 };
 u16 phy_speeds;
 u16 phy_id_lo;
 int rc;
 u16 i;

 if (hw->phy.id)
  return 0;

 rc = ixgbe_fw_phy_activity(hw, FW_PHY_ACT_GET_PHY_INFO, &info);
 if (rc)
  return rc;

 hw->phy.speeds_supported = 0;
 phy_speeds = info[0] & FW_PHY_INFO_SPEED_MASK;
 for (i = 0; i < ARRAY_SIZE(ixgbe_fw_map); ++i) {
  if (phy_speeds & ixgbe_fw_map[i].fw_speed)
   hw->phy.speeds_supported |= ixgbe_fw_map[i].phy_speed;
 }

 hw->phy.id = info[0] & FW_PHY_INFO_ID_HI_MASK;
 phy_id_lo = info[1] & FW_PHY_INFO_ID_LO_MASK;
 hw->phy.id |= phy_id_lo & IXGBE_PHY_REVISION_MASK;
 hw->phy.revision = phy_id_lo & ~IXGBE_PHY_REVISION_MASK;
 if (!hw->phy.id || hw->phy.id == IXGBE_PHY_REVISION_MASK)
  return -EFAULT;

 hw->phy.autoneg_advertised = hw->phy.speeds_supported;
 hw->phy.eee_speeds_supported = IXGBE_LINK_SPEED_100_FULL |
           IXGBE_LINK_SPEED_1GB_FULL;
 hw->phy.eee_speeds_advertised = hw->phy.eee_speeds_supported;
 return 0;
}

/**
 * ixgbe_identify_phy_fw - Get PHY type based on firmware command
 * @hw: pointer to hardware structure
 *
 * Returns error code
 */
static int ixgbe_identify_phy_fw(struct ixgbe_hw *hw)
{
 if (hw->bus.lan_id)
  hw->phy.phy_semaphore_mask = IXGBE_GSSR_PHY1_SM;
 else
  hw->phy.phy_semaphore_mask = IXGBE_GSSR_PHY0_SM;

 hw->phy.type = ixgbe_phy_fw;
 hw->phy.ops.read_reg = NULL;
 hw->phy.ops.write_reg = NULL;
 return ixgbe_get_phy_id_fw(hw);
}

/**
 * ixgbe_shutdown_fw_phy - Shutdown a firmware-controlled PHY
 * @hw: pointer to hardware structure
 *
 * Returns error code
 */
static int ixgbe_shutdown_fw_phy(struct ixgbe_hw *hw)
{
 u32 setup[FW_PHY_ACT_DATA_COUNT] = { 0 };

 setup[0] = FW_PHY_ACT_FORCE_LINK_DOWN_OFF;
 return ixgbe_fw_phy_activity(hw, FW_PHY_ACT_FORCE_LINK_DOWN, &setup);
}

/**
 * ixgbe_setup_fw_link - Setup firmware-controlled PHYs
 * @hw: pointer to hardware structure
 */
static int ixgbe_setup_fw_link(struct ixgbe_hw *hw)
{
 u32 setup[FW_PHY_ACT_DATA_COUNT] = { 0 };
 int rc;
 u16 i;

 if (hw->phy.reset_disable || ixgbe_check_reset_blocked(hw))
  return 0;

 if (hw->fc.strict_ieee && hw->fc.requested_mode == ixgbe_fc_rx_pause) {
  hw_err(hw, "rx_pause not valid in strict IEEE mode\n");
  return -EINVAL;
 }

 switch (hw->fc.requested_mode) {
 case ixgbe_fc_full:
  setup[0] |= FW_PHY_ACT_SETUP_LINK_PAUSE_RXTX <<
       FW_PHY_ACT_SETUP_LINK_PAUSE_SHIFT;
  break;
 case ixgbe_fc_rx_pause:
  setup[0] |= FW_PHY_ACT_SETUP_LINK_PAUSE_RX <<
       FW_PHY_ACT_SETUP_LINK_PAUSE_SHIFT;
  break;
 case ixgbe_fc_tx_pause:
  setup[0] |= FW_PHY_ACT_SETUP_LINK_PAUSE_TX <<
       FW_PHY_ACT_SETUP_LINK_PAUSE_SHIFT;
  break;
 default:
  break;
 }

 for (i = 0; i < ARRAY_SIZE(ixgbe_fw_map); ++i) {
  if (hw->phy.autoneg_advertised & ixgbe_fw_map[i].phy_speed)
   setup[0] |= ixgbe_fw_map[i].fw_speed;
 }
 setup[0] |= FW_PHY_ACT_SETUP_LINK_HP | FW_PHY_ACT_SETUP_LINK_AN;

 if (hw->phy.eee_speeds_advertised)
  setup[0] |= FW_PHY_ACT_SETUP_LINK_EEE;

 rc = ixgbe_fw_phy_activity(hw, FW_PHY_ACT_SETUP_LINK, &setup);
 if (rc)
  return rc;

 if (setup[0] == FW_PHY_ACT_SETUP_LINK_RSP_DOWN)
  return -EIO;

 return 0;
}

/**
 * ixgbe_fc_autoneg_fw - Set up flow control for FW-controlled PHYs
 * @hw: pointer to hardware structure
 *
 * Called at init time to set up flow control.
 */
static int ixgbe_fc_autoneg_fw(struct ixgbe_hw *hw)
{
 if (hw->fc.requested_mode == ixgbe_fc_default)
  hw->fc.requested_mode = ixgbe_fc_full;

 return ixgbe_setup_fw_link(hw);
}

/** ixgbe_init_eeprom_params_X550 - Initialize EEPROM params
 *  @hw: pointer to hardware structure
 *
 *  Initializes the EEPROM parameters ixgbe_eeprom_info within the
 *  ixgbe_hw struct in order to set up EEPROM access.
 **/
static int ixgbe_init_eeprom_params_X550(struct ixgbe_hw *hw)
{
 struct ixgbe_eeprom_info *eeprom = &hw->eeprom;

 if (eeprom->type == ixgbe_eeprom_uninitialized) {
  u16 eeprom_size;
  u32 eec;

  eeprom->semaphore_delay = 10;
  eeprom->type = ixgbe_flash;

  eec = IXGBE_READ_REG(hw, IXGBE_EEC(hw));
  eeprom_size = FIELD_GET(IXGBE_EEC_SIZE, eec);
  eeprom->word_size = BIT(eeprom_size +
     IXGBE_EEPROM_WORD_SIZE_SHIFT);

  hw_dbg(hw, "Eeprom params: type = %d, size = %d\n",
         eeprom->type, eeprom->word_size);
 }

 return 0;
}

/**
 * ixgbe_iosf_wait - Wait for IOSF command completion
 * @hw: pointer to hardware structure
 * @ctrl: pointer to location to receive final IOSF control value
 *
 * Return: failing status on timeout
 *
 * Note: ctrl can be NULL if the IOSF control register value is not needed
 */
static int ixgbe_iosf_wait(struct ixgbe_hw *hw, u32 *ctrl)
{
 u32 i, command;

 /* Check every 10 usec to see if the address cycle completed.
 * The SB IOSF BUSY bit will clear when the operation is
 * complete.
 */
 for (i = 0; i < IXGBE_MDIO_COMMAND_TIMEOUT; i++) {
  command = IXGBE_READ_REG(hw, IXGBE_SB_IOSF_INDIRECT_CTRL);
  if (!(command & IXGBE_SB_IOSF_CTRL_BUSY))
   break;
  udelay(10);
 }
 if (ctrl)
  *ctrl = command;
 if (i == IXGBE_MDIO_COMMAND_TIMEOUT) {
  hw_dbg(hw, "IOSF wait timed out\n");
  return -EIO;
 }

 return 0;
}

/** ixgbe_read_iosf_sb_reg_x550 - Reads a value to specified register of the
 *  IOSF device
 *  @hw: pointer to hardware structure
 *  @reg_addr: 32 bit PHY register to write
 *  @device_type: 3 bit device type
 *  @phy_data: Pointer to read data from the register
 **/
static int ixgbe_read_iosf_sb_reg_x550(struct ixgbe_hw *hw, u32 reg_addr,
           u32 device_type, u32 *data)
{
 u32 gssr = IXGBE_GSSR_PHY1_SM | IXGBE_GSSR_PHY0_SM;
 u32 command, error;
 int ret;

 ret = hw->mac.ops.acquire_swfw_sync(hw, gssr);
 if (ret)
  return ret;

 ret = ixgbe_iosf_wait(hw, NULL);
 if (ret)
  goto out;

 command = ((reg_addr << IXGBE_SB_IOSF_CTRL_ADDR_SHIFT) |
     (device_type << IXGBE_SB_IOSF_CTRL_TARGET_SELECT_SHIFT));

 /* Write IOSF control register */
 IXGBE_WRITE_REG(hw, IXGBE_SB_IOSF_INDIRECT_CTRL, command);

 ret = ixgbe_iosf_wait(hw, &command);

 if ((command & IXGBE_SB_IOSF_CTRL_RESP_STAT_MASK) != 0) {
  error = FIELD_GET(IXGBE_SB_IOSF_CTRL_CMPL_ERR_MASK, command);
  hw_dbg(hw, "Failed to read, error %x\n", error);
  ret = -EIO;
  goto out;
 }

 if (!ret)
  *data = IXGBE_READ_REG(hw, IXGBE_SB_IOSF_INDIRECT_DATA);

out:
 hw->mac.ops.release_swfw_sync(hw, gssr);
 return ret;
}

/**
 * ixgbe_get_phy_token - Get the token for shared PHY access
 * @hw: Pointer to hardware structure
 */
static int ixgbe_get_phy_token(struct ixgbe_hw *hw)
{
 struct ixgbe_hic_phy_token_req token_cmd;
 int status;

 token_cmd.hdr.cmd = FW_PHY_TOKEN_REQ_CMD;
 token_cmd.hdr.buf_len = FW_PHY_TOKEN_REQ_LEN;
 token_cmd.hdr.cmd_or_resp.cmd_resv = 0;
 token_cmd.hdr.checksum = FW_DEFAULT_CHECKSUM;
 token_cmd.port_number = hw->bus.lan_id;
 token_cmd.command_type = FW_PHY_TOKEN_REQ;
 token_cmd.pad = 0;
 status = ixgbe_host_interface_command(hw, &token_cmd, sizeof(token_cmd),
           IXGBE_HI_COMMAND_TIMEOUT,
           true);
 if (status)
  return status;
 if (token_cmd.hdr.cmd_or_resp.ret_status == FW_PHY_TOKEN_OK)
  return 0;
 if (token_cmd.hdr.cmd_or_resp.ret_status != FW_PHY_TOKEN_RETRY)
  return -EIO;

 return -EAGAIN;
}

/**
 * ixgbe_put_phy_token - Put the token for shared PHY access
 * @hw: Pointer to hardware structure
 */
static int ixgbe_put_phy_token(struct ixgbe_hw *hw)
{
 struct ixgbe_hic_phy_token_req token_cmd;
 int status;

 token_cmd.hdr.cmd = FW_PHY_TOKEN_REQ_CMD;
 token_cmd.hdr.buf_len = FW_PHY_TOKEN_REQ_LEN;
 token_cmd.hdr.cmd_or_resp.cmd_resv = 0;
 token_cmd.hdr.checksum = FW_DEFAULT_CHECKSUM;
 token_cmd.port_number = hw->bus.lan_id;
 token_cmd.command_type = FW_PHY_TOKEN_REL;
 token_cmd.pad = 0;
 status = ixgbe_host_interface_command(hw, &token_cmd, sizeof(token_cmd),
           IXGBE_HI_COMMAND_TIMEOUT,
           true);
 if (status)
  return status;
 if (token_cmd.hdr.cmd_or_resp.ret_status == FW_PHY_TOKEN_OK)
  return 0;
 return -EIO;
}

/**
 *  ixgbe_write_iosf_sb_reg_x550a - Write to IOSF PHY register
 *  @hw: pointer to hardware structure
 *  @reg_addr: 32 bit PHY register to write
 *  @device_type: 3 bit device type
 *  @data: Data to write to the register
 **/
static int ixgbe_write_iosf_sb_reg_x550a(struct ixgbe_hw *hw, u32 reg_addr,
      __always_unused u32 device_type,
      u32 data)
{
 struct ixgbe_hic_internal_phy_req write_cmd;

 memset(&write_cmd, 0, sizeof(write_cmd));
 write_cmd.hdr.cmd = FW_INT_PHY_REQ_CMD;
 write_cmd.hdr.buf_len = FW_INT_PHY_REQ_LEN;
 write_cmd.hdr.checksum = FW_DEFAULT_CHECKSUM;
 write_cmd.port_number = hw->bus.lan_id;
 write_cmd.command_type = FW_INT_PHY_REQ_WRITE;
 write_cmd.address = cpu_to_be16(reg_addr);
 write_cmd.write_data = cpu_to_be32(data);

 return ixgbe_host_interface_command(hw, &write_cmd, sizeof(write_cmd),
         IXGBE_HI_COMMAND_TIMEOUT, false);
}

/**
 *  ixgbe_read_iosf_sb_reg_x550a - Read from IOSF PHY register
 *  @hw: pointer to hardware structure
 *  @reg_addr: 32 bit PHY register to write
 *  @device_type: 3 bit device type
 *  @data: Pointer to read data from the register
 **/
static int ixgbe_read_iosf_sb_reg_x550a(struct ixgbe_hw *hw, u32 reg_addr,
     __always_unused u32 device_type,
     u32 *data)
{
 union {
  struct ixgbe_hic_internal_phy_req cmd;
  struct ixgbe_hic_internal_phy_resp rsp;
 } hic;
 int status;

 memset(&hic, 0, sizeof(hic));
 hic.cmd.hdr.cmd = FW_INT_PHY_REQ_CMD;
 hic.cmd.hdr.buf_len = FW_INT_PHY_REQ_LEN;
 hic.cmd.hdr.checksum = FW_DEFAULT_CHECKSUM;
 hic.cmd.port_number = hw->bus.lan_id;
 hic.cmd.command_type = FW_INT_PHY_REQ_READ;
 hic.cmd.address = cpu_to_be16(reg_addr);

 status = ixgbe_host_interface_command(hw, &hic.cmd, sizeof(hic.cmd),
           IXGBE_HI_COMMAND_TIMEOUT, true);

 /* Extract the register value from the response. */
 *data = be32_to_cpu(hic.rsp.read_data);

 return status;
}

/** ixgbe_read_ee_hostif_buffer_X550- Read EEPROM word(s) using hostif
 *  @hw: pointer to hardware structure
 *  @offset: offset of word in the EEPROM to read
 *  @words: number of words
 *  @data: word(s) read from the EEPROM
 *
 *  Reads a 16 bit word(s) from the EEPROM using the hostif.
 **/
static int ixgbe_read_ee_hostif_buffer_X550(struct ixgbe_hw *hw,
         u16 offset, u16 words, u16 *data)
{
 const u32 mask = IXGBE_GSSR_SW_MNG_SM | IXGBE_GSSR_EEP_SM;
 struct ixgbe_hic_read_shadow_ram buffer;
 u32 current_word = 0;
 u16 words_to_read;
 int status;
 u32 i;

 /* Take semaphore for the entire operation. */
 status = hw->mac.ops.acquire_swfw_sync(hw, mask);
 if (status) {
  hw_dbg(hw, "EEPROM read buffer - semaphore failed\n");
  return status;
 }

 while (words) {
  if (words > FW_MAX_READ_BUFFER_SIZE / 2)
   words_to_read = FW_MAX_READ_BUFFER_SIZE / 2;
  else
   words_to_read = words;

  buffer.hdr.req.cmd = FW_READ_SHADOW_RAM_CMD;
  buffer.hdr.req.buf_lenh = 0;
  buffer.hdr.req.buf_lenl = FW_READ_SHADOW_RAM_LEN;
  buffer.hdr.req.checksum = FW_DEFAULT_CHECKSUM;

  /* convert offset from words to bytes */
  buffer.address = (__force u32)cpu_to_be32((offset +
          current_word) * 2);
  buffer.length = (__force u16)cpu_to_be16(words_to_read * 2);
  buffer.pad2 = 0;
  buffer.pad3 = 0;

  status = ixgbe_hic_unlocked(hw, (u32 *)&buffer, sizeof(buffer),
         IXGBE_HI_COMMAND_TIMEOUT);
  if (status) {
   hw_dbg(hw, "Host interface command failed\n");
   goto out;
  }

  for (i = 0; i < words_to_read; i++) {
   u32 reg = IXGBE_FLEX_MNG + (FW_NVM_DATA_OFFSET << 2) +
      2 * i;
   u32 value = IXGBE_READ_REG(hw, reg);

   data[current_word] = (u16)(value & 0xffff);
   current_word++;
   i++;
   if (i < words_to_read) {
    value >>= 16;
    data[current_word] = (u16)(value & 0xffff);
    current_word++;
   }
  }
  words -= words_to_read;
 }

out:
 hw->mac.ops.release_swfw_sync(hw, mask);
 return status;
}

/** ixgbe_checksum_ptr_x550 - Checksum one pointer region
 *  @hw: pointer to hardware structure
 *  @ptr: pointer offset in eeprom
 *  @size: size of section pointed by ptr, if 0 first word will be used as size
 *  @csum: address of checksum to update
 *
 *  Returns error status for any failure
 **/
static int ixgbe_checksum_ptr_x550(struct ixgbe_hw *hw, u16 ptr,
       u16 size, u16 *csum, u16 *buffer,
       u32 buffer_size)
{
 u16 length, bufsz, i, start;
 u16 *local_buffer;
 u16 buf[256];
 int status;

 bufsz = ARRAY_SIZE(buf);

 /* Read a chunk at the pointer location */
 if (!buffer) {
  status = ixgbe_read_ee_hostif_buffer_X550(hw, ptr, bufsz, buf);
  if (status) {
   hw_dbg(hw, "Failed to read EEPROM image\n");
   return status;
  }
  local_buffer = buf;
 } else {
  if (buffer_size < ptr)
   return  -EINVAL;
  local_buffer = &buffer[ptr];
 }

 if (size) {
  start = 0;
  length = size;
 } else {
  start = 1;
  length = local_buffer[0];

  /* Skip pointer section if length is invalid. */
  if (length == 0xFFFF || length == 0 ||
      (ptr + length) >= hw->eeprom.word_size)
   return 0;
 }

 if (buffer && ((u32)start + (u32)length > buffer_size))
  return -EINVAL;

 for (i = start; length; i++, length--) {
  if (i == bufsz && !buffer) {
   ptr += bufsz;
   i = 0;
   if (length < bufsz)
    bufsz = length;

   /* Read a chunk at the pointer location */
   status = ixgbe_read_ee_hostif_buffer_X550(hw, ptr,
          bufsz, buf);
   if (status) {
    hw_dbg(hw, "Failed to read EEPROM image\n");
    return status;
   }
  }
  *csum += local_buffer[i];
 }
 return 0;
}

/** ixgbe_calc_checksum_X550 - Calculates and returns the checksum
 *  @hw: pointer to hardware structure
 *  @buffer: pointer to buffer containing calculated checksum
 *  @buffer_size: size of buffer
 *
 *  Returns a negative error code on error, or the 16-bit checksum
 **/
static int ixgbe_calc_checksum_X550(struct ixgbe_hw *hw, u16 *buffer,
        u32 buffer_size)
{
 u16 eeprom_ptrs[IXGBE_EEPROM_LAST_WORD + 1];
 u16 pointer, i, size;
 u16 *local_buffer;
 u16 checksum = 0;
 int status;

 hw->eeprom.ops.init_params(hw);

 if (!buffer) {
  /* Read pointer area */
  status = ixgbe_read_ee_hostif_buffer_X550(hw, 0,
      IXGBE_EEPROM_LAST_WORD + 1,
      eeprom_ptrs);
  if (status) {
   hw_dbg(hw, "Failed to read EEPROM image\n");
   return status;
  }
  local_buffer = eeprom_ptrs;
 } else {
  if (buffer_size < IXGBE_EEPROM_LAST_WORD)
   return -EINVAL;
  local_buffer = buffer;
 }

 /* For X550 hardware include 0x0-0x41 in the checksum, skip the
 * checksum word itself
 */
 for (i = 0; i <= IXGBE_EEPROM_LAST_WORD; i++)
  if (i != IXGBE_EEPROM_CHECKSUM)
   checksum += local_buffer[i];

 /* Include all data from pointers 0x3, 0x6-0xE.  This excludes the
 * FW, PHY module, and PCIe Expansion/Option ROM pointers.
 */
 for (i = IXGBE_PCIE_ANALOG_PTR_X550; i < IXGBE_FW_PTR; i++) {
  if (i == IXGBE_PHY_PTR || i == IXGBE_OPTION_ROM_PTR)
   continue;

  pointer = local_buffer[i];

  /* Skip pointer section if the pointer is invalid. */
  if (pointer == 0xFFFF || pointer == 0 ||
      pointer >= hw->eeprom.word_size)
   continue;

  switch (i) {
  case IXGBE_PCIE_GENERAL_PTR:
   size = IXGBE_IXGBE_PCIE_GENERAL_SIZE;
   break;
  case IXGBE_PCIE_CONFIG0_PTR:
  case IXGBE_PCIE_CONFIG1_PTR:
   size = IXGBE_PCIE_CONFIG_SIZE;
   break;
  default:
   size = 0;
   break;
  }

  status = ixgbe_checksum_ptr_x550(hw, pointer, size, &checksum,
       buffer, buffer_size);
  if (status)
   return status;
 }

 checksum = (u16)IXGBE_EEPROM_SUM - checksum;

 return (int)checksum;
}

/** ixgbe_calc_eeprom_checksum_X550 - Calculates and returns the checksum
 *  @hw: pointer to hardware structure
 *
 *  Returns a negative error code on error, or the 16-bit checksum
 **/
static int ixgbe_calc_eeprom_checksum_X550(struct ixgbe_hw *hw)
{
 return ixgbe_calc_checksum_X550(hw, NULL, 0);
}

/** ixgbe_read_ee_hostif_X550 - Read EEPROM word using a host interface command
 *  @hw: pointer to hardware structure
 *  @offset: offset of  word in the EEPROM to read
 *  @data: word read from the EEPROM
 *
 *   Reads a 16 bit word from the EEPROM using the hostif.
 **/
static int ixgbe_read_ee_hostif_X550(struct ixgbe_hw *hw, u16 offset, u16 *data)
{
 const u32 mask = IXGBE_GSSR_SW_MNG_SM | IXGBE_GSSR_EEP_SM;
 struct ixgbe_hic_read_shadow_ram buffer;
 int status;

 buffer.hdr.req.cmd = FW_READ_SHADOW_RAM_CMD;
 buffer.hdr.req.buf_lenh = 0;
 buffer.hdr.req.buf_lenl = FW_READ_SHADOW_RAM_LEN;
 buffer.hdr.req.checksum = FW_DEFAULT_CHECKSUM;

 /* convert offset from words to bytes */
 buffer.address = (__force u32)cpu_to_be32(offset * 2);
 /* one word */
 buffer.length = (__force u16)cpu_to_be16(sizeof(u16));

 status = hw->mac.ops.acquire_swfw_sync(hw, mask);
 if (status)
  return status;

 status = ixgbe_hic_unlocked(hw, (u32 *)&buffer, sizeof(buffer),
        IXGBE_HI_COMMAND_TIMEOUT);
 if (!status) {
  *data = (u16)IXGBE_READ_REG_ARRAY(hw, IXGBE_FLEX_MNG,
        FW_NVM_DATA_OFFSET);
 }

 hw->mac.ops.release_swfw_sync(hw, mask);
 return status;
}

/** ixgbe_validate_eeprom_checksum_X550 - Validate EEPROM checksum
 *  @hw: pointer to hardware structure
 *  @checksum_val: calculated checksum
 *
 *  Performs checksum calculation and validates the EEPROM checksum.  If the
 *  caller does not need checksum_val, the value can be NULL.
 **/
static int ixgbe_validate_eeprom_checksum_X550(struct ixgbe_hw *hw,
            u16 *checksum_val)
{
 u16 read_checksum = 0;
 u16 checksum;
 int status;

 /* Read the first word from the EEPROM. If this times out or fails, do
 * not continue or we could be in for a very long wait while every
 * EEPROM read fails
 */
 status = hw->eeprom.ops.read(hw, 0, &checksum);
 if (status) {
  hw_dbg(hw, "EEPROM read failed\n");
  return status;
 }

 status = hw->eeprom.ops.calc_checksum(hw);
 if (status < 0)
  return status;

 checksum = (u16)(status & 0xffff);

 status = ixgbe_read_ee_hostif_X550(hw, IXGBE_EEPROM_CHECKSUM,
        &read_checksum);
 if (status)
  return status;

 /* Verify read checksum from EEPROM is the same as
 * calculated checksum
 */
 if (read_checksum != checksum) {
  status = -EIO;
  hw_dbg(hw, "Invalid EEPROM checksum");
 }

 /* If the user cares, return the calculated checksum */
 if (checksum_val)
  *checksum_val = checksum;

 return status;
}

/** ixgbe_write_ee_hostif_X550 - Write EEPROM word using hostif
 *  @hw: pointer to hardware structure
 *  @offset: offset of  word in the EEPROM to write
 *  @data: word write to the EEPROM
 *
 *  Write a 16 bit word to the EEPROM using the hostif.
 **/
static int ixgbe_write_ee_hostif_data_X550(struct ixgbe_hw *hw, u16 offset,
        u16 data)
{
 struct ixgbe_hic_write_shadow_ram buffer;
 int status;

 buffer.hdr.req.cmd = FW_WRITE_SHADOW_RAM_CMD;
 buffer.hdr.req.buf_lenh = 0;
 buffer.hdr.req.buf_lenl = FW_WRITE_SHADOW_RAM_LEN;
 buffer.hdr.req.checksum = FW_DEFAULT_CHECKSUM;

 /* one word */
 buffer.length = cpu_to_be16(sizeof(u16));
 buffer.data = data;
 buffer.address = cpu_to_be32(offset * 2);

 status = ixgbe_host_interface_command(hw, &buffer, sizeof(buffer),
           IXGBE_HI_COMMAND_TIMEOUT, false);
 return status;
}

/** ixgbe_write_ee_hostif_X550 - Write EEPROM word using hostif
 *  @hw: pointer to hardware structure
 *  @offset: offset of  word in the EEPROM to write
 *  @data: word write to the EEPROM
 *
 *  Write a 16 bit word to the EEPROM using the hostif.
 **/
static int ixgbe_write_ee_hostif_X550(struct ixgbe_hw *hw, u16 offset, u16 data)
{
 int status = 0;

 if (hw->mac.ops.acquire_swfw_sync(hw, IXGBE_GSSR_EEP_SM) == 0) {
  status = ixgbe_write_ee_hostif_data_X550(hw, offset, data);
  hw->mac.ops.release_swfw_sync(hw, IXGBE_GSSR_EEP_SM);
 } else {
  hw_dbg(hw, "write ee hostif failed to get semaphore");
  status = -EBUSY;
 }

 return status;
}

/** ixgbe_update_flash_X550 - Instruct HW to copy EEPROM to Flash device
 *  @hw: pointer to hardware structure
 *
 *  Issue a shadow RAM dump to FW to copy EEPROM from shadow RAM to the flash.
 **/
static int ixgbe_update_flash_X550(struct ixgbe_hw *hw)
{
 union ixgbe_hic_hdr2 buffer;
 int status = 0;

 buffer.req.cmd = FW_SHADOW_RAM_DUMP_CMD;
 buffer.req.buf_lenh = 0;
 buffer.req.buf_lenl = FW_SHADOW_RAM_DUMP_LEN;
 buffer.req.checksum = FW_DEFAULT_CHECKSUM;

 status = ixgbe_host_interface_command(hw, &buffer, sizeof(buffer),
           IXGBE_HI_COMMAND_TIMEOUT, false);
 return status;
}

/**
 * ixgbe_get_bus_info_X550em - Set PCI bus info
 * @hw: pointer to hardware structure
 *
 * Sets bus link width and speed to unknown because X550em is
 * not a PCI device.
 **/
static int ixgbe_get_bus_info_X550em(struct ixgbe_hw *hw)
{
 hw->bus.type  = ixgbe_bus_type_internal;
 hw->bus.width = ixgbe_bus_width_unknown;
 hw->bus.speed = ixgbe_bus_speed_unknown;

 hw->mac.ops.set_lan_id(hw);

 return 0;
}

/**
 * ixgbe_fw_recovery_mode_X550 - Check FW NVM recovery mode
 * @hw: pointer to hardware structure
 *
 * Returns true if in FW NVM recovery mode.
 */
static bool ixgbe_fw_recovery_mode_X550(struct ixgbe_hw *hw)
{
 u32 fwsm;

 fwsm = IXGBE_READ_REG(hw, IXGBE_FWSM(hw));
 return !!(fwsm & IXGBE_FWSM_FW_NVM_RECOVERY_MODE);
}

/** ixgbe_disable_rx_x550 - Disable RX unit
 *
 *  Disables the Rx DMA unit for x550
 **/
static void ixgbe_disable_rx_x550(struct ixgbe_hw *hw)
{
 struct ixgbe_hic_disable_rxen fw_cmd;
 u32 rxctrl, pfdtxgswc;
 int status;

 rxctrl = IXGBE_READ_REG(hw, IXGBE_RXCTRL);
 if (rxctrl & IXGBE_RXCTRL_RXEN) {
  pfdtxgswc = IXGBE_READ_REG(hw, IXGBE_PFDTXGSWC);
  if (pfdtxgswc & IXGBE_PFDTXGSWC_VT_LBEN) {
   pfdtxgswc &= ~IXGBE_PFDTXGSWC_VT_LBEN;
   IXGBE_WRITE_REG(hw, IXGBE_PFDTXGSWC, pfdtxgswc);
   hw->mac.set_lben = true;
  } else {
   hw->mac.set_lben = false;
  }

  fw_cmd.hdr.cmd = FW_DISABLE_RXEN_CMD;
  fw_cmd.hdr.buf_len = FW_DISABLE_RXEN_LEN;
  fw_cmd.hdr.checksum = FW_DEFAULT_CHECKSUM;
  fw_cmd.port_number = hw->bus.lan_id;

  status = ixgbe_host_interface_command(hw, &fw_cmd,
     sizeof(struct ixgbe_hic_disable_rxen),
     IXGBE_HI_COMMAND_TIMEOUT, true);

  /* If we fail - disable RX using register write */
  if (status) {
   rxctrl = IXGBE_READ_REG(hw, IXGBE_RXCTRL);
   if (rxctrl & IXGBE_RXCTRL_RXEN) {
    rxctrl &= ~IXGBE_RXCTRL_RXEN;
    IXGBE_WRITE_REG(hw, IXGBE_RXCTRL, rxctrl);
   }
  }
 }
}

/** ixgbe_update_eeprom_checksum_X550 - Updates the EEPROM checksum and flash
 *  @hw: pointer to hardware structure
 *
 *  After writing EEPROM to shadow RAM using EEWR register, software calculates
 *  checksum and updates the EEPROM and instructs the hardware to update
 *  the flash.
 **/
static int ixgbe_update_eeprom_checksum_X550(struct ixgbe_hw *hw)
{
 u16 checksum = 0;
 int status;

 /* Read the first word from the EEPROM. If this times out or fails, do
 * not continue or we could be in for a very long wait while every
 * EEPROM read fails
 */
 status = ixgbe_read_ee_hostif_X550(hw, 0, &checksum);
 if (status) {
  hw_dbg(hw, "EEPROM read failed\n");
  return status;
 }

 status = ixgbe_calc_eeprom_checksum_X550(hw);
 if (status < 0)
  return status;

 checksum = (u16)(status & 0xffff);

 status = ixgbe_write_ee_hostif_X550(hw, IXGBE_EEPROM_CHECKSUM,
         checksum);
 if (status)
  return status;

 status = ixgbe_update_flash_X550(hw);

 return status;
}

/** ixgbe_write_ee_hostif_buffer_X550 - Write EEPROM word(s) using hostif
 *  @hw: pointer to hardware structure
 *  @offset: offset of  word in the EEPROM to write
 *  @words: number of words
 *  @data: word(s) write to the EEPROM
 *
 *
 *  Write a 16 bit word(s) to the EEPROM using the hostif.
 **/
static int ixgbe_write_ee_hostif_buffer_X550(struct ixgbe_hw *hw,
          u16 offset, u16 words,
          u16 *data)
{
 int status = 0;
 u32 i = 0;

 /* Take semaphore for the entire operation. */
 status = hw->mac.ops.acquire_swfw_sync(hw, IXGBE_GSSR_EEP_SM);
 if (status) {
  hw_dbg(hw, "EEPROM write buffer - semaphore failed\n");
  return status;
 }

 for (i = 0; i < words; i++) {
  status = ixgbe_write_ee_hostif_data_X550(hw, offset + i,
        data[i]);
  if (status) {
   hw_dbg(hw, "Eeprom buffered write failed\n");
   break;
  }
 }

 hw->mac.ops.release_swfw_sync(hw, IXGBE_GSSR_EEP_SM);

 return status;
}

/** ixgbe_write_iosf_sb_reg_x550 - Writes a value to specified register of the
 *  IOSF device
 *
 *  @hw: pointer to hardware structure
 *  @reg_addr: 32 bit PHY register to write
 *  @device_type: 3 bit device type
 *  @data: Data to write to the register
 **/
static int ixgbe_write_iosf_sb_reg_x550(struct ixgbe_hw *hw, u32 reg_addr,
     u32 device_type, u32 data)
{
 u32 gssr = IXGBE_GSSR_PHY1_SM | IXGBE_GSSR_PHY0_SM;
 u32 command, error;
 int ret;

 ret = hw->mac.ops.acquire_swfw_sync(hw, gssr);
 if (ret)
  return ret;

 ret = ixgbe_iosf_wait(hw, NULL);
 if (ret)
  goto out;

 command = ((reg_addr << IXGBE_SB_IOSF_CTRL_ADDR_SHIFT) |
     (device_type << IXGBE_SB_IOSF_CTRL_TARGET_SELECT_SHIFT));

 /* Write IOSF control register */
 IXGBE_WRITE_REG(hw, IXGBE_SB_IOSF_INDIRECT_CTRL, command);

 /* Write IOSF data register */
 IXGBE_WRITE_REG(hw, IXGBE_SB_IOSF_INDIRECT_DATA, data);

 ret = ixgbe_iosf_wait(hw, &command);

 if ((command & IXGBE_SB_IOSF_CTRL_RESP_STAT_MASK) != 0) {
  error = FIELD_GET(IXGBE_SB_IOSF_CTRL_CMPL_ERR_MASK, command);
  hw_dbg(hw, "Failed to write, error %x\n", error);
  return -EIO;
 }

out:
 hw->mac.ops.release_swfw_sync(hw, gssr);
 return ret;
}

/**
 *  ixgbe_setup_ixfi_x550em_x - MAC specific iXFI configuration
 *  @hw: pointer to hardware structure
 *
 *  iXfI configuration needed for ixgbe_mac_X550EM_x devices.
 **/
static int ixgbe_setup_ixfi_x550em_x(struct ixgbe_hw *hw)
{
 u32 reg_val;
 int status;

 /* Disable training protocol FSM. */
 status = ixgbe_read_iosf_sb_reg_x550(hw,
    IXGBE_KRM_RX_TRN_LINKUP_CTRL(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, ®_val);
 if (status)
  return status;

 reg_val |= IXGBE_KRM_RX_TRN_LINKUP_CTRL_CONV_WO_PROTOCOL;
 status = ixgbe_write_iosf_sb_reg_x550(hw,
    IXGBE_KRM_RX_TRN_LINKUP_CTRL(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, reg_val);
 if (status)
  return status;

 /* Disable Flex from training TXFFE. */
 status = ixgbe_read_iosf_sb_reg_x550(hw,
    IXGBE_KRM_DSP_TXFFE_STATE_4(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, ®_val);
 if (status)
  return status;

 reg_val &= ~IXGBE_KRM_DSP_TXFFE_STATE_C0_EN;
 reg_val &= ~IXGBE_KRM_DSP_TXFFE_STATE_CP1_CN1_EN;
 reg_val &= ~IXGBE_KRM_DSP_TXFFE_STATE_CO_ADAPT_EN;
 status = ixgbe_write_iosf_sb_reg_x550(hw,
    IXGBE_KRM_DSP_TXFFE_STATE_4(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, reg_val);
 if (status)
  return status;

 status = ixgbe_read_iosf_sb_reg_x550(hw,
    IXGBE_KRM_DSP_TXFFE_STATE_5(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, ®_val);
 if (status)
  return status;

 reg_val &= ~IXGBE_KRM_DSP_TXFFE_STATE_C0_EN;
 reg_val &= ~IXGBE_KRM_DSP_TXFFE_STATE_CP1_CN1_EN;
 reg_val &= ~IXGBE_KRM_DSP_TXFFE_STATE_CO_ADAPT_EN;
 status = ixgbe_write_iosf_sb_reg_x550(hw,
    IXGBE_KRM_DSP_TXFFE_STATE_5(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, reg_val);
 if (status)
  return status;

 /* Enable override for coefficients. */
 status = ixgbe_read_iosf_sb_reg_x550(hw,
    IXGBE_KRM_TX_COEFF_CTRL_1(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, ®_val);
 if (status)
  return status;

 reg_val |= IXGBE_KRM_TX_COEFF_CTRL_1_OVRRD_EN;
 reg_val |= IXGBE_KRM_TX_COEFF_CTRL_1_CZERO_EN;
 reg_val |= IXGBE_KRM_TX_COEFF_CTRL_1_CPLUS1_OVRRD_EN;
 reg_val |= IXGBE_KRM_TX_COEFF_CTRL_1_CMINUS1_OVRRD_EN;
 status = ixgbe_write_iosf_sb_reg_x550(hw,
    IXGBE_KRM_TX_COEFF_CTRL_1(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, reg_val);
 return status;
}

/**
 *  ixgbe_restart_an_internal_phy_x550em - restart autonegotiation for the
 *  internal PHY
 *  @hw: pointer to hardware structure
 **/
static int ixgbe_restart_an_internal_phy_x550em(struct ixgbe_hw *hw)
{
 u32 link_ctrl;
 int status;

 /* Restart auto-negotiation. */
 status = hw->mac.ops.read_iosf_sb_reg(hw,
    IXGBE_KRM_LINK_CTRL_1(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, &link_ctrl);

 if (status) {
  hw_dbg(hw, "Auto-negotiation did not complete\n");
  return status;
 }

 link_ctrl |= IXGBE_KRM_LINK_CTRL_1_TETH_AN_RESTART;
 status = hw->mac.ops.write_iosf_sb_reg(hw,
    IXGBE_KRM_LINK_CTRL_1(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, link_ctrl);

 if (hw->mac.type == ixgbe_mac_x550em_a) {
  u32 flx_mask_st20;

  /* Indicate to FW that AN restart has been asserted */
  status = hw->mac.ops.read_iosf_sb_reg(hw,
    IXGBE_KRM_PMD_FLX_MASK_ST20(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, &flx_mask_st20);

  if (status) {
   hw_dbg(hw, "Auto-negotiation did not complete\n");
   return status;
  }

  flx_mask_st20 |= IXGBE_KRM_PMD_FLX_MASK_ST20_FW_AN_RESTART;
  status = hw->mac.ops.write_iosf_sb_reg(hw,
    IXGBE_KRM_PMD_FLX_MASK_ST20(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, flx_mask_st20);
 }

 return status;
}

/** ixgbe_setup_ixfi_x550em - Configure the KR PHY for iXFI mode.
 *  @hw: pointer to hardware structure
 *  @speed: the link speed to force
 *
 *  Configures the integrated KR PHY to use iXFI mode. Used to connect an
 *  internal and external PHY at a specific speed, without autonegotiation.
 **/
static int ixgbe_setup_ixfi_x550em(struct ixgbe_hw *hw, ixgbe_link_speed *speed)
{
 struct ixgbe_mac_info *mac = &hw->mac;
 u32 reg_val;
 int status;

 /* iXFI is only supported with X552 */
 if (mac->type != ixgbe_mac_X550EM_x)
  return -EIO;

 /* Disable AN and force speed to 10G Serial. */
 status = ixgbe_read_iosf_sb_reg_x550(hw,
     IXGBE_KRM_LINK_CTRL_1(hw->bus.lan_id),
     IXGBE_SB_IOSF_TARGET_KR_PHY, ®_val);
 if (status)
  return status;

 reg_val &= ~IXGBE_KRM_LINK_CTRL_1_TETH_AN_ENABLE;
 reg_val &= ~IXGBE_KRM_LINK_CTRL_1_TETH_FORCE_SPEED_MASK;

 /* Select forced link speed for internal PHY. */
 switch (*speed) {
 case IXGBE_LINK_SPEED_10GB_FULL:
  reg_val |= IXGBE_KRM_LINK_CTRL_1_TETH_FORCE_SPEED_10G;
  break;
 case IXGBE_LINK_SPEED_1GB_FULL:
  reg_val |= IXGBE_KRM_LINK_CTRL_1_TETH_FORCE_SPEED_1G;
  break;
 default:
  /* Other link speeds are not supported by internal KR PHY. */
  return -EINVAL;
 }

 status = ixgbe_write_iosf_sb_reg_x550(hw,
    IXGBE_KRM_LINK_CTRL_1(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, reg_val);
 if (status)
  return status;

 /* Additional configuration needed for x550em_x */
 if (hw->mac.type == ixgbe_mac_X550EM_x) {
  status = ixgbe_setup_ixfi_x550em_x(hw);
  if (status)
   return status;
 }

 /* Toggle port SW reset by AN reset. */
 status = ixgbe_restart_an_internal_phy_x550em(hw);

 return status;
}

/**
 *  ixgbe_supported_sfp_modules_X550em - Check if SFP module type is supported
 *  @hw: pointer to hardware structure
 *  @linear: true if SFP module is linear
 */
static int ixgbe_supported_sfp_modules_X550em(struct ixgbe_hw *hw, bool *linear)
{
 switch (hw->phy.sfp_type) {
 case ixgbe_sfp_type_not_present:
  return -ENOENT;
 case ixgbe_sfp_type_da_cu_core0:
 case ixgbe_sfp_type_da_cu_core1:
  *linear = true;
  break;
 case ixgbe_sfp_type_srlr_core0:
 case ixgbe_sfp_type_srlr_core1:
 case ixgbe_sfp_type_da_act_lmt_core0:
 case ixgbe_sfp_type_da_act_lmt_core1:
 case ixgbe_sfp_type_1g_sx_core0:
 case ixgbe_sfp_type_1g_sx_core1:
 case ixgbe_sfp_type_1g_lx_core0:
 case ixgbe_sfp_type_1g_lx_core1:
  *linear = false;
  break;
 case ixgbe_sfp_type_unknown:
 case ixgbe_sfp_type_1g_cu_core0:
 case ixgbe_sfp_type_1g_cu_core1:
 default:
  return -EOPNOTSUPP;
 }

 return 0;
}

/**
 * ixgbe_setup_mac_link_sfp_x550em - Configure the KR PHY for SFP.
 * @hw: pointer to hardware structure
 * @speed: the link speed to force
 * @autoneg_wait_to_complete: unused
 *
 * Configures the extern PHY and the integrated KR PHY for SFP support.
 */
static int
ixgbe_setup_mac_link_sfp_x550em(struct ixgbe_hw *hw,
    ixgbe_link_speed speed,
    __always_unused bool autoneg_wait_to_complete)
{
 bool setup_linear = false;
 u16 reg_slice, reg_val;
 int status;

 /* Check if SFP module is supported and linear */
 status = ixgbe_supported_sfp_modules_X550em(hw, &setup_linear);

 /* If no SFP module present, then return success. Return success since
 * there is no reason to configure CS4227 and SFP not present error is
 * not accepted in the setup MAC link flow.
 */
 if (status == -ENOENT)
  return 0;

 if (status)
  return status;

 /* Configure internal PHY for KR/KX. */
 ixgbe_setup_kr_speed_x550em(hw, speed);

 /* Configure CS4227 LINE side to proper mode. */
 reg_slice = IXGBE_CS4227_LINE_SPARE24_LSB + (hw->bus.lan_id << 12);
 if (setup_linear)
  reg_val = (IXGBE_CS4227_EDC_MODE_CX1 << 1) | 0x1;
 else
  reg_val = (IXGBE_CS4227_EDC_MODE_SR << 1) | 0x1;

 status = hw->link.ops.write_link(hw, hw->link.addr, reg_slice,
      reg_val);

 return status;
}

/**
 * ixgbe_setup_sfi_x550a - Configure the internal PHY for native SFI mode
 * @hw: pointer to hardware structure
 * @speed: the link speed to force
 *
 * Configures the integrated PHY for native SFI mode. Used to connect the
 * internal PHY directly to an SFP cage, without autonegotiation.
 **/
static int ixgbe_setup_sfi_x550a(struct ixgbe_hw *hw, ixgbe_link_speed *speed)
{
 struct ixgbe_mac_info *mac = &hw->mac;
 u32 reg_val;
 int status;

 /* Disable all AN and force speed to 10G Serial. */
 status = mac->ops.read_iosf_sb_reg(hw,
    IXGBE_KRM_PMD_FLX_MASK_ST20(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, ®_val);
 if (status)
  return status;

 reg_val &= ~IXGBE_KRM_PMD_FLX_MASK_ST20_AN_EN;
 reg_val &= ~IXGBE_KRM_PMD_FLX_MASK_ST20_AN37_EN;
 reg_val &= ~IXGBE_KRM_PMD_FLX_MASK_ST20_SGMII_EN;
 reg_val &= ~IXGBE_KRM_PMD_FLX_MASK_ST20_SPEED_MASK;

 /* Select forced link speed for internal PHY. */
 switch (*speed) {
 case IXGBE_LINK_SPEED_10GB_FULL:
  reg_val |= IXGBE_KRM_PMD_FLX_MASK_ST20_SPEED_10G;
  break;
 case IXGBE_LINK_SPEED_1GB_FULL:
  reg_val |= IXGBE_KRM_PMD_FLX_MASK_ST20_SPEED_1G;
  break;
 default:
  /* Other link speeds are not supported by internal PHY. */
  return -EINVAL;
 }

 status = mac->ops.write_iosf_sb_reg(hw,
    IXGBE_KRM_PMD_FLX_MASK_ST20(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, reg_val);

 /* Toggle port SW reset by AN reset. */
 status = ixgbe_restart_an_internal_phy_x550em(hw);

 return status;
}

/**
 * ixgbe_setup_mac_link_sfp_n - Setup internal PHY for native SFP
 * @hw: pointer to hardware structure
 * @speed: link speed
 * @autoneg_wait_to_complete: unused
 *
 * Configure the integrated PHY for native SFP support.
 */
static int
ixgbe_setup_mac_link_sfp_n(struct ixgbe_hw *hw, ixgbe_link_speed speed,
      __always_unused bool autoneg_wait_to_complete)
{
 bool setup_linear = false;
 u32 reg_phy_int;
 int ret_val;

 /* Check if SFP module is supported and linear */
 ret_val = ixgbe_supported_sfp_modules_X550em(hw, &setup_linear);

 /* If no SFP module present, then return success. Return success since
 * SFP not present error is not accepted in the setup MAC link flow.
 */
 if (ret_val == -ENOENT)
  return 0;

 if (ret_val)
  return ret_val;

 /* Configure internal PHY for native SFI based on module type */
 ret_val = hw->mac.ops.read_iosf_sb_reg(hw,
    IXGBE_KRM_PMD_FLX_MASK_ST20(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, ®_phy_int);
 if (ret_val)
  return ret_val;

 reg_phy_int &= IXGBE_KRM_PMD_FLX_MASK_ST20_SFI_10G_DA;
 if (!setup_linear)
  reg_phy_int |= IXGBE_KRM_PMD_FLX_MASK_ST20_SFI_10G_SR;

 ret_val = hw->mac.ops.write_iosf_sb_reg(hw,
    IXGBE_KRM_PMD_FLX_MASK_ST20(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, reg_phy_int);
 if (ret_val)
  return ret_val;

 /* Setup SFI internal link. */
 return ixgbe_setup_sfi_x550a(hw, &speed);
}

/**
 * ixgbe_setup_mac_link_sfp_x550a - Setup internal PHY for SFP
 * @hw: pointer to hardware structure
 * @speed: link speed
 * @autoneg_wait_to_complete: unused
 *
 * Configure the integrated PHY for SFP support.
 */
static int
ixgbe_setup_mac_link_sfp_x550a(struct ixgbe_hw *hw, ixgbe_link_speed speed,
          __always_unused bool autoneg_wait_to_complete)
{
 u32 reg_slice, slice_offset;
 bool setup_linear = false;
 u16 reg_phy_ext;
 int ret_val;

 /* Check if SFP module is supported and linear */
 ret_val = ixgbe_supported_sfp_modules_X550em(hw, &setup_linear);

 /* If no SFP module present, then return success. Return success since
 * SFP not present error is not accepted in the setup MAC link flow.
 */
 if (ret_val == -ENOENT)
  return 0;

 if (ret_val)
  return ret_val;

 /* Configure internal PHY for KR/KX. */
 ixgbe_setup_kr_speed_x550em(hw, speed);

 if (hw->phy.mdio.prtad == MDIO_PRTAD_NONE)
  return -EFAULT;

 /* Get external PHY SKU id */
 ret_val = hw->phy.ops.read_reg(hw, IXGBE_CS4227_EFUSE_PDF_SKU,
           IXGBE_MDIO_ZERO_DEV_TYPE, ®_phy_ext);
 if (ret_val)
  return ret_val;

 /* When configuring quad port CS4223, the MAC instance is part
 * of the slice offset.
 */
 if (reg_phy_ext == IXGBE_CS4223_SKU_ID)
  slice_offset = (hw->bus.lan_id +
    (hw->bus.instance_id << 1)) << 12;
 else
  slice_offset = hw->bus.lan_id << 12;

 /* Configure CS4227/CS4223 LINE side to proper mode. */
 reg_slice = IXGBE_CS4227_LINE_SPARE24_LSB + slice_offset;

 ret_val = hw->phy.ops.read_reg(hw, reg_slice,
           IXGBE_MDIO_ZERO_DEV_TYPE, ®_phy_ext);
 if (ret_val)
  return ret_val;

 reg_phy_ext &= ~((IXGBE_CS4227_EDC_MODE_CX1 << 1) |
    (IXGBE_CS4227_EDC_MODE_SR << 1));

 if (setup_linear)
  reg_phy_ext |= (IXGBE_CS4227_EDC_MODE_CX1 << 1) | 1;
 else
  reg_phy_ext |= (IXGBE_CS4227_EDC_MODE_SR << 1) | 1;

 ret_val = hw->phy.ops.write_reg(hw, reg_slice,
     IXGBE_MDIO_ZERO_DEV_TYPE, reg_phy_ext);
 if (ret_val)
  return ret_val;

 /* Flush previous write with a read */
 return hw->phy.ops.read_reg(hw, reg_slice,
        IXGBE_MDIO_ZERO_DEV_TYPE, ®_phy_ext);
}

/**
 * ixgbe_setup_mac_link_t_X550em - Sets the auto advertised link speed
 * @hw: pointer to hardware structure
 * @speed: new link speed
 * @autoneg_wait: true when waiting for completion is needed
 *
 * Setup internal/external PHY link speed based on link speed, then set
 * external PHY auto advertised link speed.
 *
 * Returns error status for any failure
 **/
static int ixgbe_setup_mac_link_t_X550em(struct ixgbe_hw *hw,
      ixgbe_link_speed speed,
      bool autoneg_wait)
{
 ixgbe_link_speed force_speed;
 int status;

 /* Setup internal/external PHY link speed to iXFI (10G), unless
 * only 1G is auto advertised then setup KX link.
 */
 if (speed & IXGBE_LINK_SPEED_10GB_FULL)
  force_speed = IXGBE_LINK_SPEED_10GB_FULL;
 else
  force_speed = IXGBE_LINK_SPEED_1GB_FULL;

 /* If X552 and internal link mode is XFI, then setup XFI internal link.
 */
 if (hw->mac.type == ixgbe_mac_X550EM_x &&
     !(hw->phy.nw_mng_if_sel & IXGBE_NW_MNG_IF_SEL_INT_PHY_MODE)) {
  status = ixgbe_setup_ixfi_x550em(hw, &force_speed);

  if (status)
   return status;
 }

 return hw->phy.ops.setup_link_speed(hw, speed, autoneg_wait);
}

/** ixgbe_check_link_t_X550em - Determine link and speed status
  * @hw: pointer to hardware structure
  * @speed: pointer to link speed
  * @link_up: true when link is up
  * @link_up_wait_to_complete: bool used to wait for link up or not
  *
  * Check that both the MAC and X557 external PHY have link.
  **/
static int ixgbe_check_link_t_X550em(struct ixgbe_hw *hw,
         ixgbe_link_speed *speed,
         bool *link_up,
         bool link_up_wait_to_complete)
{
 u32 status;
 u16 i, autoneg_status;

 if (hw->mac.ops.get_media_type(hw) != ixgbe_media_type_copper)
  return -EIO;

 status = ixgbe_check_mac_link_generic(hw, speed, link_up,
           link_up_wait_to_complete);

 /* If check link fails or MAC link is not up, then return */
 if (status || !(*link_up))
  return status;

 /* MAC link is up, so check external PHY link.
 * Link status is latching low, and can only be used to detect link
 * drop, and not the current status of the link without performing
 * back-to-back reads.
 */
 for (i = 0; i < 2; i++) {
  status = hw->phy.ops.read_reg(hw, MDIO_STAT1, MDIO_MMD_AN,
           &autoneg_status);

  if (status)
   return status;
 }

 /* If external PHY link is not up, then indicate link not up */
 if (!(autoneg_status & IXGBE_MDIO_AUTO_NEG_LINK_STATUS))
  *link_up = false;

 return 0;
}

/**
 * ixgbe_setup_sgmii - Set up link for sgmii
 * @hw: pointer to hardware structure
 * @speed: unused
 * @autoneg_wait_to_complete: unused
 */
static int
ixgbe_setup_sgmii(struct ixgbe_hw *hw, __always_unused ixgbe_link_speed speed,
    __always_unused bool autoneg_wait_to_complete)
{
 struct ixgbe_mac_info *mac = &hw->mac;
 u32 lval, sval, flx_val;
 int rc;

 rc = mac->ops.read_iosf_sb_reg(hw,
           IXGBE_KRM_LINK_CTRL_1(hw->bus.lan_id),
           IXGBE_SB_IOSF_TARGET_KR_PHY, &lval);
 if (rc)
  return rc;

 lval &= ~IXGBE_KRM_LINK_CTRL_1_TETH_AN_ENABLE;
 lval &= ~IXGBE_KRM_LINK_CTRL_1_TETH_FORCE_SPEED_MASK;
 lval |= IXGBE_KRM_LINK_CTRL_1_TETH_AN_SGMII_EN;
 lval |= IXGBE_KRM_LINK_CTRL_1_TETH_AN_CLAUSE_37_EN;
 lval |= IXGBE_KRM_LINK_CTRL_1_TETH_FORCE_SPEED_1G;
 rc = mac->ops.write_iosf_sb_reg(hw,
     IXGBE_KRM_LINK_CTRL_1(hw->bus.lan_id),
     IXGBE_SB_IOSF_TARGET_KR_PHY, lval);
 if (rc)
  return rc;

 rc = mac->ops.read_iosf_sb_reg(hw,
           IXGBE_KRM_SGMII_CTRL(hw->bus.lan_id),
           IXGBE_SB_IOSF_TARGET_KR_PHY, &sval);
 if (rc)
  return rc;

 sval |= IXGBE_KRM_SGMII_CTRL_MAC_TAR_FORCE_10_D;
 sval |= IXGBE_KRM_SGMII_CTRL_MAC_TAR_FORCE_100_D;
 rc = mac->ops.write_iosf_sb_reg(hw,
     IXGBE_KRM_SGMII_CTRL(hw->bus.lan_id),
     IXGBE_SB_IOSF_TARGET_KR_PHY, sval);
 if (rc)
  return rc;

 rc = mac->ops.read_iosf_sb_reg(hw,
    IXGBE_KRM_PMD_FLX_MASK_ST20(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, &flx_val);
 if (rc)
  return rc;

 rc = mac->ops.read_iosf_sb_reg(hw,
    IXGBE_KRM_PMD_FLX_MASK_ST20(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, &flx_val);
 if (rc)
  return rc;

 flx_val &= ~IXGBE_KRM_PMD_FLX_MASK_ST20_SPEED_MASK;
 flx_val |= IXGBE_KRM_PMD_FLX_MASK_ST20_SPEED_1G;
 flx_val &= ~IXGBE_KRM_PMD_FLX_MASK_ST20_AN_EN;
 flx_val |= IXGBE_KRM_PMD_FLX_MASK_ST20_SGMII_EN;
 flx_val |= IXGBE_KRM_PMD_FLX_MASK_ST20_AN37_EN;

 rc = mac->ops.write_iosf_sb_reg(hw,
    IXGBE_KRM_PMD_FLX_MASK_ST20(hw->bus.lan_id),
    IXGBE_SB_IOSF_TARGET_KR_PHY, flx_val);
 if (rc)
  return rc;

 rc = ixgbe_restart_an_internal_phy_x550em(hw);
 return rc;
}

/**
 * ixgbe_setup_sgmii_fw - Set up link for sgmii with firmware-controlled PHYs
 * @hw: pointer to hardware structure
 * @speed: the link speed to force
 * @autoneg_wait: true when waiting for completion is needed
 */
static int ixgbe_setup_sgmii_fw(struct ixgbe_hw *hw, ixgbe_link_speed speed,
    bool autoneg_wait)
{
 struct ixgbe_mac_info *mac = &hw->mac;
 u32 lval, sval, flx_val;
 int rc;

 rc = mac->ops.read_iosf_sb_reg(hw,
           IXGBE_KRM_LINK_CTRL_1(hw->bus.lan_id),
           IXGBE_SB_IOSF_TARGET_KR_PHY, &lval);
 if (rc)
  return rc;

 lval &= ~IXGBE_KRM_LINK_CTRL_1_TETH_AN_ENABLE;
 lval &= ~IXGBE_KRM_LINK_CTRL_1_TETH_FORCE_SPEED_MASK;
 lval |= IXGBE_KRM_LINK_CTRL_1_TETH_AN_SGMII_EN;
 lval |= IXGBE_KRM_LINK_CTRL_1_TETH_AN_CLAUSE_37_EN;
 lval &= ~IXGBE_KRM_LINK_CTRL_1_TETH_FORCE_SPEED_1G;
 rc = mac->ops.write_iosf_sb_reg(hw,
     IXGBE_KRM_LINK_CTRL_1(hw->bus.lan_id),
     IXGBE_SB_IOSF_TARGET_KR_PHY, lval);
 if (rc)
  return rc;

 rc = mac->ops.read_iosf_sb_reg(hw,
           IXGBE_KRM_SGMII_CTRL(hw->bus.lan_id),
           IXGBE_SB_IOSF_TARGET_KR_PHY, &sval);
 if (rc)
  return rc;

 sval &= ~IXGBE_KRM_SGMII_CTRL_MAC_TAR_FORCE_10_D;
 sval &= ~IXGBE_KRM_SGMII_CTRL_MAC_TAR_FORCE_100_D;
 rc = mac->ops.write_iosf_sb_reg(hw,
     IXGBE_KRM_SGMII_CTRL(hw->bus.lan_id),
     IXGBE_SB_IOSF_TARGET_KR_PHY, sval);
 if (rc)
  return rc;

 rc = mac->ops.write_iosf_sb_reg(hw,
     IXGBE_KRM_LINK_CTRL_1(hw->bus.lan_id),
     IXGBE_SB_IOSF_TARGET_KR_PHY, lval);
 if (rc)
  return rc;

 rc = mac->ops.read_iosf_sb_reg(hw,
        IXGBE_KRM_PMD_FLX_MASK_ST20(hw->bus.lan_id),
        IXGBE_SB_IOSF_TARGET_KR_PHY, &flx_val);
 if (rc)
  return rc;

 flx_val &= ~IXGBE_KRM_PMD_FLX_MASK_ST20_SPEED_MASK;
 flx_val |= IXGBE_KRM_PMD_FLX_MASK_ST20_SPEED_AN;
 flx_val &= ~IXGBE_KRM_PMD_FLX_MASK_ST20_AN_EN;
 flx_val |= IXGBE_KRM_PMD_FLX_MASK_ST20_SGMII_EN;
 flx_val |= IXGBE_KRM_PMD_FLX_MASK_ST20_AN37_EN;

 rc = mac->ops.write_iosf_sb_reg(hw,
        IXGBE_KRM_PMD_FLX_MASK_ST20(hw->bus.lan_id),
        IXGBE_SB_IOSF_TARGET_KR_PHY, flx_val);
 if (rc)
  return rc;

 ixgbe_restart_an_internal_phy_x550em(hw);

 return hw->phy.ops.setup_link_speed(hw, speed, autoneg_wait);
}

/**
 * ixgbe_fc_autoneg_sgmii_x550em_a - Enable flow control IEEE clause 37
 * @hw: pointer to hardware structure
 *
 * Enable flow control according to IEEE clause 37.
 */
static void ixgbe_fc_autoneg_sgmii_x550em_a(struct ixgbe_hw *hw)
{
 u32 info[FW_PHY_ACT_DATA_COUNT] = { 0 };
 ixgbe_link_speed speed;
 int status = -EIO;
 bool link_up;

 /* AN should have completed when the cable was plugged in.
 * Look for reasons to bail out.  Bail out if:
 * - FC autoneg is disabled, or if
 * - link is not up.
 */
 if (hw->fc.disable_fc_autoneg)
  goto out;

 hw->mac.ops.check_link(hw, &speed, &link_up, false);
 if (!link_up)
  goto out;

 /* Check if auto-negotiation has completed */
 status = ixgbe_fw_phy_activity(hw, FW_PHY_ACT_GET_LINK_INFO, &info);
 if (status || !(info[0] & FW_PHY_ACT_GET_LINK_INFO_AN_COMPLETE)) {
  status = -EIO;
  goto out;
 }

 /* Negotiate the flow control */
 status = ixgbe_negotiate_fc(hw, info[0], info[0],
        FW_PHY_ACT_GET_LINK_INFO_FC_RX,
        FW_PHY_ACT_GET_LINK_INFO_FC_TX,
        FW_PHY_ACT_GET_LINK_INFO_LP_FC_RX,
        FW_PHY_ACT_GET_LINK_INFO_LP_FC_TX);

out:
 if (!status) {
  hw->fc.fc_was_autonegged = true;
 } else {
  hw->fc.fc_was_autonegged = false;
  hw->fc.current_mode = hw->fc.requested_mode;
 }
}

/** ixgbe_init_mac_link_ops_X550em_a - Init mac link function pointers
 *  @hw: pointer to hardware structure
 **/
static void ixgbe_init_mac_link_ops_X550em_a(struct ixgbe_hw *hw)
{
 struct ixgbe_mac_info *mac = &hw->mac;

 switch (mac->ops.get_media_type(hw)) {
 case ixgbe_media_type_fiber:
  mac->ops.setup_fc = NULL;
  mac->ops.fc_autoneg = ixgbe_fc_autoneg_fiber_x550em_a;
  break;
 case ixgbe_media_type_copper:
  if (hw->device_id != IXGBE_DEV_ID_X550EM_A_1G_T &&
      hw->device_id != IXGBE_DEV_ID_X550EM_A_1G_T_L) {
   mac->ops.setup_link = ixgbe_setup_mac_link_t_X550em;
   break;
  }
  mac->ops.fc_autoneg = ixgbe_fc_autoneg_sgmii_x550em_a;
  mac->ops.setup_fc = ixgbe_fc_autoneg_fw;
  mac->ops.setup_link = ixgbe_setup_sgmii_fw;
  mac->ops.check_link = ixgbe_check_mac_link_generic;
  break;
 case ixgbe_media_type_backplane:
  mac->ops.fc_autoneg = ixgbe_fc_autoneg_backplane_x550em_a;
  mac->ops.setup_fc = ixgbe_setup_fc_backplane_x550em_a;
  break;
 default:
  break;
 }
}

/** ixgbe_init_mac_link_ops_X550em - init mac link function pointers
 *  @hw: pointer to hardware structure
 **/
static void ixgbe_init_mac_link_ops_X550em(struct ixgbe_hw *hw)
{
 struct ixgbe_mac_info *mac = &hw->mac;

 mac->ops.setup_fc = ixgbe_setup_fc_x550em;

 switch (mac->ops.get_media_type(hw)) {
 case ixgbe_media_type_fiber:
  /* CS4227 does not support autoneg, so disable the laser control
 * functions for SFP+ fiber
 */
  mac->ops.disable_tx_laser = NULL;
  mac->ops.enable_tx_laser = NULL;
  mac->ops.flap_tx_laser = NULL;
  mac->ops.setup_link = ixgbe_setup_mac_link_multispeed_fiber;
  switch (hw->device_id) {
  case IXGBE_DEV_ID_X550EM_A_SFP_N:
   mac->ops.setup_mac_link = ixgbe_setup_mac_link_sfp_n;
   break;
  case IXGBE_DEV_ID_X550EM_A_SFP:
   mac->ops.setup_mac_link =
      ixgbe_setup_mac_link_sfp_x550a;
   break;
  default:
   mac->ops.setup_mac_link =
      ixgbe_setup_mac_link_sfp_x550em;
   break;
  }
  mac->ops.set_rate_select_speed =
     ixgbe_set_soft_rate_select_speed;
  break;
 case ixgbe_media_type_copper:
  if (hw->device_id == IXGBE_DEV_ID_X550EM_X_1G_T)
   break;
  mac->ops.setup_link = ixgbe_setup_mac_link_t_X550em;
  mac->ops.setup_fc = ixgbe_setup_fc_generic;
  mac->ops.check_link = ixgbe_check_link_t_X550em;
  break;
 case ixgbe_media_type_backplane:
  if (hw->device_id == IXGBE_DEV_ID_X550EM_A_SGMII ||
      hw->device_id == IXGBE_DEV_ID_X550EM_A_SGMII_L)
   mac->ops.setup_link = ixgbe_setup_sgmii;
  break;
 default:
  break;
 }

 /* Additional modification for X550em_a devices */
 if (hw->mac.type == ixgbe_mac_x550em_a)
  ixgbe_init_mac_link_ops_X550em_a(hw);
}

/** ixgbe_setup_sfp_modules_X550em - Setup SFP module
 * @hw: pointer to hardware structure
 */
static int ixgbe_setup_sfp_modules_X550em(struct ixgbe_hw *hw)
{
 bool linear;
 int status;

 /* Check if SFP module is supported */
 status = ixgbe_supported_sfp_modules_X550em(hw, &linear);
 if (status)
  return status;

 ixgbe_init_mac_link_ops_X550em(hw);
 hw->phy.ops.reset = NULL;

 return 0;
}

/** ixgbe_get_link_capabilities_x550em - Determines link capabilities
 * @hw: pointer to hardware structure
 * @speed: pointer to link speed
 * @autoneg: true when autoneg or autotry is enabled
 **/
static int ixgbe_get_link_capabilities_X550em(struct ixgbe_hw *hw,
           ixgbe_link_speed *speed,
           bool *autoneg)
{
 if (hw->phy.type == ixgbe_phy_fw) {
  *autoneg = true;
  *speed = hw->phy.speeds_supported;
  return 0;
 }

 /* SFP */
 if (hw->phy.media_type == ixgbe_media_type_fiber) {
  /* CS4227 SFP must not enable auto-negotiation */
  *autoneg = false;

  if (hw->phy.sfp_type == ixgbe_sfp_type_1g_sx_core0 ||
      hw->phy.sfp_type == ixgbe_sfp_type_1g_sx_core1 ||
      hw->phy.sfp_type == ixgbe_sfp_type_1g_lx_core0 ||
      hw->phy.sfp_type == ixgbe_sfp_type_1g_lx_core1) {
   *speed = IXGBE_LINK_SPEED_1GB_FULL;
   return 0;
  }

  /* Link capabilities are based on SFP */
  if (hw->phy.multispeed_fiber)
   *speed = IXGBE_LINK_SPEED_10GB_FULL |
     IXGBE_LINK_SPEED_1GB_FULL;
  else
   *speed = IXGBE_LINK_SPEED_10GB_FULL;
 } else {
  switch (hw->phy.type) {
  case ixgbe_phy_x550em_kx4:
   *speed = IXGBE_LINK_SPEED_1GB_FULL |
     IXGBE_LINK_SPEED_2_5GB_FULL |
     IXGBE_LINK_SPEED_10GB_FULL;
   break;
  case ixgbe_phy_x550em_xfi:
   *speed = IXGBE_LINK_SPEED_1GB_FULL |
     IXGBE_LINK_SPEED_10GB_FULL;
   break;
  case ixgbe_phy_ext_1g_t:
  case ixgbe_phy_sgmii:
   *speed = IXGBE_LINK_SPEED_1GB_FULL;
   break;
  case ixgbe_phy_x550em_kr:
   if (hw->mac.type == ixgbe_mac_x550em_a) {
    /* check different backplane modes */
    if (hw->phy.nw_mng_if_sel &
        IXGBE_NW_MNG_IF_SEL_PHY_SPEED_2_5G) {
     *speed = IXGBE_LINK_SPEED_2_5GB_FULL;
     break;
    } else if (hw->device_id ==
        IXGBE_DEV_ID_X550EM_A_KR_L) {
     *speed = IXGBE_LINK_SPEED_1GB_FULL;
     break;
    }
   }
   fallthrough;
  default:
   *speed = IXGBE_LINK_SPEED_10GB_FULL |
     IXGBE_LINK_SPEED_1GB_FULL;
   break;
  }
  *autoneg = true;
 }
 return 0;
}

/**
 * ixgbe_get_lasi_ext_t_x550em - Determime external Base T PHY interrupt cause
 * @hw: pointer to hardware structure
 * @lsc: pointer to boolean flag which indicates whether external Base T
 *  PHY interrupt is lsc
 * @is_overtemp: indicate whether an overtemp event encountered
 *
 * Determine if external Base T PHY interrupt cause is high temperature
 * failure alarm or link status change.
 **/
static int ixgbe_get_lasi_ext_t_x550em(struct ixgbe_hw *hw, bool *lsc,
           bool *is_overtemp)
{
 u32 status;
 u16 reg;

 *is_overtemp = false;
 *lsc = false;

 /* Vendor alarm triggered */
 status = hw->phy.ops.read_reg(hw, IXGBE_MDIO_GLOBAL_CHIP_STD_INT_FLAG,
          MDIO_MMD_VEND1,
          ®);

 if (status || !(reg & IXGBE_MDIO_GLOBAL_VEN_ALM_INT_EN))
  return status;

 /* Vendor Auto-Neg alarm triggered or Global alarm 1 triggered */
 status = hw->phy.ops.read_reg(hw, IXGBE_MDIO_GLOBAL_INT_CHIP_VEN_FLAG,
          MDIO_MMD_VEND1,
          ®);

 if (status || !(reg & (IXGBE_MDIO_GLOBAL_AN_VEN_ALM_INT_EN |
    IXGBE_MDIO_GLOBAL_ALARM_1_INT)))
  return status;

 /* Global alarm triggered */
 status = hw->phy.ops.read_reg(hw, IXGBE_MDIO_GLOBAL_ALARM_1,
          MDIO_MMD_VEND1,
          ®);

 if (status)
  return status;

 /* If high temperature failure, then return over temp error and exit */
 if (reg & IXGBE_MDIO_GLOBAL_ALM_1_HI_TMP_FAIL) {
  /* power down the PHY in case the PHY FW didn't already */
  ixgbe_set_copper_phy_power(hw, false);
  *is_overtemp = true;
  return -EIO;
 }
 if (reg & IXGBE_MDIO_GLOBAL_ALM_1_DEV_FAULT) {
  /*  device fault alarm triggered */
  status = hw->phy.ops.read_reg(hw, IXGBE_MDIO_GLOBAL_FAULT_MSG,
       MDIO_MMD_VEND1,
       ®);
  if (status)
   return status;

  /* if device fault was due to high temp alarm handle and exit */
  if (reg == IXGBE_MDIO_GLOBAL_FAULT_MSG_HI_TMP) {
   /* power down the PHY in case the PHY FW didn't */
   ixgbe_set_copper_phy_power(hw, false);
   *is_overtemp = true;
   return -EIO;
  }
 }

--> --------------------

--> maximum size reached

--> --------------------