Quellcodebibliothek Statistik Leitseite products/Sources/formale Sprachen/C/Linux/drivers/net/ethernet/microchip/vcap/   (Open Source Betriebssystem Version 6.17.9©)  Datei vom 24.10.2025 mit Größe 81 kB image not shown  

Quelle  vcap_model_kunit.c   Sprache: C

 
// SPDX-License-Identifier: BSD-3-Clause
/* Copyright (C) 2023 Microchip Technology Inc. and its subsidiaries.
 * Microchip VCAP test model interface for kunit testing
 */

/* This file is autogenerated by cml-utils 2023-02-10 11:16:00 +0100.
 * Commit ID: c30fb4bf0281cd4a7133bdab6682f9e43c872ada
 */

#include <linux/types.h>
#include <linux/kernel.h>

#include "vcap_api.h"
#include "vcap_model_kunit.h"

/* keyfields */
static const struct vcap_field is0_ll_full_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 2,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 2,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 3,
  .width = 7,
 },
 [VCAP_KF_8021Q_VLAN_TAGS] = {
  .type = VCAP_FIELD_U32,
  .offset = 10,
  .width = 3,
 },
 [VCAP_KF_8021Q_TPID0] = {
  .type = VCAP_FIELD_U32,
  .offset = 13,
  .width = 3,
 },
 [VCAP_KF_8021Q_PCP0] = {
  .type = VCAP_FIELD_U32,
  .offset = 16,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 19,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID0] = {
  .type = VCAP_FIELD_U32,
  .offset = 20,
  .width = 12,
 },
 [VCAP_KF_8021Q_TPID1] = {
  .type = VCAP_FIELD_U32,
  .offset = 32,
  .width = 3,
 },
 [VCAP_KF_8021Q_PCP1] = {
  .type = VCAP_FIELD_U32,
  .offset = 35,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI1] = {
  .type = VCAP_FIELD_BIT,
  .offset = 38,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID1] = {
  .type = VCAP_FIELD_U32,
  .offset = 39,
  .width = 12,
 },
 [VCAP_KF_8021Q_TPID2] = {
  .type = VCAP_FIELD_U32,
  .offset = 51,
  .width = 3,
 },
 [VCAP_KF_8021Q_PCP2] = {
  .type = VCAP_FIELD_U32,
  .offset = 54,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI2] = {
  .type = VCAP_FIELD_BIT,
  .offset = 57,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID2] = {
  .type = VCAP_FIELD_U32,
  .offset = 58,
  .width = 12,
 },
 [VCAP_KF_L2_DMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 70,
  .width = 48,
 },
 [VCAP_KF_L2_SMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 118,
  .width = 48,
 },
 [VCAP_KF_ETYPE_LEN_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 166,
  .width = 1,
 },
 [VCAP_KF_ETYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 167,
  .width = 16,
 },
 [VCAP_KF_IP_SNAP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 183,
  .width = 1,
 },
 [VCAP_KF_IP4_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 184,
  .width = 1,
 },
 [VCAP_KF_L3_FRAGMENT_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 185,
  .width = 2,
 },
 [VCAP_KF_L3_FRAG_INVLD_L4_LEN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 187,
  .width = 1,
 },
 [VCAP_KF_L3_OPTIONS_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 188,
  .width = 1,
 },
 [VCAP_KF_L3_DSCP] = {
  .type = VCAP_FIELD_U32,
  .offset = 189,
  .width = 6,
 },
 [VCAP_KF_L3_IP4_DIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 195,
  .width = 32,
 },
 [VCAP_KF_L3_IP4_SIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 227,
  .width = 32,
 },
 [VCAP_KF_TCP_UDP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 259,
  .width = 1,
 },
 [VCAP_KF_TCP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 260,
  .width = 1,
 },
 [VCAP_KF_L4_SPORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 261,
  .width = 16,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 277,
  .width = 8,
 },
};

static const struct vcap_field is0_normal_7tuple_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_BIT,
  .offset = 0,
  .width = 1,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 1,
  .width = 1,
 },
 [VCAP_KF_LOOKUP_GEN_IDX_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 2,
  .width = 2,
 },
 [VCAP_KF_LOOKUP_GEN_IDX] = {
  .type = VCAP_FIELD_U32,
  .offset = 4,
  .width = 12,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 16,
  .width = 2,
 },
 [VCAP_KF_IF_IGR_PORT_MASK] = {
  .type = VCAP_FIELD_U72,
  .offset = 18,
  .width = 65,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 83,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 84,
  .width = 1,
 },
 [VCAP_KF_8021Q_VLAN_TAGS] = {
  .type = VCAP_FIELD_U32,
  .offset = 85,
  .width = 3,
 },
 [VCAP_KF_8021Q_TPID0] = {
  .type = VCAP_FIELD_U32,
  .offset = 88,
  .width = 3,
 },
 [VCAP_KF_8021Q_PCP0] = {
  .type = VCAP_FIELD_U32,
  .offset = 91,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 94,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID0] = {
  .type = VCAP_FIELD_U32,
  .offset = 95,
  .width = 12,
 },
 [VCAP_KF_8021Q_TPID1] = {
  .type = VCAP_FIELD_U32,
  .offset = 107,
  .width = 3,
 },
 [VCAP_KF_8021Q_PCP1] = {
  .type = VCAP_FIELD_U32,
  .offset = 110,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI1] = {
  .type = VCAP_FIELD_BIT,
  .offset = 113,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID1] = {
  .type = VCAP_FIELD_U32,
  .offset = 114,
  .width = 12,
 },
 [VCAP_KF_8021Q_TPID2] = {
  .type = VCAP_FIELD_U32,
  .offset = 126,
  .width = 3,
 },
 [VCAP_KF_8021Q_PCP2] = {
  .type = VCAP_FIELD_U32,
  .offset = 129,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI2] = {
  .type = VCAP_FIELD_BIT,
  .offset = 132,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID2] = {
  .type = VCAP_FIELD_U32,
  .offset = 133,
  .width = 12,
 },
 [VCAP_KF_L2_DMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 145,
  .width = 48,
 },
 [VCAP_KF_L2_SMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 193,
  .width = 48,
 },
 [VCAP_KF_IP_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 241,
  .width = 1,
 },
 [VCAP_KF_ETYPE_LEN_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 242,
  .width = 1,
 },
 [VCAP_KF_ETYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 243,
  .width = 16,
 },
 [VCAP_KF_IP_SNAP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 259,
  .width = 1,
 },
 [VCAP_KF_IP4_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 260,
  .width = 1,
 },
 [VCAP_KF_L3_FRAGMENT_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 261,
  .width = 2,
 },
 [VCAP_KF_L3_FRAG_INVLD_L4_LEN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 263,
  .width = 1,
 },
 [VCAP_KF_L3_OPTIONS_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 264,
  .width = 1,
 },
 [VCAP_KF_L3_DSCP] = {
  .type = VCAP_FIELD_U32,
  .offset = 265,
  .width = 6,
 },
 [VCAP_KF_L3_IP6_DIP] = {
  .type = VCAP_FIELD_U128,
  .offset = 271,
  .width = 128,
 },
 [VCAP_KF_L3_IP6_SIP] = {
  .type = VCAP_FIELD_U128,
  .offset = 399,
  .width = 128,
 },
 [VCAP_KF_TCP_UDP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 527,
  .width = 1,
 },
 [VCAP_KF_TCP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 528,
  .width = 1,
 },
 [VCAP_KF_L4_SPORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 529,
  .width = 16,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 545,
  .width = 8,
 },
};

static const struct vcap_field is0_normal_5tuple_ip4_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 2,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 2,
  .width = 1,
 },
 [VCAP_KF_LOOKUP_GEN_IDX_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 3,
  .width = 2,
 },
 [VCAP_KF_LOOKUP_GEN_IDX] = {
  .type = VCAP_FIELD_U32,
  .offset = 5,
  .width = 12,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 17,
  .width = 2,
 },
 [VCAP_KF_IF_IGR_PORT_MASK] = {
  .type = VCAP_FIELD_U72,
  .offset = 19,
  .width = 65,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 84,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 85,
  .width = 1,
 },
 [VCAP_KF_8021Q_VLAN_TAGS] = {
  .type = VCAP_FIELD_U32,
  .offset = 86,
  .width = 3,
 },
 [VCAP_KF_8021Q_TPID0] = {
  .type = VCAP_FIELD_U32,
  .offset = 89,
  .width = 3,
 },
 [VCAP_KF_8021Q_PCP0] = {
  .type = VCAP_FIELD_U32,
  .offset = 92,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 95,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID0] = {
  .type = VCAP_FIELD_U32,
  .offset = 96,
  .width = 12,
 },
 [VCAP_KF_8021Q_TPID1] = {
  .type = VCAP_FIELD_U32,
  .offset = 108,
  .width = 3,
 },
 [VCAP_KF_8021Q_PCP1] = {
  .type = VCAP_FIELD_U32,
  .offset = 111,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI1] = {
  .type = VCAP_FIELD_BIT,
  .offset = 114,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID1] = {
  .type = VCAP_FIELD_U32,
  .offset = 115,
  .width = 12,
 },
 [VCAP_KF_8021Q_TPID2] = {
  .type = VCAP_FIELD_U32,
  .offset = 127,
  .width = 3,
 },
 [VCAP_KF_8021Q_PCP2] = {
  .type = VCAP_FIELD_U32,
  .offset = 130,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI2] = {
  .type = VCAP_FIELD_BIT,
  .offset = 133,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID2] = {
  .type = VCAP_FIELD_U32,
  .offset = 134,
  .width = 12,
 },
 [VCAP_KF_IP_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 146,
  .width = 1,
 },
 [VCAP_KF_IP4_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 147,
  .width = 1,
 },
 [VCAP_KF_L3_FRAGMENT_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 148,
  .width = 2,
 },
 [VCAP_KF_L3_FRAG_INVLD_L4_LEN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 150,
  .width = 1,
 },
 [VCAP_KF_L3_OPTIONS_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 151,
  .width = 1,
 },
 [VCAP_KF_L3_DSCP] = {
  .type = VCAP_FIELD_U32,
  .offset = 152,
  .width = 6,
 },
 [VCAP_KF_L3_IP4_DIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 158,
  .width = 32,
 },
 [VCAP_KF_L3_IP4_SIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 190,
  .width = 32,
 },
 [VCAP_KF_L3_IP_PROTO] = {
  .type = VCAP_FIELD_U32,
  .offset = 222,
  .width = 8,
 },
 [VCAP_KF_TCP_UDP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 230,
  .width = 1,
 },
 [VCAP_KF_TCP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 231,
  .width = 1,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 232,
  .width = 8,
 },
 [VCAP_KF_IP_PAYLOAD_5TUPLE] = {
  .type = VCAP_FIELD_U32,
  .offset = 240,
  .width = 32,
 },
};

static const struct vcap_field is0_pure_5tuple_ip4_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 2,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 2,
  .width = 1,
 },
 [VCAP_KF_LOOKUP_GEN_IDX_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 3,
  .width = 2,
 },
 [VCAP_KF_LOOKUP_GEN_IDX] = {
  .type = VCAP_FIELD_U32,
  .offset = 5,
  .width = 12,
 },
 [VCAP_KF_L3_FRAGMENT_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 17,
  .width = 2,
 },
 [VCAP_KF_L3_FRAG_INVLD_L4_LEN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 19,
  .width = 1,
 },
 [VCAP_KF_L3_OPTIONS_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 20,
  .width = 1,
 },
 [VCAP_KF_L3_DSCP] = {
  .type = VCAP_FIELD_U32,
  .offset = 21,
  .width = 6,
 },
 [VCAP_KF_L3_IP4_DIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 27,
  .width = 32,
 },
 [VCAP_KF_L3_IP4_SIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 59,
  .width = 32,
 },
 [VCAP_KF_L3_IP_PROTO] = {
  .type = VCAP_FIELD_U32,
  .offset = 91,
  .width = 8,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 99,
  .width = 8,
 },
 [VCAP_KF_IP_PAYLOAD_5TUPLE] = {
  .type = VCAP_FIELD_U32,
  .offset = 107,
  .width = 32,
 },
};

static const struct vcap_field is0_etag_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 2,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 2,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 3,
  .width = 7,
 },
 [VCAP_KF_8021BR_E_TAGGED] = {
  .type = VCAP_FIELD_BIT,
  .offset = 10,
  .width = 1,
 },
 [VCAP_KF_8021BR_GRP] = {
  .type = VCAP_FIELD_U32,
  .offset = 11,
  .width = 2,
 },
 [VCAP_KF_8021BR_ECID_EXT] = {
  .type = VCAP_FIELD_U32,
  .offset = 13,
  .width = 8,
 },
 [VCAP_KF_8021BR_ECID_BASE] = {
  .type = VCAP_FIELD_U32,
  .offset = 21,
  .width = 12,
 },
 [VCAP_KF_8021BR_IGR_ECID_EXT] = {
  .type = VCAP_FIELD_U32,
  .offset = 33,
  .width = 8,
 },
 [VCAP_KF_8021BR_IGR_ECID_BASE] = {
  .type = VCAP_FIELD_U32,
  .offset = 41,
  .width = 12,
 },
};

static const struct vcap_field is2_mac_etype_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 4,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 4,
  .width = 1,
 },
 [VCAP_KF_LOOKUP_PAG] = {
  .type = VCAP_FIELD_U32,
  .offset = 5,
  .width = 8,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_L3] = {
  .type = VCAP_FIELD_BIT,
  .offset = 13,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 14,
  .width = 4,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 18,
  .width = 2,
 },
 [VCAP_KF_IF_IGR_PORT_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 20,
  .width = 32,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 52,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 53,
  .width = 1,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 54,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 55,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 56,
  .width = 12,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 68,
  .width = 13,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 81,
  .width = 1,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 82,
  .width = 3,
 },
 [VCAP_KF_L2_FWD_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 85,
  .width = 1,
 },
 [VCAP_KF_L3_RT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 88,
  .width = 1,
 },
 [VCAP_KF_L3_DST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 89,
  .width = 1,
 },
 [VCAP_KF_L2_DMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 90,
  .width = 48,
 },
 [VCAP_KF_L2_SMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 138,
  .width = 48,
 },
 [VCAP_KF_ETYPE_LEN_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 186,
  .width = 1,
 },
 [VCAP_KF_ETYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 187,
  .width = 16,
 },
 [VCAP_KF_L2_PAYLOAD_ETYPE] = {
  .type = VCAP_FIELD_U64,
  .offset = 203,
  .width = 64,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 267,
  .width = 16,
 },
 [VCAP_KF_OAM_CCM_CNTS_EQ0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 283,
  .width = 1,
 },
 [VCAP_KF_OAM_Y1731_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 284,
  .width = 1,
 },
};

static const struct vcap_field is2_arp_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 4,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 4,
  .width = 1,
 },
 [VCAP_KF_LOOKUP_PAG] = {
  .type = VCAP_FIELD_U32,
  .offset = 5,
  .width = 8,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_L3] = {
  .type = VCAP_FIELD_BIT,
  .offset = 13,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 14,
  .width = 4,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 18,
  .width = 2,
 },
 [VCAP_KF_IF_IGR_PORT_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 20,
  .width = 32,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 52,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 53,
  .width = 1,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 54,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 55,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 56,
  .width = 12,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 68,
  .width = 13,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 81,
  .width = 1,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 82,
  .width = 3,
 },
 [VCAP_KF_L2_FWD_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 85,
  .width = 1,
 },
 [VCAP_KF_L2_SMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 86,
  .width = 48,
 },
 [VCAP_KF_ARP_ADDR_SPACE_OK_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 134,
  .width = 1,
 },
 [VCAP_KF_ARP_PROTO_SPACE_OK_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 135,
  .width = 1,
 },
 [VCAP_KF_ARP_LEN_OK_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 136,
  .width = 1,
 },
 [VCAP_KF_ARP_TGT_MATCH_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 137,
  .width = 1,
 },
 [VCAP_KF_ARP_SENDER_MATCH_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 138,
  .width = 1,
 },
 [VCAP_KF_ARP_OPCODE_UNKNOWN_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 139,
  .width = 1,
 },
 [VCAP_KF_ARP_OPCODE] = {
  .type = VCAP_FIELD_U32,
  .offset = 140,
  .width = 2,
 },
 [VCAP_KF_L3_IP4_DIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 142,
  .width = 32,
 },
 [VCAP_KF_L3_IP4_SIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 174,
  .width = 32,
 },
 [VCAP_KF_L3_DIP_EQ_SIP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 206,
  .width = 1,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 207,
  .width = 16,
 },
};

static const struct vcap_field is2_ip4_tcp_udp_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 4,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 4,
  .width = 1,
 },
 [VCAP_KF_LOOKUP_PAG] = {
  .type = VCAP_FIELD_U32,
  .offset = 5,
  .width = 8,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_L3] = {
  .type = VCAP_FIELD_BIT,
  .offset = 13,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 14,
  .width = 4,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 18,
  .width = 2,
 },
 [VCAP_KF_IF_IGR_PORT_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 20,
  .width = 32,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 52,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 53,
  .width = 1,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 54,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 55,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 56,
  .width = 12,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 68,
  .width = 13,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 81,
  .width = 1,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 82,
  .width = 3,
 },
 [VCAP_KF_L2_FWD_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 85,
  .width = 1,
 },
 [VCAP_KF_L3_RT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 88,
  .width = 1,
 },
 [VCAP_KF_L3_DST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 89,
  .width = 1,
 },
 [VCAP_KF_IP4_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 90,
  .width = 1,
 },
 [VCAP_KF_L3_FRAGMENT_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 91,
  .width = 2,
 },
 [VCAP_KF_L3_FRAG_INVLD_L4_LEN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 93,
  .width = 1,
 },
 [VCAP_KF_L3_OPTIONS_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 94,
  .width = 1,
 },
 [VCAP_KF_L3_TTL_GT0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 95,
  .width = 1,
 },
 [VCAP_KF_L3_TOS] = {
  .type = VCAP_FIELD_U32,
  .offset = 96,
  .width = 8,
 },
 [VCAP_KF_L3_IP4_DIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 104,
  .width = 32,
 },
 [VCAP_KF_L3_IP4_SIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 136,
  .width = 32,
 },
 [VCAP_KF_L3_DIP_EQ_SIP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 168,
  .width = 1,
 },
 [VCAP_KF_TCP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 169,
  .width = 1,
 },
 [VCAP_KF_L4_DPORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 170,
  .width = 16,
 },
 [VCAP_KF_L4_SPORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 186,
  .width = 16,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 202,
  .width = 16,
 },
 [VCAP_KF_L4_SPORT_EQ_DPORT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 218,
  .width = 1,
 },
 [VCAP_KF_L4_SEQUENCE_EQ0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 219,
  .width = 1,
 },
 [VCAP_KF_L4_FIN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 220,
  .width = 1,
 },
 [VCAP_KF_L4_SYN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 221,
  .width = 1,
 },
 [VCAP_KF_L4_RST] = {
  .type = VCAP_FIELD_BIT,
  .offset = 222,
  .width = 1,
 },
 [VCAP_KF_L4_PSH] = {
  .type = VCAP_FIELD_BIT,
  .offset = 223,
  .width = 1,
 },
 [VCAP_KF_L4_ACK] = {
  .type = VCAP_FIELD_BIT,
  .offset = 224,
  .width = 1,
 },
 [VCAP_KF_L4_URG] = {
  .type = VCAP_FIELD_BIT,
  .offset = 225,
  .width = 1,
 },
 [VCAP_KF_L4_PAYLOAD] = {
  .type = VCAP_FIELD_U64,
  .offset = 226,
  .width = 64,
 },
};

static const struct vcap_field is2_ip4_other_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 4,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 4,
  .width = 1,
 },
 [VCAP_KF_LOOKUP_PAG] = {
  .type = VCAP_FIELD_U32,
  .offset = 5,
  .width = 8,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_L3] = {
  .type = VCAP_FIELD_BIT,
  .offset = 13,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 14,
  .width = 4,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 18,
  .width = 2,
 },
 [VCAP_KF_IF_IGR_PORT_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 20,
  .width = 32,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 52,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 53,
  .width = 1,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 54,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 55,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 56,
  .width = 12,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 68,
  .width = 13,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 81,
  .width = 1,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 82,
  .width = 3,
 },
 [VCAP_KF_L2_FWD_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 85,
  .width = 1,
 },
 [VCAP_KF_L3_RT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 88,
  .width = 1,
 },
 [VCAP_KF_L3_DST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 89,
  .width = 1,
 },
 [VCAP_KF_IP4_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 90,
  .width = 1,
 },
 [VCAP_KF_L3_FRAGMENT_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 91,
  .width = 2,
 },
 [VCAP_KF_L3_FRAG_INVLD_L4_LEN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 93,
  .width = 1,
 },
 [VCAP_KF_L3_OPTIONS_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 94,
  .width = 1,
 },
 [VCAP_KF_L3_TTL_GT0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 95,
  .width = 1,
 },
 [VCAP_KF_L3_TOS] = {
  .type = VCAP_FIELD_U32,
  .offset = 96,
  .width = 8,
 },
 [VCAP_KF_L3_IP4_DIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 104,
  .width = 32,
 },
 [VCAP_KF_L3_IP4_SIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 136,
  .width = 32,
 },
 [VCAP_KF_L3_DIP_EQ_SIP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 168,
  .width = 1,
 },
 [VCAP_KF_L3_IP_PROTO] = {
  .type = VCAP_FIELD_U32,
  .offset = 169,
  .width = 8,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 177,
  .width = 16,
 },
 [VCAP_KF_L3_PAYLOAD] = {
  .type = VCAP_FIELD_U112,
  .offset = 193,
  .width = 96,
 },
};

static const struct vcap_field is2_ip6_std_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 4,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 4,
  .width = 1,
 },
 [VCAP_KF_LOOKUP_PAG] = {
  .type = VCAP_FIELD_U32,
  .offset = 5,
  .width = 8,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_L3] = {
  .type = VCAP_FIELD_BIT,
  .offset = 13,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 14,
  .width = 4,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 18,
  .width = 2,
 },
 [VCAP_KF_IF_IGR_PORT_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 20,
  .width = 32,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 52,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 53,
  .width = 1,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 54,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 55,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 56,
  .width = 12,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 68,
  .width = 13,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 81,
  .width = 1,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 82,
  .width = 3,
 },
 [VCAP_KF_L2_FWD_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 85,
  .width = 1,
 },
 [VCAP_KF_L3_RT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 88,
  .width = 1,
 },
 [VCAP_KF_L3_TTL_GT0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 90,
  .width = 1,
 },
 [VCAP_KF_L3_IP6_SIP] = {
  .type = VCAP_FIELD_U128,
  .offset = 91,
  .width = 128,
 },
 [VCAP_KF_L3_DIP_EQ_SIP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 219,
  .width = 1,
 },
 [VCAP_KF_L3_IP_PROTO] = {
  .type = VCAP_FIELD_U32,
  .offset = 220,
  .width = 8,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 228,
  .width = 16,
 },
 [VCAP_KF_L3_PAYLOAD] = {
  .type = VCAP_FIELD_U48,
  .offset = 244,
  .width = 40,
 },
};

static const struct vcap_field is2_ip_7tuple_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 2,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 2,
  .width = 1,
 },
 [VCAP_KF_LOOKUP_PAG] = {
  .type = VCAP_FIELD_U32,
  .offset = 3,
  .width = 8,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_L3] = {
  .type = VCAP_FIELD_BIT,
  .offset = 11,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 12,
  .width = 4,
 },
 [VCAP_KF_IF_IGR_PORT_MASK_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 16,
  .width = 2,
 },
 [VCAP_KF_IF_IGR_PORT_MASK] = {
  .type = VCAP_FIELD_U72,
  .offset = 18,
  .width = 65,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 83,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 84,
  .width = 1,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 85,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 86,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 87,
  .width = 12,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 99,
  .width = 13,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 112,
  .width = 1,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 113,
  .width = 3,
 },
 [VCAP_KF_L2_FWD_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 116,
  .width = 1,
 },
 [VCAP_KF_L3_RT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 119,
  .width = 1,
 },
 [VCAP_KF_L3_DST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 120,
  .width = 1,
 },
 [VCAP_KF_L2_DMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 121,
  .width = 48,
 },
 [VCAP_KF_L2_SMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 169,
  .width = 48,
 },
 [VCAP_KF_IP4_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 217,
  .width = 1,
 },
 [VCAP_KF_L3_TTL_GT0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 218,
  .width = 1,
 },
 [VCAP_KF_L3_TOS] = {
  .type = VCAP_FIELD_U32,
  .offset = 219,
  .width = 8,
 },
 [VCAP_KF_L3_IP6_DIP] = {
  .type = VCAP_FIELD_U128,
  .offset = 227,
  .width = 128,
 },
 [VCAP_KF_L3_IP6_SIP] = {
  .type = VCAP_FIELD_U128,
  .offset = 355,
  .width = 128,
 },
 [VCAP_KF_L3_DIP_EQ_SIP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 483,
  .width = 1,
 },
 [VCAP_KF_TCP_UDP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 484,
  .width = 1,
 },
 [VCAP_KF_TCP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 485,
  .width = 1,
 },
 [VCAP_KF_L4_DPORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 486,
  .width = 16,
 },
 [VCAP_KF_L4_SPORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 502,
  .width = 16,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 518,
  .width = 16,
 },
 [VCAP_KF_L4_SPORT_EQ_DPORT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 534,
  .width = 1,
 },
 [VCAP_KF_L4_SEQUENCE_EQ0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 535,
  .width = 1,
 },
 [VCAP_KF_L4_FIN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 536,
  .width = 1,
 },
 [VCAP_KF_L4_SYN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 537,
  .width = 1,
 },
 [VCAP_KF_L4_RST] = {
  .type = VCAP_FIELD_BIT,
  .offset = 538,
  .width = 1,
 },
 [VCAP_KF_L4_PSH] = {
  .type = VCAP_FIELD_BIT,
  .offset = 539,
  .width = 1,
 },
 [VCAP_KF_L4_ACK] = {
  .type = VCAP_FIELD_BIT,
  .offset = 540,
  .width = 1,
 },
 [VCAP_KF_L4_URG] = {
  .type = VCAP_FIELD_BIT,
  .offset = 541,
  .width = 1,
 },
 [VCAP_KF_L4_PAYLOAD] = {
  .type = VCAP_FIELD_U64,
  .offset = 542,
  .width = 64,
 },
};

static const struct vcap_field es2_mac_etype_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 3,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 3,
  .width = 1,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 13,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 14,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 15,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 16,
  .width = 12,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 28,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 29,
  .width = 13,
 },
 [VCAP_KF_IF_EGR_PORT_MASK_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 42,
  .width = 3,
 },
 [VCAP_KF_IF_EGR_PORT_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 45,
  .width = 32,
 },
 [VCAP_KF_IF_IGR_PORT_SEL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 77,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 78,
  .width = 9,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 87,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 90,
  .width = 1,
 },
 [VCAP_KF_COSID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 91,
  .width = 3,
 },
 [VCAP_KF_L3_DPL_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 94,
  .width = 1,
 },
 [VCAP_KF_L3_RT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 95,
  .width = 1,
 },
 [VCAP_KF_L2_DMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 99,
  .width = 48,
 },
 [VCAP_KF_L2_SMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 147,
  .width = 48,
 },
 [VCAP_KF_ETYPE_LEN_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 195,
  .width = 1,
 },
 [VCAP_KF_ETYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 196,
  .width = 16,
 },
 [VCAP_KF_L2_PAYLOAD_ETYPE] = {
  .type = VCAP_FIELD_U64,
  .offset = 212,
  .width = 64,
 },
 [VCAP_KF_OAM_CCM_CNTS_EQ0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 276,
  .width = 1,
 },
 [VCAP_KF_OAM_Y1731_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 277,
  .width = 1,
 },
};

static const struct vcap_field es2_arp_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 3,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 3,
  .width = 1,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 13,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 14,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 15,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 16,
  .width = 12,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 28,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 29,
  .width = 13,
 },
 [VCAP_KF_IF_EGR_PORT_MASK_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 42,
  .width = 3,
 },
 [VCAP_KF_IF_EGR_PORT_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 45,
  .width = 32,
 },
 [VCAP_KF_IF_IGR_PORT_SEL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 77,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 78,
  .width = 9,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 87,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 90,
  .width = 1,
 },
 [VCAP_KF_COSID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 91,
  .width = 3,
 },
 [VCAP_KF_L3_DPL_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 94,
  .width = 1,
 },
 [VCAP_KF_L2_SMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 98,
  .width = 48,
 },
 [VCAP_KF_ARP_ADDR_SPACE_OK_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 146,
  .width = 1,
 },
 [VCAP_KF_ARP_PROTO_SPACE_OK_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 147,
  .width = 1,
 },
 [VCAP_KF_ARP_LEN_OK_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 148,
  .width = 1,
 },
 [VCAP_KF_ARP_TGT_MATCH_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 149,
  .width = 1,
 },
 [VCAP_KF_ARP_SENDER_MATCH_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 150,
  .width = 1,
 },
 [VCAP_KF_ARP_OPCODE_UNKNOWN_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 151,
  .width = 1,
 },
 [VCAP_KF_ARP_OPCODE] = {
  .type = VCAP_FIELD_U32,
  .offset = 152,
  .width = 2,
 },
 [VCAP_KF_L3_IP4_DIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 154,
  .width = 32,
 },
 [VCAP_KF_L3_IP4_SIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 186,
  .width = 32,
 },
 [VCAP_KF_L3_DIP_EQ_SIP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 218,
  .width = 1,
 },
};

static const struct vcap_field es2_ip4_tcp_udp_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 3,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 3,
  .width = 1,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 13,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 14,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 15,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 16,
  .width = 12,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 28,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 29,
  .width = 13,
 },
 [VCAP_KF_IF_EGR_PORT_MASK_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 42,
  .width = 3,
 },
 [VCAP_KF_IF_EGR_PORT_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 45,
  .width = 32,
 },
 [VCAP_KF_IF_IGR_PORT_SEL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 77,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 78,
  .width = 9,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 87,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 90,
  .width = 1,
 },
 [VCAP_KF_COSID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 91,
  .width = 3,
 },
 [VCAP_KF_L3_DPL_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 94,
  .width = 1,
 },
 [VCAP_KF_L3_RT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 95,
  .width = 1,
 },
 [VCAP_KF_IP4_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 99,
  .width = 1,
 },
 [VCAP_KF_L3_FRAGMENT_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 100,
  .width = 2,
 },
 [VCAP_KF_L3_OPTIONS_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 102,
  .width = 1,
 },
 [VCAP_KF_L3_TTL_GT0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 103,
  .width = 1,
 },
 [VCAP_KF_L3_TOS] = {
  .type = VCAP_FIELD_U32,
  .offset = 104,
  .width = 8,
 },
 [VCAP_KF_L3_IP4_DIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 112,
  .width = 32,
 },
 [VCAP_KF_L3_IP4_SIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 144,
  .width = 32,
 },
 [VCAP_KF_L3_DIP_EQ_SIP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 176,
  .width = 1,
 },
 [VCAP_KF_TCP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 177,
  .width = 1,
 },
 [VCAP_KF_L4_DPORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 178,
  .width = 16,
 },
 [VCAP_KF_L4_SPORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 194,
  .width = 16,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 210,
  .width = 16,
 },
 [VCAP_KF_L4_SPORT_EQ_DPORT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 226,
  .width = 1,
 },
 [VCAP_KF_L4_SEQUENCE_EQ0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 227,
  .width = 1,
 },
 [VCAP_KF_L4_FIN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 228,
  .width = 1,
 },
 [VCAP_KF_L4_SYN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 229,
  .width = 1,
 },
 [VCAP_KF_L4_RST] = {
  .type = VCAP_FIELD_BIT,
  .offset = 230,
  .width = 1,
 },
 [VCAP_KF_L4_PSH] = {
  .type = VCAP_FIELD_BIT,
  .offset = 231,
  .width = 1,
 },
 [VCAP_KF_L4_ACK] = {
  .type = VCAP_FIELD_BIT,
  .offset = 232,
  .width = 1,
 },
 [VCAP_KF_L4_URG] = {
  .type = VCAP_FIELD_BIT,
  .offset = 233,
  .width = 1,
 },
 [VCAP_KF_L4_PAYLOAD] = {
  .type = VCAP_FIELD_U64,
  .offset = 234,
  .width = 64,
 },
};

static const struct vcap_field es2_ip4_other_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 3,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 3,
  .width = 1,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 13,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 14,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 15,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 16,
  .width = 12,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 28,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 29,
  .width = 13,
 },
 [VCAP_KF_IF_EGR_PORT_MASK_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 42,
  .width = 3,
 },
 [VCAP_KF_IF_EGR_PORT_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 45,
  .width = 32,
 },
 [VCAP_KF_IF_IGR_PORT_SEL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 77,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 78,
  .width = 9,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 87,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 90,
  .width = 1,
 },
 [VCAP_KF_COSID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 91,
  .width = 3,
 },
 [VCAP_KF_L3_DPL_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 94,
  .width = 1,
 },
 [VCAP_KF_L3_RT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 95,
  .width = 1,
 },
 [VCAP_KF_IP4_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 99,
  .width = 1,
 },
 [VCAP_KF_L3_FRAGMENT_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 100,
  .width = 2,
 },
 [VCAP_KF_L3_OPTIONS_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 102,
  .width = 1,
 },
 [VCAP_KF_L3_TTL_GT0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 103,
  .width = 1,
 },
 [VCAP_KF_L3_TOS] = {
  .type = VCAP_FIELD_U32,
  .offset = 104,
  .width = 8,
 },
 [VCAP_KF_L3_IP4_DIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 112,
  .width = 32,
 },
 [VCAP_KF_L3_IP4_SIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 144,
  .width = 32,
 },
 [VCAP_KF_L3_DIP_EQ_SIP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 176,
  .width = 1,
 },
 [VCAP_KF_L3_IP_PROTO] = {
  .type = VCAP_FIELD_U32,
  .offset = 177,
  .width = 8,
 },
 [VCAP_KF_L3_PAYLOAD] = {
  .type = VCAP_FIELD_U112,
  .offset = 185,
  .width = 96,
 },
};

static const struct vcap_field es2_ip_7tuple_keyfield[] = {
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 0,
  .width = 1,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 10,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 11,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 12,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 13,
  .width = 12,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 25,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 26,
  .width = 13,
 },
 [VCAP_KF_IF_EGR_PORT_MASK_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 39,
  .width = 3,
 },
 [VCAP_KF_IF_EGR_PORT_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 42,
  .width = 32,
 },
 [VCAP_KF_IF_IGR_PORT_SEL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 74,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 75,
  .width = 9,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 84,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 87,
  .width = 1,
 },
 [VCAP_KF_COSID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 88,
  .width = 3,
 },
 [VCAP_KF_L3_DPL_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 91,
  .width = 1,
 },
 [VCAP_KF_L3_RT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 92,
  .width = 1,
 },
 [VCAP_KF_L2_DMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 96,
  .width = 48,
 },
 [VCAP_KF_L2_SMAC] = {
  .type = VCAP_FIELD_U48,
  .offset = 144,
  .width = 48,
 },
 [VCAP_KF_IP4_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 192,
  .width = 1,
 },
 [VCAP_KF_L3_TTL_GT0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 193,
  .width = 1,
 },
 [VCAP_KF_L3_TOS] = {
  .type = VCAP_FIELD_U32,
  .offset = 194,
  .width = 8,
 },
 [VCAP_KF_L3_IP6_DIP] = {
  .type = VCAP_FIELD_U128,
  .offset = 202,
  .width = 128,
 },
 [VCAP_KF_L3_IP6_SIP] = {
  .type = VCAP_FIELD_U128,
  .offset = 330,
  .width = 128,
 },
 [VCAP_KF_L3_DIP_EQ_SIP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 458,
  .width = 1,
 },
 [VCAP_KF_TCP_UDP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 459,
  .width = 1,
 },
 [VCAP_KF_TCP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 460,
  .width = 1,
 },
 [VCAP_KF_L4_DPORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 461,
  .width = 16,
 },
 [VCAP_KF_L4_SPORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 477,
  .width = 16,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 493,
  .width = 16,
 },
 [VCAP_KF_L4_SPORT_EQ_DPORT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 509,
  .width = 1,
 },
 [VCAP_KF_L4_SEQUENCE_EQ0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 510,
  .width = 1,
 },
 [VCAP_KF_L4_FIN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 511,
  .width = 1,
 },
 [VCAP_KF_L4_SYN] = {
  .type = VCAP_FIELD_BIT,
  .offset = 512,
  .width = 1,
 },
 [VCAP_KF_L4_RST] = {
  .type = VCAP_FIELD_BIT,
  .offset = 513,
  .width = 1,
 },
 [VCAP_KF_L4_PSH] = {
  .type = VCAP_FIELD_BIT,
  .offset = 514,
  .width = 1,
 },
 [VCAP_KF_L4_ACK] = {
  .type = VCAP_FIELD_BIT,
  .offset = 515,
  .width = 1,
 },
 [VCAP_KF_L4_URG] = {
  .type = VCAP_FIELD_BIT,
  .offset = 516,
  .width = 1,
 },
 [VCAP_KF_L4_PAYLOAD] = {
  .type = VCAP_FIELD_U64,
  .offset = 517,
  .width = 64,
 },
};

static const struct vcap_field es2_ip6_std_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 3,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 3,
  .width = 1,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 13,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 14,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 15,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 16,
  .width = 12,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 28,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 29,
  .width = 13,
 },
 [VCAP_KF_IF_EGR_PORT_MASK_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 42,
  .width = 3,
 },
 [VCAP_KF_IF_EGR_PORT_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 45,
  .width = 32,
 },
 [VCAP_KF_IF_IGR_PORT_SEL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 77,
  .width = 1,
 },
 [VCAP_KF_IF_IGR_PORT] = {
  .type = VCAP_FIELD_U32,
  .offset = 78,
  .width = 9,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 87,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 90,
  .width = 1,
 },
 [VCAP_KF_COSID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 91,
  .width = 3,
 },
 [VCAP_KF_L3_DPL_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 94,
  .width = 1,
 },
 [VCAP_KF_L3_RT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 95,
  .width = 1,
 },
 [VCAP_KF_L3_TTL_GT0] = {
  .type = VCAP_FIELD_BIT,
  .offset = 99,
  .width = 1,
 },
 [VCAP_KF_L3_IP6_SIP] = {
  .type = VCAP_FIELD_U128,
  .offset = 100,
  .width = 128,
 },
 [VCAP_KF_L3_DIP_EQ_SIP_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 228,
  .width = 1,
 },
 [VCAP_KF_L3_IP_PROTO] = {
  .type = VCAP_FIELD_U32,
  .offset = 229,
  .width = 8,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 237,
  .width = 16,
 },
 [VCAP_KF_L3_PAYLOAD] = {
  .type = VCAP_FIELD_U48,
  .offset = 253,
  .width = 40,
 },
};

static const struct vcap_field es2_ip4_vid_keyfield[] = {
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 0,
  .width = 1,
 },
 [VCAP_KF_ACL_GRP_ID] = {
  .type = VCAP_FIELD_U32,
  .offset = 1,
  .width = 8,
 },
 [VCAP_KF_PROT_ACTIVE] = {
  .type = VCAP_FIELD_BIT,
  .offset = 9,
  .width = 1,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 10,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 11,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 12,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 13,
  .width = 12,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 25,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 26,
  .width = 13,
 },
 [VCAP_KF_8021Q_PCP_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 39,
  .width = 3,
 },
 [VCAP_KF_8021Q_DEI_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 42,
  .width = 1,
 },
 [VCAP_KF_COSID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 43,
  .width = 3,
 },
 [VCAP_KF_L3_DPL_CLS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 46,
  .width = 1,
 },
 [VCAP_KF_L3_RT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 47,
  .width = 1,
 },
 [VCAP_KF_ES0_ISDX_KEY_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 48,
  .width = 1,
 },
 [VCAP_KF_MIRROR_PROBE] = {
  .type = VCAP_FIELD_U32,
  .offset = 49,
  .width = 2,
 },
 [VCAP_KF_IP4_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 51,
  .width = 1,
 },
 [VCAP_KF_L3_IP4_DIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 52,
  .width = 32,
 },
 [VCAP_KF_L3_IP4_SIP] = {
  .type = VCAP_FIELD_U32,
  .offset = 84,
  .width = 32,
 },
 [VCAP_KF_L4_RNG] = {
  .type = VCAP_FIELD_U32,
  .offset = 116,
  .width = 16,
 },
};

static const struct vcap_field es2_ip6_vid_keyfield[] = {
 [VCAP_KF_TYPE] = {
  .type = VCAP_FIELD_U32,
  .offset = 0,
  .width = 3,
 },
 [VCAP_KF_LOOKUP_FIRST_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 3,
  .width = 1,
 },
 [VCAP_KF_ACL_GRP_ID] = {
  .type = VCAP_FIELD_U32,
  .offset = 4,
  .width = 8,
 },
 [VCAP_KF_PROT_ACTIVE] = {
  .type = VCAP_FIELD_BIT,
  .offset = 12,
  .width = 1,
 },
 [VCAP_KF_L2_MC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 13,
  .width = 1,
 },
 [VCAP_KF_L2_BC_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 14,
  .width = 1,
 },
 [VCAP_KF_ISDX_GT0_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 15,
  .width = 1,
 },
 [VCAP_KF_ISDX_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 16,
  .width = 12,
 },
 [VCAP_KF_8021Q_VLAN_TAGGED_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 28,
  .width = 1,
 },
 [VCAP_KF_8021Q_VID_CLS] = {
  .type = VCAP_FIELD_U32,
  .offset = 29,
  .width = 13,
 },
 [VCAP_KF_L3_RT_IS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 42,
  .width = 1,
 },
 [VCAP_KF_L3_IP6_DIP] = {
  .type = VCAP_FIELD_U128,
  .offset = 43,
  .width = 128,
 },
 [VCAP_KF_L3_IP6_SIP] = {
  .type = VCAP_FIELD_U128,
  .offset = 171,
  .width = 128,
 },
};

/* keyfield_set */
static const struct vcap_set is0_keyfield_set[] = {
 [VCAP_KFS_LL_FULL] = {
  .type_id = 0,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
 [VCAP_KFS_NORMAL_7TUPLE] = {
  .type_id = 0,
  .sw_per_item = 12,
  .sw_cnt = 1,
 },
 [VCAP_KFS_NORMAL_5TUPLE_IP4] = {
  .type_id = 2,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
 [VCAP_KFS_PURE_5TUPLE_IP4] = {
  .type_id = 2,
  .sw_per_item = 3,
  .sw_cnt = 4,
 },
 [VCAP_KFS_ETAG] = {
  .type_id = 3,
  .sw_per_item = 2,
  .sw_cnt = 6,
 },
};

static const struct vcap_set is2_keyfield_set[] = {
 [VCAP_KFS_MAC_ETYPE] = {
  .type_id = 0,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
 [VCAP_KFS_ARP] = {
  .type_id = 3,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
 [VCAP_KFS_IP4_TCP_UDP] = {
  .type_id = 4,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
 [VCAP_KFS_IP4_OTHER] = {
  .type_id = 5,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
 [VCAP_KFS_IP6_STD] = {
  .type_id = 6,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
 [VCAP_KFS_IP_7TUPLE] = {
  .type_id = 1,
  .sw_per_item = 12,
  .sw_cnt = 1,
 },
};

static const struct vcap_set es2_keyfield_set[] = {
 [VCAP_KFS_MAC_ETYPE] = {
  .type_id = 0,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
 [VCAP_KFS_ARP] = {
  .type_id = 1,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
 [VCAP_KFS_IP4_TCP_UDP] = {
  .type_id = 2,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
 [VCAP_KFS_IP4_OTHER] = {
  .type_id = 3,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
 [VCAP_KFS_IP_7TUPLE] = {
  .type_id = -1,
  .sw_per_item = 12,
  .sw_cnt = 1,
 },
 [VCAP_KFS_IP6_STD] = {
  .type_id = 4,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
 [VCAP_KFS_IP4_VID] = {
  .type_id = -1,
  .sw_per_item = 3,
  .sw_cnt = 4,
 },
 [VCAP_KFS_IP6_VID] = {
  .type_id = 5,
  .sw_per_item = 6,
  .sw_cnt = 2,
 },
};

/* keyfield_set map */
static const struct vcap_field *is0_keyfield_set_map[] = {
 [VCAP_KFS_LL_FULL] = is0_ll_full_keyfield,
 [VCAP_KFS_NORMAL_7TUPLE] = is0_normal_7tuple_keyfield,
 [VCAP_KFS_NORMAL_5TUPLE_IP4] = is0_normal_5tuple_ip4_keyfield,
 [VCAP_KFS_PURE_5TUPLE_IP4] = is0_pure_5tuple_ip4_keyfield,
 [VCAP_KFS_ETAG] = is0_etag_keyfield,
};

static const struct vcap_field *is2_keyfield_set_map[] = {
 [VCAP_KFS_MAC_ETYPE] = is2_mac_etype_keyfield,
 [VCAP_KFS_ARP] = is2_arp_keyfield,
 [VCAP_KFS_IP4_TCP_UDP] = is2_ip4_tcp_udp_keyfield,
 [VCAP_KFS_IP4_OTHER] = is2_ip4_other_keyfield,
 [VCAP_KFS_IP6_STD] = is2_ip6_std_keyfield,
 [VCAP_KFS_IP_7TUPLE] = is2_ip_7tuple_keyfield,
};

static const struct vcap_field *es2_keyfield_set_map[] = {
 [VCAP_KFS_MAC_ETYPE] = es2_mac_etype_keyfield,
 [VCAP_KFS_ARP] = es2_arp_keyfield,
 [VCAP_KFS_IP4_TCP_UDP] = es2_ip4_tcp_udp_keyfield,
 [VCAP_KFS_IP4_OTHER] = es2_ip4_other_keyfield,
 [VCAP_KFS_IP_7TUPLE] = es2_ip_7tuple_keyfield,
 [VCAP_KFS_IP6_STD] = es2_ip6_std_keyfield,
 [VCAP_KFS_IP4_VID] = es2_ip4_vid_keyfield,
 [VCAP_KFS_IP6_VID] = es2_ip6_vid_keyfield,
};

/* keyfield_set map sizes */
static int is0_keyfield_set_map_size[] = {
 [VCAP_KFS_LL_FULL] = ARRAY_SIZE(is0_ll_full_keyfield),
 [VCAP_KFS_NORMAL_7TUPLE] = ARRAY_SIZE(is0_normal_7tuple_keyfield),
 [VCAP_KFS_NORMAL_5TUPLE_IP4] = ARRAY_SIZE(is0_normal_5tuple_ip4_keyfield),
 [VCAP_KFS_PURE_5TUPLE_IP4] = ARRAY_SIZE(is0_pure_5tuple_ip4_keyfield),
 [VCAP_KFS_ETAG] = ARRAY_SIZE(is0_etag_keyfield),
};

static int is2_keyfield_set_map_size[] = {
 [VCAP_KFS_MAC_ETYPE] = ARRAY_SIZE(is2_mac_etype_keyfield),
 [VCAP_KFS_ARP] = ARRAY_SIZE(is2_arp_keyfield),
 [VCAP_KFS_IP4_TCP_UDP] = ARRAY_SIZE(is2_ip4_tcp_udp_keyfield),
 [VCAP_KFS_IP4_OTHER] = ARRAY_SIZE(is2_ip4_other_keyfield),
 [VCAP_KFS_IP6_STD] = ARRAY_SIZE(is2_ip6_std_keyfield),
 [VCAP_KFS_IP_7TUPLE] = ARRAY_SIZE(is2_ip_7tuple_keyfield),
};

static int es2_keyfield_set_map_size[] = {
 [VCAP_KFS_MAC_ETYPE] = ARRAY_SIZE(es2_mac_etype_keyfield),
 [VCAP_KFS_ARP] = ARRAY_SIZE(es2_arp_keyfield),
 [VCAP_KFS_IP4_TCP_UDP] = ARRAY_SIZE(es2_ip4_tcp_udp_keyfield),
 [VCAP_KFS_IP4_OTHER] = ARRAY_SIZE(es2_ip4_other_keyfield),
 [VCAP_KFS_IP_7TUPLE] = ARRAY_SIZE(es2_ip_7tuple_keyfield),
 [VCAP_KFS_IP6_STD] = ARRAY_SIZE(es2_ip6_std_keyfield),
 [VCAP_KFS_IP4_VID] = ARRAY_SIZE(es2_ip4_vid_keyfield),
 [VCAP_KFS_IP6_VID] = ARRAY_SIZE(es2_ip6_vid_keyfield),
};

/* actionfields */
static const struct vcap_field is0_classification_actionfield[] = {
 [VCAP_AF_TYPE] = {
  .type = VCAP_FIELD_BIT,
  .offset = 0,
  .width = 1,
 },
 [VCAP_AF_DSCP_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 1,
  .width = 1,
 },
 [VCAP_AF_DSCP_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 2,
  .width = 6,
 },
 [VCAP_AF_QOS_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 12,
  .width = 1,
 },
 [VCAP_AF_QOS_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 13,
  .width = 3,
 },
 [VCAP_AF_DP_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 16,
  .width = 1,
 },
 [VCAP_AF_DP_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 17,
  .width = 2,
 },
 [VCAP_AF_DEI_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 19,
  .width = 1,
 },
 [VCAP_AF_DEI_VAL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 20,
  .width = 1,
 },
 [VCAP_AF_PCP_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 21,
  .width = 1,
 },
 [VCAP_AF_PCP_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 22,
  .width = 3,
 },
 [VCAP_AF_MAP_LOOKUP_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 25,
  .width = 2,
 },
 [VCAP_AF_MAP_KEY] = {
  .type = VCAP_FIELD_U32,
  .offset = 27,
  .width = 3,
 },
 [VCAP_AF_MAP_IDX] = {
  .type = VCAP_FIELD_U32,
  .offset = 30,
  .width = 9,
 },
 [VCAP_AF_CLS_VID_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 39,
  .width = 3,
 },
 [VCAP_AF_VID_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 45,
  .width = 13,
 },
 [VCAP_AF_ISDX_ADD_REPLACE_SEL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 68,
  .width = 1,
 },
 [VCAP_AF_ISDX_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 69,
  .width = 12,
 },
 [VCAP_AF_PAG_OVERRIDE_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 109,
  .width = 8,
 },
 [VCAP_AF_PAG_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 117,
  .width = 8,
 },
 [VCAP_AF_NXT_IDX_CTRL] = {
  .type = VCAP_FIELD_U32,
  .offset = 171,
  .width = 3,
 },
 [VCAP_AF_NXT_IDX] = {
  .type = VCAP_FIELD_U32,
  .offset = 174,
  .width = 12,
 },
};

static const struct vcap_field is0_full_actionfield[] = {
 [VCAP_AF_DSCP_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 0,
  .width = 1,
 },
 [VCAP_AF_DSCP_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 1,
  .width = 6,
 },
 [VCAP_AF_QOS_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 11,
  .width = 1,
 },
 [VCAP_AF_QOS_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 12,
  .width = 3,
 },
 [VCAP_AF_DP_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 15,
  .width = 1,
 },
 [VCAP_AF_DP_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 16,
  .width = 2,
 },
 [VCAP_AF_DEI_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 18,
  .width = 1,
 },
 [VCAP_AF_DEI_VAL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 19,
  .width = 1,
 },
 [VCAP_AF_PCP_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 20,
  .width = 1,
 },
 [VCAP_AF_PCP_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 21,
  .width = 3,
 },
 [VCAP_AF_MAP_LOOKUP_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 24,
  .width = 2,
 },
 [VCAP_AF_MAP_KEY] = {
  .type = VCAP_FIELD_U32,
  .offset = 26,
  .width = 3,
 },
 [VCAP_AF_MAP_IDX] = {
  .type = VCAP_FIELD_U32,
  .offset = 29,
  .width = 9,
 },
 [VCAP_AF_CLS_VID_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 38,
  .width = 3,
 },
 [VCAP_AF_VID_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 44,
  .width = 13,
 },
 [VCAP_AF_ISDX_ADD_REPLACE_SEL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 67,
  .width = 1,
 },
 [VCAP_AF_ISDX_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 68,
  .width = 12,
 },
 [VCAP_AF_MASK_MODE] = {
  .type = VCAP_FIELD_U32,
  .offset = 80,
  .width = 3,
 },
 [VCAP_AF_PORT_MASK] = {
  .type = VCAP_FIELD_U72,
  .offset = 83,
  .width = 65,
 },
 [VCAP_AF_PAG_OVERRIDE_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 204,
  .width = 8,
 },
 [VCAP_AF_PAG_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 212,
  .width = 8,
 },
 [VCAP_AF_NXT_IDX_CTRL] = {
  .type = VCAP_FIELD_U32,
  .offset = 298,
  .width = 3,
 },
 [VCAP_AF_NXT_IDX] = {
  .type = VCAP_FIELD_U32,
  .offset = 301,
  .width = 12,
 },
};

static const struct vcap_field is0_class_reduced_actionfield[] = {
 [VCAP_AF_TYPE] = {
  .type = VCAP_FIELD_BIT,
  .offset = 0,
  .width = 1,
 },
 [VCAP_AF_QOS_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 5,
  .width = 1,
 },
 [VCAP_AF_QOS_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 6,
  .width = 3,
 },
 [VCAP_AF_DP_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 9,
  .width = 1,
 },
 [VCAP_AF_DP_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 10,
  .width = 2,
 },
 [VCAP_AF_MAP_LOOKUP_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 12,
  .width = 2,
 },
 [VCAP_AF_MAP_KEY] = {
  .type = VCAP_FIELD_U32,
  .offset = 14,
  .width = 3,
 },
 [VCAP_AF_CLS_VID_SEL] = {
  .type = VCAP_FIELD_U32,
  .offset = 17,
  .width = 3,
 },
 [VCAP_AF_VID_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 23,
  .width = 13,
 },
 [VCAP_AF_ISDX_ADD_REPLACE_SEL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 46,
  .width = 1,
 },
 [VCAP_AF_ISDX_VAL] = {
  .type = VCAP_FIELD_U32,
  .offset = 47,
  .width = 12,
 },
 [VCAP_AF_NXT_IDX_CTRL] = {
  .type = VCAP_FIELD_U32,
  .offset = 90,
  .width = 3,
 },
 [VCAP_AF_NXT_IDX] = {
  .type = VCAP_FIELD_U32,
  .offset = 93,
  .width = 12,
 },
};

static const struct vcap_field is2_base_type_actionfield[] = {
 [VCAP_AF_PIPELINE_FORCE_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 1,
  .width = 1,
 },
 [VCAP_AF_PIPELINE_PT] = {
  .type = VCAP_FIELD_U32,
  .offset = 2,
  .width = 5,
 },
 [VCAP_AF_HIT_ME_ONCE] = {
  .type = VCAP_FIELD_BIT,
  .offset = 7,
  .width = 1,
 },
 [VCAP_AF_INTR_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 8,
  .width = 1,
 },
 [VCAP_AF_CPU_COPY_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 9,
  .width = 1,
 },
 [VCAP_AF_CPU_QUEUE_NUM] = {
  .type = VCAP_FIELD_U32,
  .offset = 10,
  .width = 3,
 },
 [VCAP_AF_LRN_DIS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 14,
  .width = 1,
 },
 [VCAP_AF_RT_DIS] = {
  .type = VCAP_FIELD_BIT,
  .offset = 15,
  .width = 1,
 },
 [VCAP_AF_POLICE_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 16,
  .width = 1,
 },
 [VCAP_AF_POLICE_IDX] = {
  .type = VCAP_FIELD_U32,
  .offset = 17,
  .width = 6,
 },
 [VCAP_AF_IGNORE_PIPELINE_CTRL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 23,
  .width = 1,
 },
 [VCAP_AF_MASK_MODE] = {
  .type = VCAP_FIELD_U32,
  .offset = 27,
  .width = 3,
 },
 [VCAP_AF_PORT_MASK] = {
  .type = VCAP_FIELD_U72,
  .offset = 30,
  .width = 68,
 },
 [VCAP_AF_MIRROR_PROBE] = {
  .type = VCAP_FIELD_U32,
  .offset = 111,
  .width = 2,
 },
 [VCAP_AF_MATCH_ID] = {
  .type = VCAP_FIELD_U32,
  .offset = 159,
  .width = 16,
 },
 [VCAP_AF_MATCH_ID_MASK] = {
  .type = VCAP_FIELD_U32,
  .offset = 175,
  .width = 16,
 },
 [VCAP_AF_CNT_ID] = {
  .type = VCAP_FIELD_U32,
  .offset = 191,
  .width = 12,
 },
};

static const struct vcap_field es2_base_type_actionfield[] = {
 [VCAP_AF_HIT_ME_ONCE] = {
  .type = VCAP_FIELD_BIT,
  .offset = 0,
  .width = 1,
 },
 [VCAP_AF_INTR_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 1,
  .width = 1,
 },
 [VCAP_AF_FWD_MODE] = {
  .type = VCAP_FIELD_U32,
  .offset = 2,
  .width = 2,
 },
 [VCAP_AF_COPY_QUEUE_NUM] = {
  .type = VCAP_FIELD_U32,
  .offset = 4,
  .width = 16,
 },
 [VCAP_AF_COPY_PORT_NUM] = {
  .type = VCAP_FIELD_U32,
  .offset = 20,
  .width = 7,
 },
 [VCAP_AF_MIRROR_PROBE_ID] = {
  .type = VCAP_FIELD_U32,
  .offset = 27,
  .width = 2,
 },
 [VCAP_AF_CPU_COPY_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 29,
  .width = 1,
 },
 [VCAP_AF_CPU_QUEUE_NUM] = {
  .type = VCAP_FIELD_U32,
  .offset = 30,
  .width = 3,
 },
 [VCAP_AF_POLICE_ENA] = {
  .type = VCAP_FIELD_BIT,
  .offset = 33,
  .width = 1,
 },
 [VCAP_AF_POLICE_REMARK] = {
  .type = VCAP_FIELD_BIT,
  .offset = 34,
  .width = 1,
 },
 [VCAP_AF_POLICE_IDX] = {
  .type = VCAP_FIELD_U32,
  .offset = 35,
  .width = 6,
 },
 [VCAP_AF_ES2_REW_CMD] = {
  .type = VCAP_FIELD_U32,
  .offset = 41,
  .width = 3,
 },
 [VCAP_AF_CNT_ID] = {
  .type = VCAP_FIELD_U32,
  .offset = 44,
  .width = 11,
 },
 [VCAP_AF_IGNORE_PIPELINE_CTRL] = {
  .type = VCAP_FIELD_BIT,
  .offset = 55,
  .width = 1,
 },
};

/* actionfield_set */
static const struct vcap_set is0_actionfield_set[] = {
 [VCAP_AFS_CLASSIFICATION] = {
  .type_id = 1,
  .sw_per_item = 2,
  .sw_cnt = 6,
 },
 [VCAP_AFS_FULL] = {
  .type_id = -1,
  .sw_per_item = 3,
  .sw_cnt = 4,
 },
 [VCAP_AFS_CLASS_REDUCED] = {
  .type_id = 1,
  .sw_per_item = 1,
  .sw_cnt = 12,
 },
};

static const struct vcap_set is2_actionfield_set[] = {
 [VCAP_AFS_BASE_TYPE] = {
  .type_id = -1,
  .sw_per_item = 3,
  .sw_cnt = 4,
 },
};

static const struct vcap_set es2_actionfield_set[] = {
 [VCAP_AFS_BASE_TYPE] = {
  .type_id = -1,
  .sw_per_item = 3,
  .sw_cnt = 4,
 },
};

/* actionfield_set map */
static const struct vcap_field *is0_actionfield_set_map[] = {
 [VCAP_AFS_CLASSIFICATION] = is0_classification_actionfield,
 [VCAP_AFS_FULL] = is0_full_actionfield,
 [VCAP_AFS_CLASS_REDUCED] = is0_class_reduced_actionfield,
};

static const struct vcap_field *is2_actionfield_set_map[] = {
 [VCAP_AFS_BASE_TYPE] = is2_base_type_actionfield,
};

static const struct vcap_field *es2_actionfield_set_map[] = {
 [VCAP_AFS_BASE_TYPE] = es2_base_type_actionfield,
};

/* actionfield_set map size */
static int is0_actionfield_set_map_size[] = {
 [VCAP_AFS_CLASSIFICATION] = ARRAY_SIZE(is0_classification_actionfield),
 [VCAP_AFS_FULL] = ARRAY_SIZE(is0_full_actionfield),
 [VCAP_AFS_CLASS_REDUCED] = ARRAY_SIZE(is0_class_reduced_actionfield),
};

static int is2_actionfield_set_map_size[] = {
 [VCAP_AFS_BASE_TYPE] = ARRAY_SIZE(is2_base_type_actionfield),
};

static int es2_actionfield_set_map_size[] = {
 [VCAP_AFS_BASE_TYPE] = ARRAY_SIZE(es2_base_type_actionfield),
};

/* Type Groups */
static const struct vcap_typegroup is0_x12_keyfield_set_typegroups[] = {
 {
  .offset = 0,
  .width = 5,
  .value = 16,
 },
 {
  .offset = 52,
  .width = 1,
  .value = 0,
 },
 {
  .offset = 104,
  .width = 2,
  .value = 0,
 },
 {
  .offset = 156,
  .width = 3,
  .value = 0,
 },
 {
  .offset = 208,
  .width = 2,
  .value = 0,
 },
 {
  .offset = 260,
  .width = 1,
  .value = 0,
 },
 {
  .offset = 312,
  .width = 4,
  .value = 0,
 },
 {
  .offset = 364,
  .width = 1,
  .value = 0,
 },
 {
  .offset = 416,
  .width = 2,
  .value = 0,
 },
 {
  .offset = 468,
  .width = 3,
  .value = 0,
 },
 {
  .offset = 520,
  .width = 2,
  .value = 0,
 },
 {
  .offset = 572,
  .width = 1,
  .value = 0,
 },
 {}
};

static const struct vcap_typegroup is0_x6_keyfield_set_typegroups[] = {
 {
  .offset = 0,
  .width = 4,
  .value = 8,
 },
 {
  .offset = 52,
  .width = 1,
  .value = 0,
 },
 {
  .offset = 104,
  .width = 2,
  .value = 0,
 },
 {
  .offset = 156,
  .width = 3,
  .value = 0,
 },
 {
  .offset = 208,
  .width = 2,
  .value = 0,
 },
 {
  .offset = 260,
  .width = 1,
  .value = 0,
 },
 {}
};

static const struct vcap_typegroup is0_x3_keyfield_set_typegroups[] = {
 {
  .offset = 0,
  .width = 3,
  .value = 4,
 },
 {
  .offset = 52,
  .width = 2,
  .value = 0,
 },
 {
  .offset = 104,
  .width = 2,
  .value = 0,
 },
 {}
};

static const struct vcap_typegroup is0_x2_keyfield_set_typegroups[] = {
 {
  .offset = 0,
  .width = 2,
  .value = 2,
 },
 {
  .offset = 52,
  .width = 1,
  .value = 0,
 },
 {}
};

static const struct vcap_typegroup is0_x1_keyfield_set_typegroups[] = {
 {}
};

static const struct vcap_typegroup is2_x12_keyfield_set_typegroups[] = {
 {
  .offset = 0,
  .width = 3,
  .value = 4,
 },
 {
  .offset = 156,
  .width = 1,
  .value = 0,
 },
 {
  .offset = 312,
  .width = 2,
  .value = 0,
 },
 {
  .offset = 468,
  .width = 1,
  .value = 0,
 },
 {}
};

static const struct vcap_typegroup is2_x6_keyfield_set_typegroups[] = {
 {
  .offset = 0,
  .width = 2,
  .value = 2,
 },
 {
  .offset = 156,
  .width = 1,
  .value = 0,
 },
 {}
};

static const struct vcap_typegroup is2_x3_keyfield_set_typegroups[] = {
 {}
};

static const struct vcap_typegroup is2_x1_keyfield_set_typegroups[] = {
 {}
};

static const struct vcap_typegroup es2_x12_keyfield_set_typegroups[] = {
 {
  .offset = 0,
  .width = 3,
  .value = 4,
 },
 {
  .offset = 156,
  .width = 1,
  .value = 0,
 },
 {
  .offset = 312,
  .width = 2,
  .value = 0,
 },
 {
  .offset = 468,
  .width = 1,
  .value = 0,
 },
 {}
};

static const struct vcap_typegroup es2_x6_keyfield_set_typegroups[] = {
 {
  .offset = 0,
  .width = 2,
  .value = 2,
 },
 {
  .offset = 156,
  .width = 1,
  .value = 0,
 },
 {}
};

static const struct vcap_typegroup es2_x3_keyfield_set_typegroups[] = {
 {
  .offset = 0,
  .width = 1,
  .value = 1,
 },
 {}
};

static const struct vcap_typegroup es2_x1_keyfield_set_typegroups[] = {
 {}
};

static const struct vcap_typegroup *is0_keyfield_set_typegroups[] = {
 [12] = is0_x12_keyfield_set_typegroups,
 [6] = is0_x6_keyfield_set_typegroups,
 [3] = is0_x3_keyfield_set_typegroups,
 [2] = is0_x2_keyfield_set_typegroups,
 [1] = is0_x1_keyfield_set_typegroups,
 [13] = NULL,
};

static const struct vcap_typegroup *is2_keyfield_set_typegroups[] = {
 [12] = is2_x12_keyfield_set_typegroups,
 [6] = is2_x6_keyfield_set_typegroups,
 [3] = is2_x3_keyfield_set_typegroups,
 [1] = is2_x1_keyfield_set_typegroups,
 [13] = NULL,
};

static const struct vcap_typegroup *es2_keyfield_set_typegroups[] = {
 [12] = es2_x12_keyfield_set_typegroups,
 [6] = es2_x6_keyfield_set_typegroups,
 [3] = es2_x3_keyfield_set_typegroups,
 [1] = es2_x1_keyfield_set_typegroups,
 [13] = NULL,
};

static const struct vcap_typegroup is0_x3_actionfield_set_typegroups[] = {
 {
  .offset = 0,
  .width = 3,
  .value = 4,
 },
 {
  .offset = 110,
  .width = 2,
  .value = 0,
 },
 {
  .offset = 220,
  .width = 2,
  .value = 0,
 },
 {}
};

static const struct vcap_typegroup is0_x2_actionfield_set_typegroups[] = {
 {
  .offset = 0,
  .width = 2,
  .value = 2,
 },
 {
  .offset = 110,
  .width = 1,
  .value = 0,
 },
 {}
};

--> --------------------

--> maximum size reached

--> --------------------

Messung V0.5
C=99 H=89 G=94

¤ Dauer der Verarbeitung: 0.31 Sekunden  (vorverarbeitet)  ¤

*© Formatika GbR, Deutschland




Wurzel

Suchen

Beweissystem der NASA

Beweissystem Isabelle

NIST Cobol Testsuite

Cephes Mathematical Library

Wiener Entwicklungsmethode

Haftungshinweis

Die Informationen auf dieser Webseite wurden nach bestem Wissen sorgfältig zusammengestellt. Es wird jedoch weder Vollständigkeit, noch Richtigkeit, noch Qualität der bereit gestellten Informationen zugesichert.

Bemerkung:

Die farbliche Syntaxdarstellung und die Messung sind noch experimentell.