Quelle  a4m072.dts   Sprache: unbekannt

// SPDX-License-Identifier: GPL-2.0-or-later
/*
 * a4m072 board Device Tree Source
 *
 * Copyright (C) 2011 DENX Software Engineering GmbH
 * Heiko Schocher <hs@denx.de>
 *
 * Copyright (C) 2007 Semihalf
 * Marian Balakowicz <m8@semihalf.com>
 */

/include/ "mpc5200b.dtsi"

&gpt0 { fsl,has-wdt; };
&gpt3 { gpio-controller; };
&gpt4 { gpio-controller; };
&gpt5 { gpio-controller; };

/ {
 model = "anonymous,a4m072";
 compatible = "anonymous,a4m072";

 soc5200@f0000000 {
  #address-cells = <1>;
  #size-cells = <1>;
  compatible = "fsl,mpc5200b-immr";
  ranges = <0 0xf0000000 0x0000c000>;
  reg = <0xf0000000 0x00000100>;
  bus-frequency = <0>; /* From boot loader */
  system-frequency = <0>; /* From boot loader */

  cdm@200 {
   fsl,init-ext-48mhz-en = <0x0>;
   fsl,init-fd-enable = <0x01>;
   fsl,init-fd-counters = <0x3333>;
  };

  spi@f00 {
   status = "disabled";
  };

  psc@2000 {
   compatible = "fsl,mpc5200b-psc-uart","fsl,mpc5200-psc-uart";
   reg = <0x2000 0x100>;
   interrupts = <2 1 0>;
  };

  psc@2200 {
   compatible = "fsl,mpc5200b-psc-uart","fsl,mpc5200-psc-uart";
   reg = <0x2200 0x100>;
   interrupts = <2 2 0>;
  };

  psc@2400 {
   compatible = "fsl,mpc5200b-psc-uart","fsl,mpc5200-psc-uart";
   reg = <0x2400 0x100>;
   interrupts = <2 3 0>;
  };

  psc@2600 {
   status = "disabled";
  };

  psc@2800 {
   status = "disabled";
  };

  psc@2c00 {
   compatible = "fsl,mpc5200b-psc-uart","fsl,mpc5200-psc-uart";
   reg = <0x2c00 0x100>;
   interrupts = <2 4 0>;
  };

  ethernet@3000 {
   phy-handle = <&phy0>;
  };

  mdio@3000 {
   phy0: ethernet-phy@1f {
    reg = <0x1f>;
    interrupts = <1 2 0>; /* IRQ 2 active low */
   };
  };

  i2c@3d00 {
   status = "disabled";
  };

  i2c@3d40 {
   hwmon@2e {
    compatible = "nsc,lm87";
    reg = <0x2e>;
   };
   rtc@51 {
    compatible = "nxp,rtc8564";
    reg = <0x51>;
   };
  };
 };

 localbus {
  compatible = "fsl,mpc5200b-lpb","simple-bus";
  #address-cells = <2>;
  #size-cells = <1>;
  ranges = <0 0 0xfe000000 0x02000000
     1 0 0x62000000 0x00400000
     2 0 0x64000000 0x00200000
     3 0 0x66000000 0x01000000
     6 0 0x68000000 0x01000000
     7 0 0x6a000000 0x00000004>;

  flash@0,0 {
   compatible = "cfi-flash";
   reg = <0 0 0x02000000>;
   bank-width = <2>;
   #size-cells = <1>;
   #address-cells = <1>;
  };
  sram0@1,0 {
   compatible = "mtd-ram";
   reg = <1 0x00000 0x00400000>;
   bank-width = <2>;
  };
 };

 pci@f0000d00 {
  #interrupt-cells = <1>;
  #size-cells = <2>;
  #address-cells = <3>;
  device_type = "pci";
  compatible = "fsl,mpc5200-pci";
  reg = <0xf0000d00 0x100>;
  interrupt-map-mask = <0xf800 0 0 7>;
  interrupt-map = <
     /* IDSEL 0x16 */
     0xc000 0 0 1 &mpc5200_pic 1 3 3
     0xc000 0 0 2 &mpc5200_pic 1 3 3
     0xc000 0 0 3 &mpc5200_pic 1 3 3
     0xc000 0 0 4 &mpc5200_pic 1 3 3>;
  clock-frequency = <0>; /* From boot loader */
  interrupts = <2 8 0 2 9 0 2 10 0>;
  bus-range = <0 0>;
  ranges = <0x42000000 0 0x80000000 0x80000000 0 0x10000000>,
    <0x02000000 0 0x90000000 0x90000000 0 0x10000000>,
    <0x01000000 0 0x00000000 0xa0000000 0 0x01000000>;
 };
};