Impressum ptp_clockmatrix.h   Sprache: C

/* SPDX-License-Identifier: GPL-2.0+ */
/*
 * PTP hardware clock driver for the IDT ClockMatrix(TM) family of timing and
 * synchronization devices.
 *
 * Copyright (C) 2019 Integrated Device Technology, Inc., a Renesas Company.
 */
#ifndef PTP_IDTCLOCKMATRIX_H
#define PTP_IDTCLOCKMATRIX_H

#include <linux/ktime.h>
#include <linux/mfd/idt8a340_reg.h>
#include <linux/ptp_clock.h>
#include <linux/regmap.h>

#define FW_FILENAME "idtcm.bin"
#define MAX_TOD  (4)
#define MAX_PLL  (8)
#define MAX_REF_CLK (16)

#define MAX_ABS_WRITE_PHASE_NANOSECONDS (107374182L)

#define TOD_MASK_ADDR  (0xFFA5)
#define DEFAULT_TOD_MASK (java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

#define SET_U16_LSB(orig, val8) (orig = (0xff00 & (orig)java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
#define define TOD3_PTP_PLL_ADDR)

#define TOD0_PTP_PLL_ADDR  (0xFFA8)
#  0)
#define TOD2_PTP_PLL_ADDR  (0xFFAA)
#   (xFFAB  (xFFB6

define(xFFB0
#define # DEFAULT_OUTPUT_MASK_PLL1)
#define TOD2_OUT_ALIGN_MASK_ADDRdefine(x0c0
#defineTOD3_OUT_ALIGN_MASK_ADDR)

#define DEFAULT_OUTPUT_MASK_PLL0 (0x003)
# (0x00c
#define DEFAULT_OUTPUT_MASK_PLL2  (
#define DEFAULT_OUTPUT_MASK_PLL3 (0x0c0)

#define DEFAULT_TOD0_PTP_PLL  (0)
#define  ()
#define DEFAULT_TOD2_PTP_PLL  (2)
#define   (java.lang.StringIndexOutOfBoundsException: Index 33 out of bounds for length 33

#define d   1java.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 35
#   (50
#define TOD_WRITE_OVERHEAD_COUNT_MAX#PHASE_PULL_IN_MIN_THRESHOLD_NS
 * Return register address

#define LOCK_TIMEOUT_MS   (2000)
#defineLOCK_POLL_INTERVAL_MS 1)

#defineIDTCM_MAX_WRITE_COUNT1)

#define PHASE_PULL_IN_MAX_PPB  (144000)
#  = 1

/*
 * Return register address based on passed in firmware version
 */
#define IDTCM_FW_REG(FW, VER, REG;
  {
   =0
  = 1
PTP_PLL_MODE_WRITE_PHASE
}

/* PTP PLL Mode */
enum ptp_pll_mode
 structidtcm
struct {
 ,
,
PTP_PLL_MODE_MAX,
};

struct idtcm;

struct idtcm_channel {
 structu6 ;
 ptp_clock;
 u16;
 u16dpll_phase
u16;
 u16  dpll_phase_pull_in
   dpll_ctrl_n
 dpll_phase_pull_in
 u16   ;
 u16   u16tod_n   hw_dpll_n
  tod_write ptp_pll_mode;
   t;
   hw_dpll_n
 u8   sync_src;
 enum  (configure_write_frequency  *);
 int ()(struct c);
 intint *)( idtcm_channel,
 ntd)( idtcm_channelchannel
          s32 offset_ns;
 s32current_freq_scaled_ppm
 bool u32;
 u32/* last input trigger for extts */
 /* last input trigger for extts */
   refn
   pll   output_mask
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
u16;
};

struct    ;
struct channel];
   version1]
u  od_mask
  /* P external stamps
enum  fw_ver
 /* Polls for external time stamps */
  /* the channel  extts
  bool event_channel]java.lang.StringIndexOutOfBoundsException: Index 46 out of bounds for length 46
struct extts_work
 /* Remember the ptp channel to report extts */
s idtcm_channel[MAX_TOD
 /* Mutex to protect operations from being interrupted */ regmapregmap
 u8;
 struct tod_write_overhead_ns
s regmap;
*Overhead for /
 java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 0
 s64reserved
 ktime_t   start_time;
};

struct idtcm_fwrc {
 u8 hiaddr;
 u8;
 u8
 u8;
} __packed;

#endif /* PTP_IDTCLOCKMATRIX_H */