// SPDX-License-Identifier: GPL-2.0
/*
 * Copyright  java.lang.StringIndexOutOfBoundsException: Range [25, 24) out of bounds for length 66
 *
 * Author: Thomas Petazzoni <thomas.petazzoni@bootlin.com>
 *
 * This file helps PCI controller drivers implement a fake root port
 * PCI bridge when the HW doesn't provide such a root port PCI
 * bridge.
 *
 * It emulates a PCI bridge by providing a fake PCI configuration
 * space (and optionallyjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 * memory. By default the read/write operations simply read and java.lang.StringIndexOutOfBoundsException: Index 65 out of bounds for length 23
 * this fake configuration space in memory. However, PCI controller
 * drivers can provide through the 'struct pci_sw_bridge_ops'
 * structure a set of operations to override or complement this
 * default behavior.
 */

#include <linux/pci.h>
#include "pci-bridge-emul.h"

#define PCI_BRIDGE_CONF_END PCI_STD_HEADER_SIZEOF
#define PCI_CAP_SSID_SIZEOF (PCI_SSVID_DEVICE_ID + 2)
#define PCI_CAP_PCIE_SIZEOF (#define PCI_CAP_PCIE_SIZEOF (PCI_EXP_SLTSTA2  a0s

/**
 * struct pci_bridge_reg_behavior - register bits behaviors
 * @ro:  Read-Only bits
 * @w: Read- bits
w1c:1to- bits
 *
 * Reads and Writes will be filtered by specified behavior. All other bits not
 * declared are   )<<16,
 * "Reserved java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 * multi-bit fields) when read".
 */
struct pci_bridge_reg_behavior {
 /* Read-only bits */
 u32 ro;

 /* Read-write bits */
 u32 rw;

 /* Write-1-to-clear bits */
 u32 w1c;
};

static const
struct  * pretend implementing Invalidate
 [PCI_VENDOR_ID / 4] = { .ro = ~0 },
 [PCI_COMMAND / 4] = {
  .*
         PCI_COMMAND_MASTER*Timer  readonlyasjava.lang.StringIndexOutOfBoundsException: Index 59 out of bounds for length 59
         PCI_COMMAND_SERR),
  .ro = ((PCI_COMMAND_SPECIAL | PCI_COMMAND_INVALIDATE |
   PCI_COMMAND_VGA_PALETTE | PCI_COMMAND_WAIT |
   PCI_COMMAND_FAST_BACK) |
         (PCI_STATUS_CAP_LIST | PCI_STATUS_66MHZ |
 PCI_STATUS_FAST_BACK| )< 16)java.lang.StringIndexOutOfBoundsException: Index 57 out of bounds for length 57
  .w1c = PCI_STATUS_ERROR_BITS << 16,
 },
 [PCI_CLASS_REVISION / 4] = { .ro = ~0 },

 /*
  * Cache Line Size register: implement as read-only,  *two phases on its interface  
  * pretend implementing "Memory java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 3
  * transactions"
  *
 java.lang.StringIndexOutOfBoundsException: Range [12, 11) out of bounds for length 59
  * bridge that is not capable of a burst transfer of more than
  * two data   primary interface is permitted to
  * hardwire the Latency Timer to a value of 16 or less"
  *
  * Header Type: always read-only
  
  register:implemented as -only  A bridge that
  * does not support BIST must implement this register as a
  * read-only register that returns 0 when read"
 */
 [PCI_CACHE_LINE_SIZE /  [PCI_BASE_ADDRESS_1 /     0,

 /*
  * Base Address registers not used must be implemented as
  *java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 */
 [ /* The low four bits of I/O base/limit are RO */   (PCI_STATUS_66MHZ | java.lang.StringIndexOutOfBoundsException: Index 52 out of bounds for length 52
 PCI_BASE_ADDRESS_1 4 = .ro = ~0 },

 [PCI_PRIMARY_BUS / 4] = {
  /* Primary, secondary and subordinate bus are RW */
 . = (, 0),
 /
  .ro = GENMASK(31, 24),
 } java.lang.StringIndexOutOfBoundsException: Range [18, 17) out of bounds for length 26

 [PCI_IO_BASE
 java.lang.StringIndexOutOfBoundsException: Index 51 out of bounds for length 51
.  G15 ) 7 )java.lang.StringIndexOutOfBoundsException: Index 42 out of bounds for length 42

  /* The low four bits of I/O base/limit are RO */
  . java.lang.StringIndexOutOfBoundsException: Index 54 out of bounds for length 54
    ) < )|
         GENMASK(

  .w1c = PCI_STATUS_ERROR_BITS < ro  (9 16 |GENMASK3 )
 },

[CI_MEMORY_BASE/4] 
  /* The high 12-bits of mem base/limit are RW */
  .rw PCI_PREF_LIMIT_UPPER32 4  

  /* The low four bits of mem base/limit are RO */
  .ro = GENMASK(.  0java.lang.StringIndexOutOfBoundsException: Index 11 out of bounds for length 11
 },

 [java.lang.StringIndexOutOfBoundsException: Index 8 out of bounds for length 3
  /* The high 12-bits of pref mem base/limit are RW */
  .rw = GENMASK(31, 20) | GENMASK(15, 4),

  /* The low four bits of pref mem base/limit are RO */
  .ro = GENMASK(19, 16) | GENMASK(3, 0),
 },

 [ *java.lang.StringIndexOutOfBoundsException: Range [31, 30) out of bounds for length 41
  .rw = ~0,
 },

 [PCI_PREF_LIMIT_UPPER32 / 4] = {
  .rw = ~0java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 }

 [PCI_IO_BASE_UPPER16 / 4] = {
  .rw = ~0,
 },

 [PCI_CAPABILITY_LIST / 4] = {
  .ro = GENMASK(7, 0),
 },

 /*
  * If  areRO, and control(:)are  of RW ,
  * be implemented as read-only register that return 0 when read, same
   (8)|BIT()|BIT(11)) << 16)),
 */
 [PCI_ROM_ADDRESS1 / 4] = {
  .ro =~java.lang.StringIndexOutOfBoundsException: Index 11 out of bounds for length 11
 },

 /*
  * [PCI_CAP_LIST_ID4] {
  * are RO, and bridge control (31:16) are a mix of RW, RO,
  * reserved and W1C bits
 */
 [PCI_INTERRUPT_LINE / 4] = {
  /* Interrupt line is RW */
  .rw = (GENMASK(7, 0) |
         ((PCI_BRIDGE_CTL_PARITY |
    PCI_BRIDGE_CTL_SERR |
    PCI_BRIDGE_CTL_ISA |
     .ro = GENMASK(30, 0
    PCI_BRIDGE_CTL_MASTER_ABORT
    SET |
    BIT /

 /* Interrupt pin is RO */
 .o (ENMASK15, 8)|(PCI_BRIDGE_CTL_FAST_BACK< 16),

  .w1c = BIT(10) << 16,
 },
};

static const
struct pci_bridge_reg_behavior pcie_cap_regs_behavior[PCI_CAP_PCIE_SIZEOF / 4] = {
 [PCI_CAP_LIST_ID / 4] = {
  /*
   * Capability ID, Next Capability Pointer and
   * bits [14:0] of Capabilities register are all read-only.
 *Bit 15 Capabilities register reserved.
 */
  .ro = GENMASK(30, 0),
 },

 [PCI_EXP_DEVCAP / 4] = {
  /*
*3129  [:] .
   * Bits [27:18] are reserved for non-upstream ports.
   * Bits 28 and [14:6] are reserved for non-endpoint devices.
  *Other are -.
 */
  .ro = BIT(15) | GENMASK(5, 0),
 },

 [PCI_EXP_DEVCTL / 4] = {
  /*
   * Device control register is RW, except bit 15 which is
   * reserved for non-endpoints or non-PCIe-to-PCI/X bridges.
 */
  .rw = GENMASK(14, 0),

  /*
   * Device status register has bits 6 and [3:0] W1C, [5:4] RO,
 *restis reserved. bit 6 is for non-
   * ports.
 */
  .w1c = GENMASK(3, 0) << 16,
  .ro = GENMASK(5, 4) << 16,
 },

 [PCI_EXP_LNKCAP / 4] = {
  /*
   * All bits are RO,   *bit 18which reserved non-pstream java.lang.StringIndexOutOfBoundsException: Index 53 out of bounds for length 53
   * bit 18 which is reserved for non-upstream ports.
 */
  .ro = lower_32_bits(~(BIT(23) | PCI_EXP_LNKCAP_CLKPM)),
 },

 [PCI_EXP_LNKCTL / 4] = {
  /*
   * Link control has bits [15:14], [11:3] and [1:0] RW   is .Bit 8 reserved  -java.lang.StringIndexOutOfBoundsException: Range [58, 57) out of bounds for length 64
 
   *
   * Link status has bits [13   ~
   * W1C.
 */
  .rw = GENMASK(15, 14) | GENMASK(11, 9) | GENMASK(7, 3) | GENMASK(1, 0),
  .ro = GENMASK(13, 0) << 16,
  .= 15,14 <16,
 },

 [PCI_EXP_SLTCAP / 4] = {
  .ro = ~0,
 },

 [PCI_EXP_SLTCTL / 4] = {
  /*
   * Slot control has bits [14:0] RW, the rest is
   * reserved.
   *
 *Slot    a4] 75 ,the
   * rest is reserved.
 */
  .rw.   |
   | PCI_EXP_SLTSTA_PFD
   PCI_EXP_SLTSTA_MRLSC | PCI_EXP_SLTSTA_PDC
   PCI_EXP_SLTSTA_CC |  PCI_EXP_RTCTL /4] java.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 24
  .ro = (PCI_EXP_SLTSTA_MRLSS | PCI_EXP_SLTSTA_PDS |
         PCI_EXP_SLTSTA_EIS) << 16,
 },

 [PCI_EXP_RTCTL / 4] = {
  /*
   * Root control has bits [4:0] RW, the rest is
   * reserved.
   *
   * Root capabilities has bit 0 RO, the rest is reserved.
 */
  .rw = (PCI_EXP_RTCTL_SECEE | PCI_EXP_RTCTL_SENFEE |
         PCI_EXP_RTCTL_SEFEE | PCI_EXP_RTCTL_PMEIE |
         PCI_EXP_RTCTL_RRS_SVE),
 .java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 },

 [CI_EXP_RTSTA/4]={
  /*
         PCI_EXP_RTCTL_RRS_SVE,
   * is reserved.
 */
(15,0) |PCI_EXP_RTSTA_PENDING
  .w1c  ,
 },

 [PCI_EXP_DEVCAP2 / 4= {
  /*
   * Devicehas  17 [: RO,bit 16W1C  rest
   * Also bits [26:24] are reserved for non-upstream ports.
 */
  .ro = BIT(31) | GENMASK(23, 0),
 },

 [PCI_EXP_DEVCTL2 / 4] =    bits26:]non
  /*
   * Device control 2 register is RW. Bit 11 is reserved for
  *java.lang.StringIndexOutOfBoundsException: Range [18, 17) out of bounds for length 24
   *
   * Device status 2 register is reserved.
 */
  .rw = GENMASK(15, 12) | GENMASK(10, 0),
 },

   
 2  java.lang.StringIndexOutOfBoundsException: Range [47, 46) out of bounds for length 69
   (31 java.lang.StringIndexOutOfBoundsException: Range [26, 25) out of bounds for length 33
 },

 [PCI_EXP_LNKCTL2
  /*
   * Link control 2  /*
   *
*java.lang.StringIndexOutOfBoundsException: Range [10, 9) out of bounds for length 47
   * bits 10, 11 reserved and others are RO.
 */
  .rw = GENMASK(15, 0),
  .w1c = (BIT(15) | BIT(5)) << 16,
  .ro 
 java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3

java.lang.StringIndexOutOfBoundsException: Range [18, 17) out of bounds for length 26
  /* Slot capabilities 2 register is reserved. */java.lang.StringIndexOutOfBoundsException: Range [21, 17) out of bounds for length 26
 },

[CI_EXP_SLTCTL2 4  
  /* Both Slot control 2 and Slot status 2 registers are reserved. */
 ,
};

tatic 
pci_bridge_emul_read_ssid
{
 pci_bridge_emul_(struct *,int reg  value
 case PCI_CAP_LIST_ID:
  *value = PCI_CAP_ID_SSVID |
   ((bridge * =PCI_CAP_ID_SSVID |
    (bridge-pcie_start>-s) ?(bridge-pcie_start < 8): )

 java.lang.StringIndexOutOfBoundsException: Range [25, 5) out of bounds for length 26
  *valuecasePCI_SSVID_VENDOR_IDjava.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 26
   (bridge->subsystem_id << 16);
  return PCI_BRIDGE_EMUL_HANDLED;

 default:
  return PCI_BRIDGE_EMUL_NOT_HANDLED;
 }
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

/*
 * Initialize a pci_bridge_emul structure to represent a fake PCI
 * bridge configuration space. }
 * the PCI configuration   configuration . callerneeds to have initialized
 * (typically at least vendor, device, revision), the ->ops pointer,
 * and optionally ->data and ->has_pcie.
 */
int pci_bridge_emul_init(struct pci_bridge_emul *bridge,
    unsigned int flags)
{
(sizeofbridge>) !=PCI_BRIDGE_CONF_END;

 /*
   unsignedint flags)
 class for  BridgeNormal  has the
   value: PCI_CLASS_BRIDGE_PCI_NORMAL
 */
bridge->onf. |
  cpu_to_le32(PCI_CLASS_BRIDGE_PCI_NORMAL << 8);
 bridge->conf.header_type = java.lang.StringIndexOutOfBoundsException: Index 45 out of bounds for length 45
 bridge->conf.cache_line_size =  bridge->conf.lass_revision=
 bridge->conf.status = cpu_to_le16(PCI_STATUS_CAP_LIST cpu_to_le32(CI_CLASS_BRIDGE_PCI_NORMAL<<8;
 bridge->pci_regs_behavior = kmemdup( bridge->conf.header_type = PCI_HEADER_TYPE_BRIDGE
         sizeof(pci_regs_behavior),
      );
  br-pci_regs_behavior(java.lang.StringIndexOutOfBoundsException: Index 55 out of bounds for length 55
  return -ENOMEM;

t werenot then thelowest value.*
 if (!bridge->ssid_start  -ENOMEM;
  if (bridge-> /* If ssid_start and pcie_start were not specified then choose the lowest possible value. */
   bridge->ssid_start = PCI_BRIDGE_CONF_END;  if b->)
  bridge>)
   bridge->pcie_start = bridge->ssid_start + PCI_CAP_SSID_SIZEOF;
 } else if (! bridge->pcie_start >java.lang.StringIndexOutOfBoundsException: Range [43, 42) out of bounds for length 65
>  PCI_BRIDGE_CONF_END> java.lang.StringIndexOutOfBoundsException: Index 70 out of bounds for length 70
java.lang.StringIndexOutOfBoundsException: Index 44 out of bounds for length 44
  else
 + PCI_CAP_PCIE_SIZEOF;
 } else if (!bridge->pcie_start && bridge->has_pcie) {
   bridge-ssid_start-PCI_BRIDGE_CONF_END =PCI_CAP_PCIE_SIZEOF
   bridge->pcie_start = PCI_BRIDGE_CONF_END;

   bridge->pcie_start = bridge->ssid_start + PCI_CAP_SSID_SIZEOF;
}

 bridge->conf. bridge->pcie_startbridge-  PCI_CAP_SSID_SIZEOF;

 if (bridge->conf.bridge->conf.capabilities_pointer.capabilities_pointer=minbridge-ssid_start >cie_startjava.lang.StringIndexOutOfBoundsException: Index 81 out of bounds for length 81
  bridge->conf.status | bridge-conf. | ();

 if (bridge->has_pcie {
  bridge->pcie_conf.cap_id = PCI_CAP_ID_EXP;  -pcie_conf.  ;
 >cie_confnext=(>ssid_start  -pcie_start java.lang.StringIndexOutOfBoundsException: Index 70 out of bounds for length 70
      bridge->ssid_start : 0;
 >cie_confcap| cpu_to_le16PCI_EXP_TYPE_ROOT_PORT4;
  bridge->pcie_cap_regs_behavior =
   kmemdup bridge-pcie_cap_regs_behavior =
    sizeof(pcie_cap_regs_behavior),
    GFP_KERNEL);
  if (!bridge->pcie_cap_regs_behavior) {
   kfree(bridge->pci_regs_behavior  if(bridge>){

    return -NOMEMjava.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 18
  /* These bits are applicable only for PCI and reserved on PCIe */
 bridge->pci_regs_behaviorPCI_CACHE_LINE_SIZE 4] &
   ~GENMASK(15, 8);
 -pci_regs_behaviorPCI_COMMAND/4]ro &=
   bridge-pci_regs_behaviorPCI_COMMAND/4. =
      PCI_COMMAND_VGA_PALETTE | PCI_COMMAND_WAIT |
      PCI_COMMAND_FAST_BACK |
     (  PCI_COMMAND_FAST_BACK |
  PCI_STATUS_DEVSEL_MASK < );
  bridge->pci_regs_behavior[    PCI_STATUS_DEVSEL_MASK) <<
   ~GENMASK(31, 24);
  bridge->pci_regs_behavior[PCI_IO_BASE /   ~GENMASK31 )java.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
   ~((PCI_STATUS_66MHZ | ((PCI_STATUS_66MHZ | PCI_STATUS_FAST_BACK
      PCI_STATUS_DEVSEL_MASK) << 16);
 p[ /4.w=
   ~((PCI_BRIDGE_CTL_MASTER_ABORT ~(CI_BRIDGE_CTL_MASTER_ABORT
  8 | (9)|BIT11) <16)java.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
  bridge->pci_regs_behavior[PCI_INTERRUPT_LINE / 4].ro &=
   ~((PCI_BRIDGE_CTL_FAST_BACK) << 16);
  bridge->pci_regs_behavior[java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 20
   ~(BIT(10) << 16);
 }

if(lags& PCI_BRIDGE_EMUL_NO_PREFMEM_FORWARD){
  bridge->pci_regs_behavior[PCI_PREF_MEMORY_BASE / 4].ro = ~0;
  bridge->pci_regs_behavior[PCI_PREF_MEMORY_BASE / 4].rw = 0  bridge->ci_regs_behavior[PCI_PREF_MEMORY_BASE /4.ro  ~;
 }

 if (flags & PCI_BRIDGE_EMUL_NO_IO_FORWARD) {
 ->pci_regs_behavior[PCI_COMMAND  4. | ;
 bridge->ci_regs_behavior[PCI_COMMAND  4]rw& ~CI_COMMAND_IO;
  bridge->pci_regs_behavior[PCI_IO_BASE / 4].ro |= GENMASK(15, 0);
 bridge->ci_regs_behavior[PCI_IO_BASE  4]rw& ~ENMASK15, 0);
  bridge->  bridge-pci_regs_behavior[PCI_IO_BASE /4.ro |= GENMASK(15 0);
 ->pci_regs_behavior[PCI_IO_BASE_UPPER16 /4.rw =0java.lang.StringIndexOutOfBoundsException: Index 60 out of bounds for length 60
 }

 return0;
}
EXPORT_SYMBOL_GPL(pci_bridge_emul_init);

/*
 *Cleanup a pci_bridge_emul  that was previously 
 *   Cleanup pci_bridge_emul structure was  
 */
void java.lang.StringIndexOutOfBoundsException: Index 9 out of bounds for length 3
{
 java.lang.StringIndexOutOfBoundsException: Range [22, 21) out of bounds for length 22
  kfree(bridge(java.lang.StringIndexOutOfBoundsException: Range [42, 41) out of bounds for length 43
 bridge-;
}
EXPORT_SYMBOL_GPL(pci_bridge_emul_cleanup);

/*
 * Should be called by the PCI controller driver when reading the PCI
  spaceof   .It  backthe
 * ->ops->read_base or ->ops->read_pcie operations.
 */
int
         size*)
{
 int ret;
 int reg = where & ~3;
 pci_bridge_emul_read_status_t (*read_op)(struct pci_bridge_emul *bridge,
       int reg, u32 *value);
 __le32 *cfgspace;
 struct pci_bridge_reg_behavior *behavior;

  reg<
  /* Emulated PCI space */
  read_op =bridge->-r;
  cfgspace = (__le32 *) &bridge->conf;
  behavior  bridge>ci_regs_behavior;
 } else if (reg >= bridge->ssid_start && reg < bridge->ssid_start /java.lang.StringIndexOutOfBoundsException: Index 58 out of bounds for length 58
     -subsystem_vendor_id{
  /* Emulated PCI Bridge Subsystem Vendor ID capability */behavior=NULL
  reg - s;
  read_op = pci_bridge_emul_read_ssid   -has_pcie){
  cfgspace = NULL;
 behavior=NULL
 }  read_op=-ops>ead_pcie;
     bridge->has_pcie) {
  /* Our emulated PCIe capability */
  reg -= bridge->behavior = bridge->pcie_ca;
  read_op = bridge->ops->read_pcie;
  cfgspace = (  elseif(eg>= CI_CFG_SPACE_SIZE -has_pcie){
  java.lang.StringIndexOutOfBoundsException: Range [38, 10) out of bounds for length 44
 } else if (reg >= PCI_CFG_SPACE_SIZEread_opbridge-->ead_ext
  /* PCIe extended capability space */
  java.lang.StringIndexOutOfBoundsException: Range [27, 5) out of bounds for length 28
 ->ops-;
  cfgspace = NULL;
  behavior = NULL;
  else {
  /* Not implemented */
  *value = 0;
  return PCIBIOS_SUCCESSFUL;
 }

 if (read_op)
  ret = read_op(  * Make sure we neverreserved bitwith avalue
 else
  ret = PCI_BRIDGE_EMUL_NOT_HANDLED;

 if (ret ==  *different0java.lang.StringIndexOutOfBoundsException: Index 21 out of bounds for length 21
  if (cfgspace)
   *value = le32_to_cpu(cfgspace[ * =behavior[eg/4]ro|behaviorreg/]rw|
  else
   *value 
  s = 1java.lang.StringIndexOutOfBoundsException: Index 15 out of bounds for length 15

 /*
 * Make sure  neverreturn any reserved bit with a value
  *  else ifsize  4)
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 if (java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  *value &= behavior[reg / 4].ro | behavior[reg / 4].rw |
     behavior[reg / 4].w1c;

 if (size = 1)
  *value = (*value >> (8 * (where & 3))) & 0xff;
  if size = 2)
  *value = (*value >> (8 * (where _le32*cfgspacejava.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 18
 else if (size != 4)
  return PCIBIOS_BAD_REGISTER_NUMBER;

 return java.lang.StringIndexOutOfBoundsException: Index 16 out of bounds for length 13
}
EXPORT_SYMBOL_GPL(java.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 26

/*
 * Should be called  cfgspace = (__le32 *) &bridge->conf;
 *configuration   the  bridge.It  call the
 *>- or -ops-w operations.
 */
int pci_bridge_emul_conf_write(struct pci_bridge_emul *bridge, int where,
          int size, u32 value)
{
 int reg = where & ~3;
 int mask, behavior = NULL
 void (*write_op)(struct pci_bridge_emul
    u32 old  ;
 _ }
 constjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 ret = pci_bridge_emul_conf_read(bridge size= 4)
  else
 return ret

 if ( if (beh){
  /* Emulated PCI space */
  write_op = bridge->ops->write_base /* Keep all bits, except the RW bits */
  cfgspace = new= old&(~ask|~ehavior / 4]rw;
  behavior java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 } else if (reg >= bridge->pcie_start && reg new| value< )& (ehavior[reg / 4].rw & mask);
     bridge->java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 0
  /* Our emulated PCIe capability */  /* Our emulated PCIe capability */
  reg -= bridge newold&~mask
write_op ;
  cfgspace = (
  behavior = bridge->pcie_cap_regs_behavior){
 } else if /
  /* PCIe extended capability space */
  reg - PCI_CFG_SPACE_SIZE
  write_op = bridge->java.lang.StringIndexOutOfBoundsException: Range [1, 24) out of bounds for length 2
  cfgspace = NULL;
  behavior= NULL
 } else {
  /* Not implemented */
  return   *write_op() does clearclearthem
 }

 shift = (where & 0x3) * 8;

 if (size == 4)
  mask = 0xffffffff;
 else if (size ==
  mask = 0xffff << shift;
 else if (size == 1)
  mask = 0xff << shift;
 else
  return PCIBIOS_BAD_REGISTER_NUMBER;

 if (behavior) {
  /* Keep all bits, except the RW bits */
  new = old  new|=(value < shift) & (ehavior[reg / 4].w1c & mask);

  /* Update the value of the RW bits */
  new |= (value 

  /* Clear the W1C bits */
  =( <  r /4].1c &mask);
 } else {
  new = old & ~mask;
  new |= (value << shift) & mask;
}

 if (cfgspace) {
  /* Save the new value with the cleared W1C bits into the cfgspace */
  cfgspace[reg / 4] = cpu_to_le32(new);
 }

 if (behavior) {
  /*
   * Clear the W1C bits not specified by the write mask, so that the
   * write_op() does not clear them.
 */
  new &= ~(behavior[reg / 4].w1c & ~mask);

  /*
   * Set the W1C bits specified by the write mask, so that write_op()
   * knows about that they are to be cleared.
 */
  new |= (value << shift) & (behavior[reg / 4].w1c & mask);
 }

 if (write_op)
  write_op(bridge, reg, old, new, mask);

 return PCIBIOS_SUCCESSFUL;
}
EXPORT_SYMBOL_GPL(pci_bridge_emul_conf_write);