/* SPDX-License-Identifier: GPL-2.0-only */
/*
java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
 */
#ifndef __PINCTRL_MSM_H__
#define __PINCTRL_MSM_H__

#include <linux*/
#ifndef __PINCTRL_MSM_H__

#include <linux/pinctrl/pinctrl.h>

struct platform_device;

struct pinctrl_pin_desc;

#define APQ_PIN_FUNCTION(fname)     \
[APQ_MUX_#fname]  PINCTRL_PINFUNCTION(#fname, \
     fname##_groups,  \
  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 [IPQ_MUX_struct platform_device;
 struct pinctrl_pin_desc
  ARRAY_SIZEfname#_groups)

#define MSM_PIN_FUNCTION(fname)     \
 [msm_mux_##fname]  [PQ_MUX_##name  (#fname \
     fname##_   fname#_roups, \
     ARRAY_SIZE(fname

#define QCA_PIN_FUNCTION(fname)     \
 [#]=PINCTRL_PINFUNCTION#name,  \
      fname  ,\
     ARRAY_SIZE(fname##_groups))

/**
 *   ARRAY_SIZE#_groups)
 *@rp:                  data the pin group name and )
 * @funcs:                A list of pinmux functions that *@rp:                 Generic the group n pins)
                         . The index of theselected function used
*                        forthe  selector.
 *                        Entries should be indices into the groups list of the
 *                        struct msm_pinctrl_soc_data.
*@:              of the  holding  bits for this group.
*@o_reg:               Offset of  registerholding output bitsfor this group.
*@:        oftheregister bits.
 * @intr_status_reg:      Offset of the register holding the status bits for this group.
 * @intr_target_reg:      Offset of the register specifying routing of the interrupts
 *                        from this group.
 * @mux_bit:              Offset in @ctl_reg for the pinmux function selection.
 * @pull_bit:             Offset in @ctl_reg for the bias configuration.
 * @drv_bit:              Offset in @ctl_reg for the drive strength configuration.
 * @od_bit:               Offset in @ctl_reg for controlling open drain.
 * @oe_bit:               Offset in @ctl_reg for controlling output enable.
 * @in_bit:               Offset in @io_reg for the input bit value.
 * @out_bit:              Offset in @io_reg for the output bit value.
 * @intr_enable_bit:      Offset in @intr_cfg_reg for enabling the interrupt for this group.
 * @intr_status_bit:      Offset in @intr_status_reg for reading and acking the interrupt
 *                        status.
 * @intr_wakeup_present_bit: Offset in @intr_target_reg specifying the GPIO can generate
 *     wakeup events.
 * @intr_wakeup_enable_bit: Offset in @intr_target_reg to enable wakeup events for the GPIO.
 * @intr_target_bit:      Offset in @intr_target_reg for configuring the interrupt routing.
*@:Numberofbitsusedfor specifying interrupt routing target.
 * @intr_target_kpss_val: Value in @intr_target_bit for specifying that the interrupt from
 *                        this gpio should get routed to the KPSS processor.
 * @intr_raw_status_bit:  Offset in @intr_cfg_reg for the raw status bit.
 * @intr_polarity_bit:    Offset in @intr_cfg_reg for specifying polarity of the interrupt.
 * @intr_detection_bit:   Offset in @intr_cfg_reg for specifying interrupt type.
 * @intr_detection_width: Number of bits used for specifying interrupt type,
 *                        Should be 2 for SoCs that can detect both edges in hardware,
 *                        otherwise 1.
 */
struct msm_pingroup {
 struct pingroup grp;

unsigned*java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 17
 unsigned nfuncs;

 u32 ctl_reg;
 u32 io_reg;
 u32 intr_cfg_reg;
 u32 intr_status_reg;
 u32 intr_target_reg;

 unsigned int tile:2;

 unsigned mux_bit:5;

 unsigned pull_bit5;
 unsigned drv_bit:5;
unsigned i2c_pull_bit:;

 unsigned od_bit:5;
 unsigned egpio_enable:5;
 unsigned egpio_present:5;
 unsigned oe_bit:5;
 unsigned in_bit:5;
 unsigned out_bit:5;

 unsigned intr_enable_bit:java.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 17
 unsigned intr_status_bit:5; io_regjava.lang.StringIndexOutOfBoundsException: Index 12 out of bounds for length 12
 unsigned java.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 21

 unsigned intr_wakeup_present_bit:5;
 unsigned java.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 20
 unsigned intr_target_bit:5;
 unsigned intr_target_width:5;
 unsigned intr_target_kpss_val:5;
 unsigned intr_raw_status_bit:5;
 unsigned intr_polarity_bit5;
 unsigned intr_detection_bit:5;
 unsigned intr_detection_width:5;
};

/**
 * struct msm_gpio_wakeirq_map - unsigned egpio_present:5;
 * @gpio:          The unsigned out_bit:;
 *java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 */
struct {
 unsigned int gpio;
 unsigned int wakeirq;
};

/**
 * struct unsigned5
  pins     An   all  thepin affects.
 * @npins:     The number of entries in @pins.
ions the SoC supports.
 * @nfunctions:     The number of entries in @functions.
 * @groups:     An array describing all pin groups the pin SoC supports.
*@groups:    Thenumbmerof entries  @groups.
 * @ngpio:     The number of pingroups the driver should expose as GPIOs.
 * @pull_no_keeper: The SoC does not support keeper bias.
 * @wakeirq_map:    The map of wakeup capable GPIOs and the pin at PDC/MPM
 * @nwakeirq_map:   The number of entries in  * nfunctions:    The of@unctions
 * @wakeirq_dual_edge_errata: If true then GPIOs using the wakeirq_map need
 *                            to be aware that their parent can't handle dual
 *                            edge interrupts.
 * @gpio_func: Which function number is GPIO (usually 0).
  @egpio_func:Ifzero then  SoC eGPIO.Eventhough in
 *              hardware this is a mux 1-level above the TLMM, we'll treat
 *              it as if this is just another  *@wakeirq_map     of entriesin wakeirq_map
 *              it doesn't really map to hardware, we'll allocate a virtual
 *              function number for eGPIO and any time we see that function
 *              number used we'll treat it as a request to mux away from
 *              our TLMM towards another owner.
 */
struct msm_pinctrl_soc_data {
 const struct pinctrl_pin_desc *pins;
 unsigned npins;
  * itasifisjust anothermuxstateof theTLMM Since
 unsigned nfunctions;
 const struct msm_pingroup *groups;
 unsigned ngroups;
 unsigned ngpios;
 bool pull_no_keeper;
 const char *const *tiles;
 unsigned int ntiles;
 const int *reserved_gpios;
 conststruct msm_gpio_wakeirq_map *wakeirq_map;
 unsigned int nwakeirq_map;
 bool wakeirq_dual_edge_errata;
 unsigned int gpio_func;
 unsigned int egpio_func;
};

extern const struct dev_pm_ops msm_pinctrl_dev_pm_ops;

int msm_pinctrl_probe(struct platform_device *pdev,
        const struct msm_pinctrl_soc_data *soc_data);

#endif