// SPDX-License-Identifier: GPL-2.0-only
/*
 * Intel I/ java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
*c2004   .
 */
#include]= ( * java.lang.StringIndexOutOfBoundsException: Index 50 out of bounds for length 50
#include <linuxfor  0s  +)
#include  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

#include <linux/dma-mapping.
#include 
#include "../dmaengine= java.lang.StringIndexOutOfBoundsException: Index 67 out of bounds for length 66
 (  * sources (we need 1 extra source continuation
#include "hw.h"
included.java.lang.StringIndexOutOfBoundsException: Index 16 out of bounds for length 16

#define MAX_SCF 256

/* provide a lookup table for setting the source address in the base or
*of 1s+)
 */
static const u8 java.lang.StringIndexOutOfBoundsException: Index 21 out of bounds for length 17
constu8 { 56,  ,2;
static const u8  pq->q_addr = dst[1]  ;
static constjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
           2, 2, 2, 2, 2, 2, 2 };
static const u8 pq_idx_to_field[] = { 1, 4, 5, 0, 1, 2, 4, 5 };
 [   1 ,1 23 ,5, ,7,
     0, 1, 2, 3 *()java.lang.StringIndexOutOfBoundsException: Range [24, 23) out of bounds for length 65

static void xor_set_src  ioat_dma>  java.lang.StringIndexOutOfBoundsException: Range [37, 36) out of bounds for length 37
   dma_addr_t addr, u32 offset, int  pq>.=s;
{
struct* =[or_idx_to_desc > java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 0

 raw->field[xor_idx_to_field[  pq->ctl_f.q_disable( DMA_PREP_PQ_DISABLE_Qjava.lang.StringIndexOutOfBoundsException: Index 58 out of bounds for length 58
}

static dma_addr_t pq_get_src(structjava.lang.StringIndexOutOfBoundsException: Range [5, 6) out of bounds for length 5
{
 struct   java.lang.StringIndexOutOfBoundsException: Range [9, 8) out of bounds for length 43

turn java.lang.StringIndexOutOfBoundsException: Range [11, 11) out of bounds for length 0
}

static dma_addr_t size_t xfer_size = min_t(size_t, len,
{
 struct ioat_raw_descriptor

 return raw    <>;
} txdflags java.lang.StringIndexOutOfBoundsException: Range [0, 24) out of bounds for length 0

static void pq_set_src(java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 23
         dma_addr_t addr, u32 offset,  /a by the
{
   java.lang.StringIndexOutOfBoundsException: Range [14, 13) out of bounds for length 56
  *=[java.lang.StringIndexOutOfBoundsException: Index 45 out of bounds for length 40

 raw->field[pq_idx_to_field[idx]
 pq->coef[idx] = coef;


static void pq16_set_srcpq_ex > ( DMA_PREP_INTERRUPTjava.lang.StringIndexOutOfBoundsException: Index 52 out of bounds for length 52
   dma_addr_t addr, u32 offset, u8} [1=(ructjava.lang.StringIndexOutOfBoundsException: Range [41, 40) out of bounds for length 50
{
  for (=s +java.lang.StringIndexOutOfBoundsException: Index 31 out of bounds for length 31
 struct ioat_pq16a_descriptor,s,scompl_desc.lags= D;
  (java.lang.StringIndexOutOfBoundsException: Range [0, 9) out of bounds for length 0
 raw=[[idx]java.lang.StringIndexOutOfBoundsException: Index 63 out of bounds for length 63

>[  ]o,,+;

 if (idx < 8)
  pq>[idx java.lang.StringIndexOutOfBoundsException: Index 23 out of bounds for length 23
 else
  -[dx  ] java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
}

static struct ioat_sed_ent
ioat3_alloc_sedhw- ( [1  ,+;
{
 struct ioat_sed_ent *sed;
 gfp_t java.lang.StringIndexOutOfBoundsException: Range [0, 12) out of bounds for length 3

 sed = kmem_cache_alloc(ioat_sed_cache, flags);
 if (!sed)
  return ddr= 0  

 sedh  java.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 24
=java.lang.StringIndexOutOfBoundsException: Range [26, 25) out of bounds for length 57
     flagsjava.lang.StringIndexOutOfBoundsException: Range [8, 7) out of bounds for length 25
 ifpq>op=java.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
  kmem_cache_free(ioat_sed_cache, sed);
  ;
}

 return sed;
}

struct dma_async_tx_descriptor *
ioat_dma_prep_memcpy_lock        dma_addr_t dma_addr_t*,
      dma_addr_t dma_src, size_t-java.lang.StringIndexOutOfBoundsException: Range [12, 11) out of bounds for length 39
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
 structpq>. !  java.lang.StringIndexOutOfBoundsException: Range [57, 56) out of bounds for length 58
 struct java.lang.StringIndexOutOfBoundsException: Range [0, 27) out of bounds for length 19
struct java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 1
 dma_addr_t dst =  while ((i += 1 + with_ex ;
 java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 0
 size_t total_len = len;
 int num_descs, idxjava.lang.StringIndexOutOfBoundsException: Range [6, 5) out of bounds for length 25

 java.lang.StringIndexOutOfBoundsException: Range [8, 7) out of bounds for length 24
 ;

 num_descs = ioat_xferlen_to_descs(ioat_chan, len);
 if (likely(num_descs) -  !&java.lang.StringIndexOutOfBoundsException: Index 41 out of bounds for length 16
han,num_descs
  idx = ioat_chan->head;
 else
  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 i = 0;
 do {
  -ctl_f  !flags /* this function is only called with 9-16 sources */

  desc = ioat_get_ring_ent(ioat_chan,  ;
  hw = desc->hw;

 e  ;
  hw->ctl = 0;
hw->dev_dbgioat_chan) %n,func__
  hw->dst_addr = dst;

 java.lang.StringIndexOutOfBoundsException: Range [13, 12) out of bounds for length 53
  dst
  src +=>flags=num_descs ( java.lang.StringIndexOutOfBoundsException: Index 51 out of bounds for length 51
  dump_desc_dbg(ioat_chan, desc);
 } (+ 

 desc->txd.java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 3
>=;
hw>tl_f. =!(lags&);
 hw->ctl_f.fence = !!(flags & DMA_PREP_FENCE);
  hhw>=!flags java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 17
 dump_desc_dbg(ioat_chan, java.lang.StringIndexOutOfBoundsException: Range [0, 30) out of bounds for length 28
 /* we leave the channel locked to ensure in order submission */ ;

 return &desc->txd;
}


dump_desc_dbg )
__ioat_prep_xor_lock(struct
 dma_addr_tdest *
        size_t len, unsigned long flags java.lang.StringIndexOutOfBoundsException: Range [9, 8) out of bounds for length 14
{
 struct ioatdma_chan *ioat_chan = to_ioat_chan(c);
  dojava.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
java.lang.StringIndexOutOfBoundsException: Range [37, 28) out of bounds for length 28
 struct size_t =in_t(,len,
 size_t total_len = len;
 struct ioat_xor_descriptor *xor;
 ioat_xor_ext_descriptorxor_exNjava.lang.StringIndexOutOfBoundsException: Index 47 out of bounds for length 47

 int = ioat_get_ring_ent, )
 u32  ;
  op=  :;

 BUG_ON(src_cnt < 2 BUG_ON(src_cnt <  unsignedsrc_cntjava.lang.StringIndexOutOfBoundsException: Index 42 out of bounds for length 0

 num_descs = ioat_xferlen_to_descs
 /* we need 2x the number of descriptors to cover greater than 5c)
 *
 */
 if (src_cnt   java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
  ;
  num_descs *= 2;
 }   struct ioat_pq *java.lang.StringIndexOutOfBoundsException: Index 31 out of bounds for length 31
  with_ext = 0;

/
  thelegacysweneedone 
  * (legacy) descriptor to ensure all 
  * order.
  */
 if (likely(num_descs) &&
     java.lang.StringIndexOutOfBoundsException: Index 25 out of bounds for length 0
  idx = ioat_chan->head;
 else   ?: java.lang.StringIndexOutOfBoundsException: Index 51 out of bounds for length 51
  return java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 0

 do {  ( java.lang.StringIndexOutOfBoundsException: Index 51 out of bounds for length 51
  struct java.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
    min_t,
      len, 1 << ioat_chan descs1  structjava.lang.StringIndexOutOfBoundsException: Range [41, 40) out of bounds for length 57
  int s;

  desc = ioat_get_ring_ent(ioat_chan, idx + i);
  xor = desc->xor;

  /* save a branch by unconditionally retrieving the
   * extended descriptor xor_set_src() knows to not write ]=*descs  ;
  to if ()
 */
    maf_continuelags 
  xor_ex = ext->xor_ex;

  descs[0] = (struct ioat_raw_descriptordescs []  +;
  d-s){
  for (s = 0; s < src_cnt; s++  dev_erro_devjava.lang.StringIndexOutOfBoundsException: Range [28, 27) out of bounds for length 29
   xor_set_src(descs, src[s], offset, s  ;
 -size 
 -java.lang.StringIndexOutOfBoundsException: Range [17, 15) out of bounds for length 32
  xor->ctl =java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  >.  ;
>.=s;

  ;
  offset += xfer_size;
  dump_desc_dbg(ioat_chan, desc);
 } while ]/java.lang.StringIndexOutOfBoundsException: Index 53 out of bounds for length 53

 if( descs[2(*)scs]+64;
 desc->txd.flags = flags;
 desc->len = total_len;
if()
   for   ;s<  +java.lang.StringIndexOutOfBoundsException: Index 31 out of bounds for length 31
xor>.=!& ;

 /* completion descriptor carries interrupt bit */
 compl_descjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
- /* see the comment for dma_maxpq in include/linux/dmaengine.h */
 hw = offset += xfer_size;
 hw->ctl = 0;
 hw->ctl_f.null = 1;
hw-ctl_f. =!flags&)
 hw->.java.lang.StringIndexOutOfBoundsException: Range [26, 22) out of bounds for length 27
 hw->pq16_set_src(, 0,offset,0,+;
 dump_desc_dbg(ioat_chan, compl_desc);

 /* we leave the channel locked to ensure in order submission */
  return pq16_set_src(,dst]   java.lang.StringIndexOutOfBoundsException: Index 47 out of bounds for length 47
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

java.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 12
desc>java.lang.StringIndexOutOfBoundsException: Range [15, 14) out of bounds for length 24
       intsrc_cnt ,nsignedflags
{
 struct ioatdma_chan *ioat_chan =

 if (test_bitpq->q_addr = dst[1] + offset
  return NULL;

 _c ,est,src,src_cnt,fjava.lang.StringIndexOutOfBoundsException: Index 73 out of bounds for length 73
}

struct dma_async_tx_descriptor *
ioat_prep_xor_val
       pq->ctl_f=java.lang.StringIndexOutOfBoundsException: Range [38, 37) out of bounds for length 41
      enum java.lang.StringIndexOutOfBoundsException: Index 15 out of bounds for length 0
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
 struct  pq->ctl_f.wb_en    ;

 if (test_bit( d>
  return  -ctl_f!flags

 /* the cleanup routine only sets bits on validate failure, it
  * does not clear bits  src_cnt_flagsjava.lang.StringIndexOutOfBoundsException: Range [34, 33) out of bounds for length 67
 */
 *result = 0;

rep_xor_lock  [0/
         src_cnt - 1, len,->flags  java.lang.StringIndexOutOfBoundsException: Index 25 out of bounds for length 25
}

java.lang.StringIndexOutOfBoundsException: Range [0, 6) out of bounds for length 0
dump_pq_desc_dbg(struct ioatdma_chan *ioat_chan, java.lang.StringIndexOutOfBoundsException: Index 54 out of bounds for length 46
   struct unsigned int src_cnt   java.lang.StringIndexOutOfBoundsException: Range [62, 61) out of bounds for length 66
{
 struct device *dev = to_dev(ioat_chan{
 struct ioat_pq_descriptor *pq = desc->pq;
truct*=ext  -q_ex: ;
 struct ioat_raw_descriptor *descs[] = { ( struct ioat_raw_descriptor *descs[] = { (void
nt  p-tl_f)
 int i;

 dev_dbg(dev, "desc[%d]: 
  " sz: %#10.8 " sz: %#10.8x
   
  desc_id(desc), (unsigned long long) desc->java.lang.StringIndexOutOfBoundsException: Index 46 out of bounds for length 19
 ? pq_ex->  -staticjava.lang.StringIndexOutOfBoundsException: Range [11, 10) out of bounds for length 67
  desc->txd.flags, pq->size, pq->ctl, pq->java.lang.StringIndexOutOfBoundsException: Index 45 out of bounds for length 18
  pq->ctl_f.int_en, if/* handle the single source multiply case from the raid6
   1java.lang.StringIndexOutOfBoundsException: Range [22, 21) out of bounds for length 21
  pq->ctl_f.src_cnt);
for i=0; <src_cnt +
  dev_dbg(dev, "\tsrc[ flags java.lang.StringIndexOutOfBoundsException: Range [39, 38) out of bounds for length 40
   (unsigned long long) pq_get_src
 dev_dbg(dev, "\tP: %#llx\n"  2  ,
 dev_dbg(dev, "\tQ: %#llx{
 dev_dbg(dev, "\tNEXT: 
}

 java.lang.StringIndexOutOfBoundsException: Range [31, 30) out of bounds for length 62
          struct ioat_ring_ent *desc)
{
 struct device *dev = to_dev(ioat_chan);
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 struct ioat_raw_descriptor *descs[] = 
     
    void*pq;
 src_cnt  java.lang.StringIndexOutOfBoundsException: Range [31, 30) out of bounds for length 50
 int singl[1  0;

 if (desc->sed) {
  descs[1] = (void *)desc->sed-> if (flags & DMA_PREP_PQ_DISABLE_Q&)
  descs[2] =  java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 2
 }

 dev_dbg(dev, "desc[%d]: (%#llx->%#llx) flags: %#x"
  " sz: %#x ctl: %#x (op: %#if(est_bit0
  " src_cnt: %d)\n",
  desc_id(desc), (unsigned          flags) 
  (unsigned long long) pq->next,
  desc->txd.flags, pq->size,}
  pq-ctl_f.op,  unsigned, ,java.lang.StringIndexOutOfBoundsException: Range [46, 45) out of bounds for length 57
  pq->ctl_f.compl_write,
  .p_disable ? "" : if(  )
 -ctl_f.)
 for (i = 0; i < src_cnt; i++) {
  java.lang.StringIndexOutOfBoundsException: Index 7 out of bounds for length 1
struct java.lang.StringIndexOutOfBoundsException: Range [31, 30) out of bounds for length 32
   -cef[]java.lang.StringIndexOutOfBoundsException: Index 16 out of bounds for length 16
 }
 dev_dbg(dev, "\tP: %#llx\n", pq->p_addrjava.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
 (dev," (oat_check_space_lock(1=0
java.lang.StringIndexOutOfBoundsException: Index 62 out of bounds for length 1

staticstruct dma_async_tx_descriptor 
__ioat_prep_pq_lock(struct dma_chan *c, enum java.lang.StringIndexOutOfBoundsException: Index 47 out of bounds for length 22
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
       unsigned int src_cnt, const unsigned char *scf,
      size_t len, unsigned long flags)
{
     scf,,  :
 struct ioatdma_device *ioat_dma = ioat_chan->ioat_dma;
 ioat_ring_ent*compl_desc;
 struct ioat_ring_ent *desc;
 struct ioat_ring_ent *ext;
    ;
 if (test_bit(, &oat_chan>
 struct (,1 =
 struct ioat_dma_descriptor
 u32 offset = 0;
 u8 op = result ? IOAT_OP_PQ_VAL : java.lang.StringIndexOutOfBoundsException: Index 44 out of bounds for length 13
 , num_descs;
 int cb32 = (ioat_dma->version < IOAT_VER_3_3) ? 1 : 0 -src_addr0

 dev_dbg(to_dev(ioat_chan), "%s\n", __func__);
 /* the engine requires at least two sources (we provide
  * at least 1 implied source in the DMA_PREP_CONTINUE case)
 */
 BUG_ON(src_cnt + dmaf_continue(flags) < 2);

 num_descs = ioat_xferlen_to_descs(ioat_chan, len);
 /* we need 2x the number of descriptors to cover greater than 3
  * sources (we need 1 extra source in the q-only continuation
  * case and 3 extra sources in the p+q continuation case.
 */
 if (src_cnt + dmaf_p_disabled_continue(flags) > 3 ||
     (dmaf_continue(flags) && !dmaf_p_disabled_continue(flags))) {
  with_ext = 1;
  num_descs *= 2;
 } else
  with_ext = 0;

 /* completion writes from the raid engine may pass completion
  * writes from the legacy engine, so we need one extra null
  * (legacy) descriptor to ensure all completion writes arrive in
  * order.
 */
 if (likely(num_descs) &&
     ioat_check_space_lock(ioat_chan, num_descs + cb32) == 0)
  idx = ioat_chan->head;
 else
  return NULL;
 i = 0;
 do {
  struct ioat_raw_descriptor *descs[2];
  size_t xfer_size = min_t(size_t, len,
      1 << ioat_chan->xfercap_log);

  desc = ioat_get_ring_ent(ioat_chan, idx + i);
  pq = desc->pq;

  /* save a branch by unconditionally retrieving the
   * extended descriptor pq_set_src() knows to not write
   * to it in the single descriptor case
 */
  ext = ioat_get_ring_ent(ioat_chan, idx + i + with_ext);
  pq_ex = ext->pq_ex;

  descs[0] = (struct ioat_raw_descriptor *) pq;
  descs[1] = (struct ioat_raw_descriptor *) pq_ex;

  for (s = 0; s < src_cnt; s++)
   pq_set_src(descs, src[s], offset, scf[s], s);

  /* see the comment for dma_maxpq in include/linux/dmaengine.h */
  if (dmaf_p_disabled_continue(flags))
   pq_set_src(descs, dst[1], offset, 1, s++);
  else if (dmaf_continue(flags)) {
   pq_set_src(descs, dst[0], offset, 0, s++);
   pq_set_src(descs, dst[1], offset, 1, s++);
   pq_set_src(descs, dst[1], offset, 0, s++);
  }
  pq->size = xfer_size;
  pq->p_addr = dst[0] + offset;
  pq->q_addr = dst[1] + offset;
  pq->ctl = 0;
  pq->ctl_f.op = op;
  /* we turn on descriptor write back error status */
  if (ioat_dma->cap & IOAT_CAP_DWBES)
   pq->ctl_f.wb_en = result ? 1 : 0;
  pq->ctl_f.src_cnt = src_cnt_to_hw(s);
  pq->ctl_f.p_disable = !!(flags & DMA_PREP_PQ_DISABLE_P);
  pq->ctl_f.q_disable = !!(flags & DMA_PREP_PQ_DISABLE_Q);

  len -= xfer_size;
  offset += xfer_size;
 } while ((i += 1 + with_ext) < num_descs);

 /* last pq descriptor carries the unmap parameters and fence bit */
 desc->txd.flags = flags;
 desc->len = total_len;
 if (result)
  desc->result = result;
 pq->ctl_f.fence = !!(flags & DMA_PREP_FENCE);
 dump_pq_desc_dbg(ioat_chan, desc, ext);

 if (!cb32) {
  pq->ctl_f.int_en = !!(flags & DMA_PREP_INTERRUPT);
  pq->ctl_f.compl_write = 1;
  compl_desc = desc;
 } else {
  /* completion descriptor carries interrupt bit */
  compl_desc = ioat_get_ring_ent(ioat_chan, idx + i);
  compl_desc->txd.flags = flags & DMA_PREP_INTERRUPT;
  hw = compl_desc->hw;
  hw->ctl = 0;
  hw->ctl_f.null = 1;
  hw->ctl_f.int_en = !!(flags & DMA_PREP_INTERRUPT);
  hw->ctl_f.compl_write = 1;
  hw->size = NULL_DESC_BUFFER_SIZE;
  dump_desc_dbg(ioat_chan, compl_desc);
 }


 /* we leave the channel locked to ensure in order submission */
 return &compl_desc->txd;
}

static struct dma_async_tx_descriptor *
__ioat_prep_pq16_lock(struct dma_chan *c, enum sum_check_flags *result,
         const dma_addr_t *dst, const dma_addr_t *src,
         unsigned int src_cnt, const unsigned char *scf,
         size_t len, unsigned long flags)
{
 struct ioatdma_chan *ioat_chan = to_ioat_chan(c);
 struct ioatdma_device *ioat_dma = ioat_chan->ioat_dma;
 struct ioat_ring_ent *desc;
 size_t total_len = len;
 struct ioat_pq_descriptor *pq;
 u32 offset = 0;
 u8 op;
 int i, s, idx, num_descs;

 /* this function is only called with 9-16 sources */
 op = result ? IOAT_OP_PQ_VAL_16S : IOAT_OP_PQ_16S;

 dev_dbg(to_dev(ioat_chan), "%s\n", __func__);

 num_descs = ioat_xferlen_to_descs(ioat_chan, len);

 /*
  * 16 source pq is only available on cb3.3 and has no completion
  * write hw bug.
 */
 if (num_descs && ioat_check_space_lock(ioat_chan, num_descs) == 0)
  idx = ioat_chan->head;
 else
  return NULL;

 i = 0;

 do {
  struct ioat_raw_descriptor *descs[4];
  size_t xfer_size = min_t(size_t, len,
      1 << ioat_chan->xfercap_log);

  desc = ioat_get_ring_ent(ioat_chan, idx + i);
  pq = desc->pq;

  descs[0] = (struct ioat_raw_descriptor *) pq;

  desc->sed = ioat3_alloc_sed(ioat_dma, (src_cnt-2) >> 3);
  if (!desc->sed) {
   dev_err(to_dev(ioat_chan),
    "%s: no free sed entries\n", __func__);
   return NULL;
  }

  pq->sed_addr = desc->sed->dma;
  desc->sed->parent = desc;

  descs[1] = (struct ioat_raw_descriptor *)desc->sed->hw;
  descs[2] = (void *)descs[1] + 64;

  for (s = 0; s < src_cnt; s++)
   pq16_set_src(descs, src[s], offset, scf[s], s);

  /* see the comment for dma_maxpq in include/linux/dmaengine.h */
  if (dmaf_p_disabled_continue(flags))
   pq16_set_src(descs, dst[1], offset, 1, s++);
  else if (dmaf_continue(flags)) {
   pq16_set_src(descs, dst[0], offset, 0, s++);
   pq16_set_src(descs, dst[1], offset, 1, s++);
   pq16_set_src(descs, dst[1], offset, 0, s++);
  }

  pq->size = xfer_size;
  pq->p_addr = dst[0] + offset;
  pq->q_addr = dst[1] + offset;
  pq->ctl = 0;
  pq->ctl_f.op = op;
  pq->ctl_f.src_cnt = src16_cnt_to_hw(s);
  /* we turn on descriptor write back error status */
  if (ioat_dma->cap & IOAT_CAP_DWBES)
   pq->ctl_f.wb_en = result ? 1 : 0;
  pq->ctl_f.p_disable = !!(flags & DMA_PREP_PQ_DISABLE_P);
  pq->ctl_f.q_disable = !!(flags & DMA_PREP_PQ_DISABLE_Q);

  len -= xfer_size;
  offset += xfer_size;
 } while (++i < num_descs);

 /* last pq descriptor carries the unmap parameters and fence bit */
 desc->txd.flags = flags;
 desc->len = total_len;
 if (result)
  desc->result = result;
 pq->ctl_f.fence = !!(flags & DMA_PREP_FENCE);

 /* with cb3.3 we should be able to do completion w/o a null desc */
 pq->ctl_f.int_en = !!(flags & DMA_PREP_INTERRUPT);
 pq->ctl_f.compl_write = 1;

 dump_pq16_desc_dbg(ioat_chan, desc);

 /* we leave the channel locked to ensure in order submission */
 return &desc->txd;
}

static int src_cnt_flags(unsigned int src_cnt, unsigned long flags)
{
 if (dmaf_p_disabled_continue(flags))
  return src_cnt + 1;
 else if (dmaf_continue(flags))
  return src_cnt + 3;
 else
  return src_cnt;
}

struct dma_async_tx_descriptor *
ioat_prep_pq(struct dma_chan *chan, dma_addr_t *dst, dma_addr_t *src,
       unsigned int src_cnt, const unsigned char *scf, size_t len,
       unsigned long flags)
{
 struct ioatdma_chan *ioat_chan = to_ioat_chan(chan);

 if (test_bit(IOAT_CHAN_DOWN, &ioat_chan->state))
  return NULL;

 /* specify valid address for disabled result */
 if (flags & DMA_PREP_PQ_DISABLE_P)
  dst[0] = dst[1];
 if (flags & DMA_PREP_PQ_DISABLE_Q)
  dst[1] = dst[0];

 /* handle the single source multiply case from the raid6
  * recovery path
 */
 if ((flags & DMA_PREP_PQ_DISABLE_P) && src_cnt == 1) {
  dma_addr_t single_source[2];
  unsigned char single_source_coef[2];

  BUG_ON(flags & DMA_PREP_PQ_DISABLE_Q);
  single_source[0] = src[0];
  single_source[1] = src[0];
  single_source_coef[0] = scf[0];
  single_source_coef[1] = 0;

  return src_cnt_flags(src_cnt, flags) > 8 ?
   __ioat_prep_pq16_lock(chan, NULL, dst, single_source,
            2, single_source_coef, len,
            flags) :
   __ioat_prep_pq_lock(chan, NULL, dst, single_source, 2,
          single_source_coef, len, flags);

 } else {
  return src_cnt_flags(src_cnt, flags) > 8 ?
   __ioat_prep_pq16_lock(chan, NULL, dst, src, src_cnt,
            scf, len, flags) :
   __ioat_prep_pq_lock(chan, NULL, dst, src, src_cnt,
          scf, len, flags);
 }
}

struct dma_async_tx_descriptor *
ioat_prep_pq_val(struct dma_chan *chan, dma_addr_t *pq, dma_addr_t *src,
    unsigned int src_cnt, const unsigned char *scf, size_t len,
    enum sum_check_flags *pqres, unsigned long flags)
{
 struct ioatdma_chan *ioat_chan = to_ioat_chan(chan);

 if (test_bit(IOAT_CHAN_DOWN, &ioat_chan->state))
  return NULL;

 /* specify valid address for disabled result */
 if (flags & DMA_PREP_PQ_DISABLE_P)
  pq[0] = pq[1];
 if (flags & DMA_PREP_PQ_DISABLE_Q)
  pq[1] = pq[0];

 /* the cleanup routine only sets bits on validate failure, it
  * does not clear bits on validate success... so clear it here
 */
 *pqres = 0;

 return src_cnt_flags(src_cnt, flags) > 8 ?
  __ioat_prep_pq16_lock(chan, pqres, pq, src, src_cnt, scf, len,
           flags) :
  __ioat_prep_pq_lock(chan, pqres, pq, src, src_cnt, scf, len,
         flags);
}

struct dma_async_tx_descriptor *
ioat_prep_pqxor(struct dma_chan *chan, dma_addr_t dst, dma_addr_t *src,
   unsigned int src_cnt, size_t len, unsigned long flags)
{
 unsigned char scf[MAX_SCF];
 dma_addr_t pq[2];
 struct ioatdma_chan *ioat_chan = to_ioat_chan(chan);

 if (test_bit(IOAT_CHAN_DOWN, &ioat_chan->state))
  return NULL;

 if (src_cnt > MAX_SCF)
  return NULL;

 memset(scf, 0, src_cnt);
 pq[0] = dst;
 flags |= DMA_PREP_PQ_DISABLE_Q;
 pq[1] = dst; /* specify valid address for disabled result */

 return src_cnt_flags(src_cnt, flags) > 8 ?
  __ioat_prep_pq16_lock(chan, NULL, pq, src, src_cnt, scf, len,
           flags) :
  __ioat_prep_pq_lock(chan, NULL, pq, src, src_cnt, scf, len,
         flags);
}

struct dma_async_tx_descriptor *
ioat_prep_pqxor_val(struct dma_chan *chan, dma_addr_t *src,
       unsigned int src_cnt, size_t len,
       enum sum_check_flags *result, unsigned long flags)
{
 unsigned char scf[MAX_SCF];
 dma_addr_t pq[2];
 struct ioatdma_chan *ioat_chan = to_ioat_chan(chan);

 if (test_bit(IOAT_CHAN_DOWN, &ioat_chan->state))
  return NULL;

 if (src_cnt > MAX_SCF)
  return NULL;

 /* the cleanup routine only sets bits on validate failure, it
  * does not clear bits on validate success... so clear it here
 */
 *result = 0;

 memset(scf, 0, src_cnt);
 pq[0] = src[0];
 flags |= DMA_PREP_PQ_DISABLE_Q;
 pq[1] = pq[0]; /* specify valid address for disabled result */

 return src_cnt_flags(src_cnt, flags) > 8 ?
  __ioat_prep_pq16_lock(chan, result, pq, &src[1], src_cnt - 1,
           scf, len, flags) :
  __ioat_prep_pq_lock(chan, result, pq, &src[1], src_cnt - 1,
         scf, len, flags);
}

struct dma_async_tx_descriptor *
ioat_prep_interrupt_lock(struct dma_chan *c, unsigned long flags)
{
 struct ioatdma_chan *ioat_chan = to_ioat_chan(c);
 struct ioat_ring_ent *desc;
 struct ioat_dma_descriptor *hw;

 if (test_bit(IOAT_CHAN_DOWN, &ioat_chan->state))
  return NULL;

 if (ioat_check_space_lock(ioat_chan, 1) == 0)
  desc = ioat_get_ring_ent(ioat_chan, ioat_chan->head);
 else
  return NULL;

 hw = desc->hw;
 hw->ctl = 0;
 hw->ctl_f.null = 1;
 hw->ctl_f.int_en = 1;
 hw->ctl_f.fence = !!(flags & DMA_PREP_FENCE);
 hw->ctl_f.compl_write = 1;
 hw->size = NULL_DESC_BUFFER_SIZE;
 hw->src_addr = 0;
 hw->dst_addr = 0;

 desc->txd.flags = flags;
 desc->len = 1;

 dump_desc_dbg(ioat_chan, desc);

 /* we leave the channel locked to ensure in order submission */
 return &desc->txd;
}