Quelle  armada-7040-db.dts   Sprache: unbekannt

// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
/*
 * Copyright (C) 2016 Marvell Technology Group Ltd.
 *
 * Device Tree file for Marvell Armada 7040 Development board platform
 */

#include <dt-bindings/gpio/gpio.h>
#include "armada-7040.dtsi"

/ {
 model = "Marvell Armada 7040 DB board";
 compatible = "marvell,armada7040-db", "marvell,armada7040",
       "marvell,armada-ap806-quad", "marvell,armada-ap806";

 chosen {
  stdout-path = "serial0:115200n8";
 };

 memory@0 {
  device_type = "memory";
  reg = <0x0 0x0 0x0 0x80000000>;
 };

 aliases {
  ethernet0 = &cp0_eth0;
  ethernet1 = &cp0_eth1;
  ethernet2 = &cp0_eth2;
 };

 cp0_exp_usb3_0_current_regulator: gpio-regulator {
  compatible = "regulator-gpio";
  regulator-name = "cp0-usb3-0-current-regulator";
  regulator-type = "current";
  regulator-min-microamp = <500000>;
  regulator-max-microamp = <900000>;
  gpios = <&expander0 4 GPIO_ACTIVE_HIGH>;
  states = <500000 0x0
     900000 0x1>;
  enable-active-high;
  gpios-states = <0>;
 };

 cp0_exp_usb3_1_current_regulator: gpio-regulator {
  compatible = "regulator-gpio";
  regulator-name = "cp0-usb3-1-current-regulator";
  regulator-type = "current";
  regulator-min-microamp = <500000>;
  regulator-max-microamp = <900000>;
  gpios = <&expander0 5 GPIO_ACTIVE_HIGH>;
  states = <500000 0x0
     900000 0x1>;
  enable-active-high;
  gpios-states = <0>;
 };

 cp0_reg_usb3_0_vbus: cp0-usb3-0-vbus {
  compatible = "regulator-fixed";
  regulator-name = "usb3h0-vbus";
  regulator-min-microvolt = <5000000>;
  regulator-max-microvolt = <5000000>;
  enable-active-high;
  gpio = <&expander0 0 GPIO_ACTIVE_HIGH>;
  vin-supply = <&cp0_exp_usb3_0_current_regulator>;
 };

 cp0_reg_usb3_1_vbus: cp0-usb3-1-vbus {
  compatible = "regulator-fixed";
  regulator-name = "usb3h1-vbus";
  regulator-min-microvolt = <5000000>;
  regulator-max-microvolt = <5000000>;
  enable-active-high;
  gpio = <&expander0 1 GPIO_ACTIVE_HIGH>;
  vin-supply = <&cp0_exp_usb3_1_current_regulator>;
 };
};

&i2c0 {
 status = "okay";
 clock-frequency = <100000>;
};

&spi0 {
 status = "okay";

 flash@0 {
  compatible = "jedec,spi-nor";
  reg = <0>;
  spi-max-frequency = <10000000>;

  partitions {
   compatible = "fixed-partitions";
   #address-cells = <1>;
   #size-cells = <1>;

   partition@0 {
    label = "U-Boot";
    reg = <0 0x200000>;
   };
   partition@400000 {
    label = "Filesystem";
    reg = <0x200000 0xce0000>;
   };
  };
 };
};

&uart0 {
 status = "okay";
 pinctrl-0 = <&uart0_pins>;
 pinctrl-names = "default";
};


&cp0_pcie2 {
 status = "okay";
 phys = <&cp0_comphy5 2>;
 phy-names = "cp0-pcie2-x1-phy";
};

&cp0_i2c0 {
 status = "okay";
 clock-frequency = <100000>;

 expander0: pca9555@21 {
  compatible = "nxp,pca9555";
  gpio-controller;
  #gpio-cells = <2>;
  reg = <0x21>;
  /*
   * IO0_0: USB3_PWR_EN0 IO1_0: USB_3_1_Dev_Detect
   * IO0_1: USB3_PWR_EN1 IO1_1: USB2_1_current_limit
   * IO0_2: DDR3_4_Detect IO1_2: Hcon_IO_RstN
   * IO0_3: USB2_DEVICE_DETECT
   * IO0_4: GPIO_0 IO1_4: SD_Status
   * IO0_5: GPIO_1 IO1_5: LDO_5V_Enable
   * IO0_6: IHB_5V_Enable IO1_6: PWR_EN_eMMC
   * IO0_7:  IO1_7: SDIO_Vcntrl
   */
 };
};

&cp0_nand_controller {
 /*
  * SPI on CPM and NAND have common pins on this board. We can
  * use only one at a time. To enable the NAND (which will
  * disable the SPI), the "status = "okay";" line have to be
  * added here.
  */
 pinctrl-0 = <&nand_pins>, <&nand_rb>;
 pinctrl-names = "default";

 nand@0 {
  reg = <0>;
  label = "pxa3xx_nand-0";
  nand-rb = <0>;
  nand-on-flash-bbt;
  nand-ecc-strength = <4>;
  nand-ecc-step-size = <512>;

  partitions {
   compatible = "fixed-partitions";
   #address-cells = <1>;
   #size-cells = <1>;

   partition@0 {
    label = "U-Boot";
    reg = <0 0x200000>;
   };

   partition@200000 {
    label = "Linux";
    reg = <0x200000 0xe00000>;
   };

   partition@1000000 {
    label = "Filesystem";
    reg = <0x1000000 0x3f000000>;
   };

  };
 };
};

&cp0_spi1 {
 status = "okay";

 flash@0 {
  compatible = "jedec,spi-nor";
  reg = <0x0>;
  spi-max-frequency = <20000000>;

  partitions {
   compatible = "fixed-partitions";
   #address-cells = <1>;
   #size-cells = <1>;

   partition@0 {
    label = "U-Boot";
    reg = <0x0 0x200000>;
   };

   partition@400000 {
    label = "Filesystem";
    reg = <0x200000 0xe00000>;
   };
  };
 };
};

&cp0_sata0 {
 status = "okay";

 sata-port@1 {
  phys = <&cp0_comphy3 1>;
  status = "okay";
 };
};

&cp0_utmi {
 status = "okay";
};

&cp0_comphy1 {
 cp0_usbh0_con: connector {
  compatible = "usb-a-connector";
  phy-supply = <&cp0_reg_usb3_0_vbus>;
 };
};

&cp0_usb3_0 {
 phys = <&cp0_comphy1 0>, <&cp0_utmi0>;
 phy-names = "cp0-usb3h0-comphy", "utmi";
 dr_mode = "host";
 status = "okay";
};

&cp0_comphy4 {
 cp0_usbh1_con: connector {
  compatible = "usb-a-connector";
  phy-supply = <&cp0_reg_usb3_1_vbus>;
 };
};

&cp0_usb3_1 {
 phys = <&cp0_comphy4 1>, <&cp0_utmi1>;
 phy-names = "cp0-usb3h1-comphy", "utmi";
 dr_mode = "host";
 status = "okay";
};

&ap_sdhci0 {
 status = "okay";
 bus-width = <4>;
 no-1-8-v;
 non-removable;
};

&cp0_sdhci0 {
 status = "okay";
 bus-width = <4>;
 no-1-8-v;
 cd-gpios = <&expander0 12 GPIO_ACTIVE_LOW>;
};

&cp0_mdio {
 status = "okay";

 phy0: ethernet-phy@0 {
  reg = <0>;
 };
 phy1: ethernet-phy@1 {
  reg = <1>;
 };
};

&cp0_ethernet {
 status = "okay";
};

&cp0_eth0 {
 status = "okay";
 /* Network PHY */
 phy-mode = "10gbase-r";
 /* Generic PHY, providing serdes lanes */
 phys = <&cp0_comphy2 0>;

 fixed-link {
  speed = <10000>;
  full-duplex;
 };
};

&cp0_eth1 {
 status = "okay";
 /* Network PHY */
 phy = <&phy0>;
 phy-mode = "sgmii";
 /* Generic PHY, providing serdes lanes */
 phys = <&cp0_comphy0 1>;
};

&cp0_eth2 {
 status = "okay";
 phy = <&phy1>;
 phy-mode = "rgmii-id";
};