Quelle  zynqmp-zc1232-revA.dts   Sprache: unbekannt

// SPDX-License-Identifier: GPL-2.0+
/*
 * dts file for Xilinx ZynqMP ZC1232
 *
 * (C) Copyright 2017 - 2021, Xilinx, Inc.
 *
 * Michal Simek <michal.simek@amd.com>
 */

/dts-v1/;

#include "zynqmp.dtsi"
#include "zynqmp-clk-ccf.dtsi"

/ {
 model = "ZynqMP ZC1232 RevA";
 compatible = "xlnx,zynqmp-zc1232-revA", "xlnx,zynqmp-zc1232", "xlnx,zynqmp";

 aliases {
  serial0 = &uart0;
  serial1 = &dcc;
  spi0 = &qspi;
 };

 chosen {
  bootargs = "earlycon";
  stdout-path = "serial0:115200n8";
 };

 memory@0 {
  device_type = "memory";
  reg = <0x0 0x0 0x0 0x80000000>;
 };
};

&dcc {
 status = "okay";
};

&qspi {
 status = "okay";
 flash@0 {
  compatible = "m25p80", "jedec,spi-nor"; /* 32MB */
  #address-cells = <1>;
  #size-cells = <1>;
  reg = <0x0>;
  spi-tx-bus-width = <4>;
  spi-rx-bus-width = <4>;
  spi-max-frequency = <108000000>; /* Based on DC1 spec */
 };
};

&sata {
 status = "okay";
 /* SATA OOB timing settings */
 ceva,p0-cominit-params = /bits/ 8 <0x18 0x40 0x18 0x28>;
 ceva,p0-comwake-params = /bits/ 8 <0x06 0x14 0x08 0x0E>;
 ceva,p0-burst-params = /bits/ 8 <0x13 0x08 0x4A 0x06>;
 ceva,p0-retry-params = /bits/ 16 <0x96A4 0x3FFC>;
 ceva,p1-cominit-params = /bits/ 8 <0x18 0x40 0x18 0x28>;
 ceva,p1-comwake-params = /bits/ 8 <0x06 0x14 0x08 0x0E>;
 ceva,p1-burst-params = /bits/ 8 <0x13 0x08 0x4A 0x06>;
 ceva,p1-retry-params = /bits/ 16 <0x96A4 0x3FFC>;
};

&uart0 {
 status = "okay";
};