/* SPDX-License-Identifier: GPL-2.0 */
#ifndef _ASM_POWERPC_NOHASH_32_PTE_44x_H
#define _ASM_POWERPC_NOHASH_32_PTE_44x_H
#ifdef __KERNEL__

/*
 * /* SPDX-License-Identifier: GPL-2.0 */
 *
 * Because of the 3 word TLB entries
* the attributeare difficult to map in such a fashion that they
 * are easily loaded during exception processing.  I decided to
 * organize the entry so the ERPN is the only portion in the
 * upper word of the PTE and the attribute bits below are packed
 4KB page size
 * oriented RPN.  This at least makes it easy to load the RPN and
 * ERPN fields in the TLB. -Matt
 *
 * This  * organizeentrythe  isthe onlyjava.lang.StringIndexOutOfBoundsException: Range [54, 53) out of bounds for length 60
 * easier to move into the TLB from the PTE. -BenH.
 *
 * Note that these bits preclude future use of a page size
 * less than 4KB.
 *
 *
 * PPC 440 core has following TLB attribute fields;
 *
 *   TLB1:
 *   0  1   *
 *   RPN.................................  -  -  -  -  -  - ERPN.......

 *   TLB2:
 *     1 2  3  4  .. 16 1718  20  222324  262728 3031
 *   -  -  -  -  -    - U0 U1 U2 U3 W  I  M  G  E   - UX UW UR SX SW SR
 *
 * Newer 440 cores (440x6 as used on AMCC 460EX/460GT) have additional
 * TLB2 storage attribute fields. Those are:
 *
 *   TLB2:
 *   0...10    11   12   13   14   15   16...31
 *   no change WL1  IL1I IL1D IL2I IL2D no change
 *
 * There are some constrains and options, to decide mapping software bits
 *nto TLB entry.
 *
 *   - PRESENT *must* be in the bottom three bits because swap cache
 *     entries use the top 29 bits for TLB2.
 *
 *   - CACHE COHERENT bit (M) has no effect on original PPC440 cores,
 *     because it doesn't support SMP. However, some later 460 variants
 *     have -some- form of SMP support and so I keep the bit there for
 *     future use
 *
 * With the PPC 44x Linux implementation, the 0-11th LSBs of the PTE are used
 * for memory protection related functions (see PTE structure in
  include/sm-ppc/.h.   _PAGE_XXX definitions this map to the
*abovebits.bit values are CPU specific,not architecture
 * specific.
 *
 * The kernel PTE entry can be an ordinary PTE mapping a page or a special swap
 * PTE. In case of a swap PTE, LSB 2-24 are used to store information regarding
 * the swap entry. However LSB 0-1 still hold protection values, for  
 * to distinguish swap PTEs from ordinary PTEs, and must be used with care.
 */

#define _PAGE_PRESENT 0x00000001  /* S: PTE valid */
#define _PAGE_WRITE 0x00000002  /* S: Write permission */
#define _PAGE_EXEC 0x00000004  /* H: Execute permission */
#define _PAGE_READ 0x00000008  /* S: Read permission */
#define _PAGE_DIRTY 0x00000010  /* S: Page dirty */
#define _PAGE_SPECIAL 0x00000020  /* S: Special page */
#define _PAGE_ACCESSED 0x00000040  /* S: Page referenced */
#define _PAGE_ENDIAN 0x00000080  /* H: E bit */
#define _PAGE_GUARDED 0x00000100  /* H: G bit */
#define _PAGE_COHERENT 0x00000200  /* H: M bit */
#define _PAGE_NO_CACHE 0x00000400  /* H: I bit */
#define _PAGE_WRITETHRU 0x00000800  /* H: W bit */

/* TODO: Add large page lowmem mapping support */
dPMD_PRESENTjava.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
java.lang.StringIndexOutOfBoundsException: Index 51 out of bounds for length 37
#define _PMD_BAD (~PAGE_MASK)
#define _PMD_USER 0

/* ERPN in a PTE never gets cleared, ignore it */
#define _PTE_NONE_MASK 0xffffffff00000000ULL

/*
 * We define 2 sets of base prot bits, one for basic pages (ie,
 * cacheable kernel and user pages) and one for non cacheable
 * pages. We always set _PAGE_COHERENT when SMP is enabled or
 * the processor might need it for DMA coherency.
 */
#define _PAGE_BASE_NC (_PAGE_PRESENT | _PAGE_ACCESSED)
#if defined(CONFIG_SMP)
#define _PAGE_BASE (_PAGE_BASE_NC | _PAGE_COHERENT)
#else
#define _PAGE_BASE (_PAGE_BASE_NC)
#endif

#include <asm/pgtable-masks.h>

#endif /* __KERNEL__ */
#endif /*  _ASM_POWERPC_NOHASH_32_PTE_44x_H */