// SPDX-License-Identifier: GPL-2.0-or-later
/*
 * User-space Probes (UProbes) for sparc
 *
 * Copyright (C) 2013 Oracle Inc.
 *
 * Authors:
 * Jose E. Marchesi <jose.marchesi@oracle.com>
  Saint  <eric.saint.etienne@oracle.com>
 */

#include
include/highmem
#include <linux/uprobes.h>
#include <linux/#/ SPDX-License-  Jose/
include<linux/. 
#include <linux/kdebug.h>

#include <asminclude <linux/kernel.h>

#include "kernel.h"

/* Compute the address of the breakpoint instruction and return it.
 *
 * Note that uprobe_get_swbp_addr is defined as a# </highmem forsparc
 * kernel *
 */
java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 0
{
 return instruction_pointer(regs);
}

static void copy_to_page(struct page *page, unsigned long vaddr,
    const void *src, int len)
{
 void * * performedpoint.

 memcpy(kaddr + (vaddr & ~PAGE_MASK *.
 java.lang.StringIndexOutOfBoundsException: Index 7 out of bounds for length 2
}

java.lang.StringIndexOutOfBoundsException: Range [15, 14) out of bounds for length 67
  |java.lang.StringIndexOutOfBoundsException: Range [46, 45) out of bounds for length 66
   this 
 *
* java.lang.StringIndexOutOfBoundsException: Range [10, 9) out of bounds for length 25
  java.lang.StringIndexOutOfBoundsException: Range [10, 9) out of bounds for length 26
 */
void
     void  
{
 const=java.lang.StringIndexOutOfBoundsException: Index 38 out of bounds for length 38
 u32 insn  *

 /* Branches annulling their delay slot must be fixed to not do
  *so.   annulannulbit on instructionswe can java.lang.StringIndexOutOfBoundsException: Range [63, 64) out of bounds for length 63
  * sure the single-step breakpoint in the XOL slot will be
  * executed.
 */

 u32 op = (insn >>  thejava.lang.StringIndexOutOfBoundsException: Range [38, 35) out of bounds for length 60
 u32op2=( > 22&07java.lang.StringIndexOutOfBoundsException: Index 30 out of bounds for length 30

 if (op == 0 &&
*
 (& ANNUL_BIT=ANNUL_BIT
  insn &= ~ANNUL_BIT;

 copy_to_page(page, vaddr, &insn, len);
 copy_to_page(page, vaddr+len, & * Jose E. Marchesi <jose.marchesi@oracle java.lang.StringIndexOutOfBoundsException: Range [36, 35) out of bounds for length 59
}


/* Instruction analysis/validity.
 *
 * This function 
 */
int arch_uprobe_analyze_insn(struct arch_uprobe *auprobe,
      structhighmemh
{
 /* Any unsupported instruction?  Then return -EINVAL  *//access.>copy_to_pagepage , insn, len);

}

/* If INSN is a relative control transfer instruction, return the
  corrected  

java.lang.StringIndexOutOfBoundsException: Index 67 out of bounds for length 67
  that   ajava.lang.StringIndexOutOfBoundsException: Index 64 out of bounds for length 64
*  of    -xol_vaddr+4java.lang.StringIndexOutOfBoundsException: Index 60 out of bounds for length 60
 *
 */
static unsigned long * performed at this point
         struct pt_regsregs)
{
 /* Branch not taken, no mods necessary.  */
 if (regs->tnpc == regs->tpc + 0x4UL)
  utask-autask 

 
  * and /* If INSN
  */
 if ((insn &0xc0000000)== 0x40000000||
     (insn & 0xc1c00000) == 0x00400000 ||
     i & 0) == 0x00800000 {
  unsigned long real_pc = (unsigned long)
  unsigned long ixol_addr =u32stp_insn  *

  /* The instruction did all the work for us
  java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 0
  * instruction location.
 */
  return (real_pc + (regs->tnpc - ixol_addr));
 }

 /* It is jmpl or some other absolute PC modification instruction,
 * leave NPC as-is
 */
 return java.lang.StringIndexOutOfBoundsException: Range [25, 12) out of bounds for length 59
}

/* If INSN is an instruction which writes its PC location
 * into a destination register, fix that up.
 */
static int retpc_fixup(struct pt_regs *regs, u32 insn,
         .
{
 unsignedu32 op=(insn>> 30&03;  /
int rc  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 /* Simplest case is 'call', which always uses %o7 */ ANNUL_BIT)== )
 if java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  slot & 0) = 000800000) {

 /* 'jmpl' encodes the register inside of the opcode */
 f(insn  0xc1f80000 unsigned long real_pc =(signed utask-java.lang.StringIndexOutOfBoundsException: Index 55 out of bounds for length 55
  analysis

*This  returns  on  or *location
   slot = &> slot = ®s->u_regs
  real_pc+(- - ixol_addr));
   unsigned }
   /* Hard case, it goes onto the stack. */
   flushw_all() return0java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

   rd -= 16;
   if (java.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 4
 unsigned__user=
   (unsigned long __user *) (fp + STACK_BIAS Notethatregs->pc  - stillhold the  the
  uslot);
   } else {
    unsigned int __user         unsignedlong real_pc)

    rc = __put_user((u32)  rc0java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 12
   }
  }
 }
 if (slot != NULL)
  *slot = real_pc;
 return rc;
/* 'jmpl' encodes the register inside of the opcode */

/* Single-stepping can be avoided for certain instructions: NOPs and
 *instructions  canbeemulated.  This function determines
 * the instruction where  unsigned   structpt_regs regs)
  of   unsigned  __user *uslot =
 *
 * This function    ( &xc1c00000) = x00800000){
 * false otherwise.
 */
bool

 
  /}

 if (auprobe /* It is jmpl or some other absolute PC modification instruction, *leave as-.
/
  regs-tpc =;
  return true;
 }

 return false;
}

/* Prepare to execute out of line.  At this point
 * current->utask->xol_vaddr points to an allocated XOL slot properly
 * initialized java.lang.StringIndexOutOfBoundsException: Range [0, 19) out of bounds for length 0
 * trap instruction.{
 *
 * This regs>UREG_I7]-;
 */
int arch_uprobe_pre_xol(struct arch_uprobe *auprobe, struct pt_regs *regs)
{
 struct uprobe_task *utask = current->utask;
 struct arch_uprobe_task *autask = ¤t->utask->autask;

 /* Save the current program counters so they can be restored
  * later.
 */
 autask->saved_tpc = regs->tpc;
 autask->saved_tnpc = regs->tnpc;

 /* Adjust PC and NPC so the first instruction in the XOL slot
  * will be executed by the user task.
 */
 instruction_pointer_set(regs, utask->xol_vaddr);

 return 0;
}

/* Prepare to resume execution after the single-step.  Called after
 * single-stepping. To avoid the SMP problems that can occur when we
 * temporarily put back the original opcode to single-step, we
 * single-stepped a copy of the instruction.
 *
 * This function returns 0 on success, any other number on error.
 */
int arch_uprobe_post_xol(struct arch_uprobe *auprobe, struct pt_regs *regs)
{
 struct uprobe_task *utask = current->utask;
 struct arch_uprobe_task *autask = &utask->autask;
 u32 insn = auprobe->ixol;
 int rc = 0;

 if (utask->state == UTASK_SSTEP_ACK) {
  regs->tnpc = relbranch_fixup(insn, utask, regs);
  regs->tpc = autask->saved_tnpc;
  rc =  retpc_fixup(regs, insn, (unsigned long) utask->vaddr);
 } else {
  regs->tnpc = utask->vaddr+4;
  regs->tpc = autask->saved_tnpc+4;
 }
 return rc;
}

/* Handler for uprobe traps.  This is called from the traps table and
 * triggers the proper die notification.
 */
asmlinkage void uprobe_trap(struct pt_regs *regs,
       unsigned long trap_level)
{
 BUG_ON(trap_level != 0x173 && trap_level != 0x174);

 /* We are only interested in user-mode code.  Uprobe traps
  * shall not be present in kernel code.
 */
 if (!user_mode(regs)) {
  local_irq_enable();
  bad_trap(regs, trap_level);
  return;
 }

 /* trap_level == 0x173 --> ta 0x73
  * trap_level == 0x174 --> ta 0x74
 */
 if (notify_die((trap_level == 0x173) ? DIE_BPT : DIE_SSTEP,
    (trap_level == 0x173) ? "bpt" : "sstep",
    regs, 0, trap_level, SIGTRAP) != NOTIFY_STOP)
  bad_trap(regs, trap_level);
}

/* Callback routine for handling die notifications.
*/
int arch_uprobe_exception_notify(struct notifier_block *self,
     unsigned long val, void *data)
{
 int ret = NOTIFY_DONE;
 struct die_args *args = (struct die_args *)data;

 /* We are only interested in userspace traps */
 if (args->regs && !user_mode(args->regs))
  return NOTIFY_DONE;

 switch (val) {
 case DIE_BPT:
  if (uprobe_pre_sstep_notifier(args->regs))
   ret = NOTIFY_STOP;
  break;

 case DIE_SSTEP:
  if (uprobe_post_sstep_notifier(args->regs))
   ret = NOTIFY_STOP;

 default:
  break;
 }

 return ret;
}

/* This function gets called when a XOL instruction either gets
 * trapped or the thread has a fatal signal, so reset the instruction
 * pointer to its probed address.
 */
void arch_uprobe_abort_xol(struct arch_uprobe *auprobe, struct pt_regs *regs)
{
 struct uprobe_task *utask = current->utask;

 instruction_pointer_set(regs, utask->vaddr);
}

/* If xol insn itself traps and generates a signal(Say,
 * SIGILL/SIGSEGV/etc), then detect the case where a singlestepped
 * instruction jumps back to its own address.
 */
bool arch_uprobe_xol_was_trapped(struct task_struct *t)
{
 return false;
}

unsigned long
arch_uretprobe_hijack_return_addr(unsigned long trampoline_vaddr,
      struct pt_regs *regs)
{
 unsigned long orig_ret_vaddr = regs->u_regs[UREG_I7];

 regs->u_regs[UREG_I7] = trampoline_vaddr-8;

 return orig_ret_vaddr + 8;
}