/*
 * Copyright 2020 Advanced Micro Devices, Inc.
 *
 * Permission is hereby granted, free of charge, to any person obtaining a
 * copy of this software and associated java.lang.StringIndexOutOfBoundsException: Index 44 out of bounds for length 31
  java.lang.StringIndexOutOfBoundsException: Range [22, 20) out of bounds for length 22
*rights ,,merge, ,sublicense
  / sell copies of the Softwareto the
 * Software is furnished to do so *java.lang.StringIndexOutOfBoundsException: Range [35, 34) out of bounds for length 87
 *
 * The above copyright notice and this permission notice shall be included in
 * all copies or substantial portions of the   uint8_t panel_inst,uint32_t*,constboolis_start const  pr_residency_mode mode;
 java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
 * ;
 ,  NOTjava.lang.StringIndexOutOfBoundsException: Range [38, 37) out of bounds for length 75
 FORPARTICULAR  IN 
 * THE COPYRIGHT HOLDER(S
* OTHER LIABILITY  java.lang.StringIndexOutOfBoundsException: Range [34, 33) out of bounds for length 72
 * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
 * OTHER DEALINGS IN THE SOFTWARE.
 *
 * Authors: AMD
 *
 */

#ifndef __DCN30_DCCG_H__
#define __void (*replay_enables dmub_replaydmub, enablebool,

#include "dcn20/dcn20_dccg.h"


#define DCCG_REG_LIST_DCN30() \
 ()\
 DCCG_SRII,, 0),\
 DCCG_SRII(PIXEL_RATE_CNTL, OTG, 2),\
 DCCG_SRII(PIXEL_RATE_CNTL, OTG, 3),\
 DCCG_SRII(PIXEL_RATE_CNTL, OTG, 4),\
 DCCG_SRII(PIXEL_RATE_CNTL, OTG, 5),\
 SR(PHYASYMCLK_CLOCK_CNTL),\
 SR(PHYBSYMCLK_CLOCK_CNTL),\
 SR(PHYCSYMCLK_CLOCK_CNTL)

#define DCCG_MASK_SH_LIST_DCN3(mask_sh) \
 DCCG_MASK_SH_LIST_DCN2(mask_sh),\
 DCCG_SF(HDMICHARCLK0_CLOCK_CNTL, HDMICHARCLK0_EN, mask_sh),\
 DCCG_SF(HDMICHARCLK0_CLOCK_CNTL, HDMICHARCLK0_SRC_SEL, mask_sh),\
 DCCG_SF(PHYASYMCLK_CLOCK_CNTL, PHYASYMCLK_FORCE_EN, mask_sh),\
 DCCG_SF(PHYASYMCLK_CLOCK_CNTL, PHYASYMCLK_FORCE_SRC_SEL, mask_sh),\
 DCCG_SF(PHYBSYMCLK_CLOCK_CNTL, PHYBSYMCLK_FORCE_EN, mask_sh),\
 DCCG_SF(PHYBSYMCLK_CLOCK_CNTL, PHYBSYMCLK_FORCE_SRC_SEL, mask_sh),\
 DCCG_SF(PHYCSYMCLK_CLOCK_CNTL, PHYCSYMCLK_FORCE_EN, mask_sh),\
 DCCG_SF(PHYCSYMCLK_CLOCK_CNTL, PHYCSYMCLK_FORCE_SRC_SEL, mask_sh),\

struct dccg *dccg3_create(
 struct dc_context *ctx,
 const struct dccg_registers *regs,
 const struct dccg_shift *dccg_shift,
 const struct dccg_mask *dccg_mask);

struct dccg *dccg30_create(
 struct dc_context *ctx,
 const struct dccg_registers *regs,
 const struct  *java.lang.StringIndexOutOfBoundsException: Range [37, 36) out of bounds for length 37
 const struct dccg_mask *dccg_mask);

#endif //__DCN30_DCCG_H__