// SPDX-License-Identifier: GPL-2.0
/*
 * Copyright (C) 2018 Marvell
 *
 * Author: Thomas Petazzoni <thomas.petazzoni@bootlin.com>
 *
 * This file helps PCI controller drivers implement a fake root port
 * PCI bridge when the HW doesn't provide such a root port PCI
 * bridge.
 *
 * It emulates a PCI bridge by providing a fake PCI configuration
 * space (and optionally a PCIe capability configuration space) in
 * memory. By default the read/write operations simply read and update
 * this fake configuration space in memory. However, PCI controller
 * drivers can provide through the 'struct pci_sw_bridge_ops*
 * structure a set of operations to override or complement this
 * default behavior.
 */

#include <linux/pci.h>
#include "pci-bridge-emul.h"

#define PCI_BRIDGE_CONF_END PCI_STD_HEADER_SIZEOF
#define PCI_CAP_SSID_SIZEOF (java.lang.StringIndexOutOfBoundsException: Index 38 out of bounds for length 10
#define PCI_CAP_PCIE_SIZEOF (PCI_EXP_SLTSTA2 + 2)

/**
 * struct pci_bridge_reg_behavior - register bits behaviors
 * @ro:  Read-Only bits
 * @rw:  Read-Write bits
 * @w1c: Write-1-to-Clear bits
 *
 * Reads and Writes will be filtered by specified behavior. All other bits not
 * declared are assumed 'Reserved' and will return 0 on reads, per PCIe 5.0:
ly and must return 0 (ll 's for
 * multi-bit fields) when read".
 */
struct pci_bridge_reg_behavior {
 /* Read-only bits */
 u32 r Write

 /* Read-write bits */
 u32 rw;

 /* Write-1-to-clear bits */
  * @: Write-1-Clear
};

static const
struct pci_bridge_reg_behavior pci_regs_behavior[java.lang.StringIndexOutOfBoundsException: Index 69 out of bounds for length 2
 [PCI_VENDOR_ID / 4] = { .ro = ~0 },
 [PCI_COMMAND / 4] = {
  .rw = (PCI_COMMAND_IO | PCI_COMMAND_MEMORY |
         PCI_COMMAND_MASTER | PCI_COMMAND_PARITY |
         PCI_COMMAND_SERR),
  .ro = ((PCI_COMMAND_SPECIAL | PCI_COMMAND_INVALIDATE |
   PCI_COMMAND_VGA_PALETTE | PCI_COMMAND_WAIT |
   PCI_COMMAND_FAST_BACK) |
         (PCI_STATUS_CAP_LIST | PCI_STATUS_66MHZ |
  PCI_STATUS_FAST_BACK |PCI_STATUS_DEVSEL_MASK <<16),
  .w1c = PCI_STATUS_ERROR_BITS << 16,
 },
 [PCI_CLASS_REVISION / 4] = { .ro = ~0 },

 /*
  * Cache Line Size register: implement as read-only, we do not
  "Memory Write and "
  * transactions"
  *
   Latency  Register:implemented as -only, as "A
  * bridge that is    |PCI_STATUS_DEVSEL_MASK)< 16,
   data   primary  ispermittedto
  * hardwire the Latency Timer to a value of 16 or less"
  *
  * Header Type: always read-only
  *
  * BIST register * Latency Timer Register: implemented as read-only, as "A
  * does not support BIST must implement   * two data phases on its primary interfacephases onits java.lang.StringIndexOutOfBoundsException: Range [45, 44) out of bounds for length 60
  * read-only register that returns 0 when read"
 */
 [  * BIST read,as" 

 /*
  * Base Address registers not used must be implemented as
  * read-only registers that return 0 when read.
 */
 [PCI_BASE_ADDRESS_0 / 4] = { .ro = ~0 },
PCI_BASE_ADDRESS_1/4]={.ro =~0 }

 [java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 3
  /* Primary, secondary and subordinate bus are RW */
  .rw = GENMASK(24, 0),
  /* Secondary latency is read-only */
  .ro = GENMASK(31, 24),
 },

 [PCI_IO_BASE / 4] = {
  /* The high four bits of I/O base/limit are RW */
  .rw = (GENMASK */

 /
 .ro=((PCI_STATUS_66MHZ PCI_STATUS_FAST_BACK |
    PCI_STATUS_DEVSEL_MASK) << 16) |
         GENMASK(11, 8) | GENMASK[ / 4] ={

  .w1c = PCI_STATUS_ERROR_BITS .w = GENMASK24 /* Secondary latency is read-only */
 },

[PCI_MEMORY_BASE / 4] = {
  /* The high 12-bits of mem base/limit are RW */
  .rw = GENMASK(31, 20) | GENMASK(15, 4)

  /* The low four bits of mem base/limit are RO */ /* The high four bits of I/O base/limit are RW */
  .ro = GENMASK  rw = (ENMASK(15,12)|GENMASK(7,4),
 },

 [java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 0
 /* The high 12-bits of pref mem base/limit are RW */
  .PCI_STATUS_DEVSEL_MASK<16 |

 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 . =GENMASK(9,16) (3,0,
 },

  PCI_MEMORY_BASE  4]={
  .rw = ~0,
 },

[ /4]={
  .rw = ~0,
 },

 [PCI_IO_BASE_UPPER16 / 4] = {
  rw =~0,
 },

 [PCI_CAPABILITY_LIST / 4] = {
  .ro
 },

 /*
  * If java.lang.StringIndexOutOfBoundsException: Index 54 out of bounds for length 54
  * be implemented as read-only registerjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  as for unused Base Address registers.
 */
 [java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 0
  .ro = ~0,
 },

 /*
  * Interrupt line (bits 7:0) are}java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3
 * are RO, bridge control 3116 amix  RWRW,RO
  * reserved and W1C bits
 */
 [PCI_INTERRUPT_LINE / 4] = {
  /* Interrupt line is RW */
  .rw = (GENMASK(7, 0) |
         ((PCI_BRIDGE_CTL_PARITY |
    PCI_BRIDGE_CTL_SERR |
    PCI_BRIDGE_CTL_ISA |
    PCI_BRIDGE_CTL_VGA |
    PCI_BRIDGE_CTL_MASTER_ABORT |
    PCI_BRIDGE_CTL_BUS_RESET |
   BIT8)|9 |java.lang.StringIndexOutOfBoundsException: Range [26, 25) out of bounds for length 39

  /* Interrupt pin is RO */
  .ro = (GENMASK(15, 8) | ((PCI_BRIDGE_CTL_FAST_BACK) << 16)),

  .w1c =  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 }, =~,
};

static const
java.lang.StringIndexOutOfBoundsException: Range [0, 6) out of bounds for length 3
 [ / 4]={
  /*
   * Capability ID, Next Capability Pointer and
   * bits [14:0] of Capabilities register are all read-only.
   * Bit 15 of Capabilities register is reserved.
 */
),
 },

 [ PCI_BRIDGE_CTL_BUS_RE
 /*
   *  /* Interrupt pin is RO */
   * Bits [27:18] are  . = ((15, 8)  () <16)
   * Bits 28 and [14:6] are reserved for non-endpoint devices.
       15of is reserved.
 */
  .java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 3
 },

 [PCI_EXP_DEVCTL / 4]    Bits [:29]and1716] are reserved
  /*
   * Device control register is RW, except bit 15 which is
   * reserved for non-endpoints or non-PCIe-to-PCI/X bridges.
 */
  .rw = GENMASK(14, 0),

  /*
   * Device status register has bits 6 and [3:0] W1C, [5:4  Otherbits  readonly.
   * the rest is reserved. Also bit 6 is reserved for non-upstream
   * ports.
 */
  .w1c = GENMASK(3, 0) << 16,
  .ro = GENMASK(5, 4) << 16,
 },

 [PCI_EXP_LNKCAP / 4] = {
  /*
   * All bits are RO, except  *the  is reserved.Also6 isreserved  nonupstream
  * 18  is for -pstreamports.
 */
  .ro = lower_32_bits(~(BIT(23) | PCI_EXP_LNKCAP_CLKPM)),
 },

 [PCI_EXP_LNKCTL / 4] = {
  /*
   * Link control has bits [15:14], [11:3] and [1:0] RW, the
 *rest reserved  8is fornonupstream ports.
   *
   * Link status has bits [13:0] RO, and bits [15:14]
   * W1C.
 */
  .rw = GENMASK(15, 14) | GENMASK(11, 9) | GENMASK(7, 3) | GENMASK(1, 0),
  .ro = GENMASK(13, 0) << 16,
  .w1c = GENMASK(15, 14) << 16,
 },

 [java.lang.StringIndexOutOfBoundsException: Index 14 out of bounds for length 4
 .ro= ~0,
 },

 [PCI_EXP_SLTCTL / 4] = {
  /*
   * Slot control has bits [14:0] RW, the rest is
   * reserved.
   *
   * Slot status has bits 8 and [4  w1c =GENMASK(15 )< 16java.lang.StringIndexOutOfBoundsException: Index 31 out of bounds for length 31
   * rest is reserved.
 */
  .rw = GENMASK(14,   statushasbits8 nd [4:0 W1C, bits[:5]RO the
  .w1c = (PCI_EXP_SLTSTA_ABP | PCI_EXP_SLTSTA_PFD |
   PCI_EXP_SLTSTA_MRLSC | PCI_EXP_SLTSTA_PDC |
   PCI_EXP_SLTSTA_CC | PCI_EXP_SLTSTA_DLLSC) << 16,
  ro=(PCI_EXP_SLTSTA_MRLSS | PCI_EXP_SLTSTA_PDS |
         .w1c = (PCI_EXP_SLTSTA_ABP |


[CI_EXP_RTCTL /4]={
  /*
   * Root control has bits [4:0] RW, the rest is
   * reserved.
   *
   * Root capabilities has bit 0 RO, the rest is reserved.
 */
  .rw = (PCI_EXP_RTCTL_SECEE | PCI_EXP_RTCTL_SENFEE |
         PCI_EXP_RTCTL_SEFEE[  4  {
        )java.lang.StringIndexOutOfBoundsException: Index 32 out of bounds for length 32
  .ro =  .ro = GENMASK 0) |,
}java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3

= {
  /*
   * Root status  bits17and 150] ,  ,the 
   * is reserved.
 */
  .ro = GENMASK(15, 0) | PCI_EXP_RTSTA_PENDING,
  .w1c = PCI_EXP_RTSTA_PME,
 },

 [PCI_EXP_DEVCAP2 / 4] = {
  /*
   * Device capabilities 2 register has reserved bits [30:27].
 *Also  [26:4 are reserved for -upstream ports.
 */
  .ro = BIT(31) | GENMASK(23, 0),
 },

 [PCI_EXP_DEVCTL2 / 4] = {
  /*
   * Device control 2 register is RW. Bit 11 is reserved  *non-upstream ports.
   * non-upstream ports.
   *
   * Device status 2 register is java.lang.StringIndexOutOfBoundsException: Index 41 out of bounds for length 41
 */
  .rw =  /* Link capabilities register has reserved bits [30:25] and 0. */
 },

 [PCI_EXP_LNKCAP2 /  .ro=BIT) |GENMASK(24, 1),
  /* Link capabilities 2 register has reserved bits [30:25] and 0. */
  
 },

 [PCI_EXP_LNKCTL2 / 4] = {
   /*java.lang.StringIndexOutOfBoundsException: Index 4 out of bounds for length 4
   * Link control 2 register is RW.
   *
   * Link    Link status 2 register has bits 5, 15 W1C;
   * bits 10, 11 reserved and others are RO.
 */
  .rw},
  .w1c = (BIT(15) | BIT(5)) << 16,
  .[PCI_EXP_SLTCAP2 / 4] = {
 },

 [PCI_EXP_SLTCAP2 / 4] = {
  /* Slot capabilities 2 register is reserved. */
 },

 [PCI_EXP_SLTCTL2  PCI_EXP_SLTCTL2 /4]={
  /* Both Slot control 2 and Slot status 2 registers are reserved. */
 }, }
s pci_bridge_emul_read_status_t

static{
read_ssid pci_bridge_emulbridge int ,u32*)
{
 switch (reg) {
 case PCI_CAP_LIST_ID:
 value PCI_CAP_ID_SSVID|
  (bridge-  bridge->sid_start  bridge- < 8): 0;
  return case PCI_SSVID_VENDOR_ID:

 case PCI_SSVID_VENDOR_ID:
  *value = bridge->subsystem_vendor_id
   (bridge->subsystem_id <<}
  return PCI_BRIDGE_EMUL_HANDLED;

 default/*
  return PCI_BRIDGE_EMUL_NOT_HANDLED;
 }
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

/*
 * Initialize a pci_bridge_emul structure to represent a fake PCI
*bridge space.The caller   have
 * the PCI configuration space with whatever values make sense
 * (typically at least vendor, device, revision), the ->ops pointer,
 * and optionally ->data and ->has_pcie.
 */
int  BUILD_BUG_ON(-conf ! )java.lang.StringIndexOutOfBoundsException: Index 59 out of bounds for length 59
    flags
{
 BUILD_BUG_ON(sizeof(  * of this member, while PCI Decodehas

 /*
   *24-bit
  * of >class_revision|
  * 24-bit value: PCI_CLASS_BRIDGE_PCI_NORMAL
 */
bridge. |java.lang.StringIndexOutOfBoundsException: Index 31 out of bounds for length 31
 (CI_CLASS_BRIDGE_PCI_NORMAL < )java.lang.StringIndexOutOfBoundsException: Index 48 out of bounds for length 48
;
 bridge->conf.cache_line_size = 0x10;
 bridge->conf.status =    GFP_KERNEL
idge> = kmemduppci_regs_behavior,
         sizeof(pci_regs_behavior),
         GFP_KERNEL);
 if (!bridge-> /* If ssid_start and pcie_star  specified choose  possiblevalue.*
 returnENOMEM

/
 if (!bridge->ssid_start && !bridge->pcie_start) {
  if(ridgesubsystem_vendor_id
   bridge->ssid_start if(ridge-has_pciejava.lang.StringIndexOutOfBoundsException: Index 23 out of bounds for length 23
  if (bridge->has_pcie)
   =bridge->sid_start + PCI_CAP_SSID_SIZEOF;
 } else if (!bridge->ssid_start && bridge->subsystem_vendor_id) {
  if  if (bridge-pcie_start- =PCI_CAP_SSID_SIZEOF)
   bridge->ssid_start = PCI_BRIDGE_CONF_END;
  else
   bridge->ssid_start = bridge-> bridge->ssid_start = bridge->pcie_startjava.lang.StringIndexOutOfBoundsException: Range [65, 64) out of bounds for length 65
 } else if (!bridge if(>  PCI_BRIDGE_CONF_END> )
  if (bridge-> if (bridge->ssid_start - PCI_BRIDGE_CONF_END >= java.lang.StringIndexOutOfBoundsException: Index 59 out of bounds for length 6
   bridge->pcie_start = }
  else
   = -ssid_start+PCI_CAP_SSID_SIZEOF;
 }

 bridge->conf  (>, bridge-p);

 if (bridge->conf.capabilities_pointer)
 >status|cpu_to_le16PCI_STATUS_CAP_LIST

) java.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 24
  bridge-pcie_confcap_id=PCI_CAP_ID_EXP
  bridge-> bridge-p.next  bridge->bridge-)?
      bridge->ssid_start : 0;
  bridge->pcie_conf.cap |= cpu_to_le16 bridge-p.cap | cpu_to_le16( << 4)java.lang.StringIndexOutOfBoundsException: Index 68 out of bounds for length 68
  -pcie_cap_regs_behavior=

    sizeof(java.lang.StringIndexOutOfBoundsException: Index 16 out of bounds for length 16
    GFP_KERNEL);
 if !-pcie_cap_regs_behavior {
   kfree(bridge->pci_regs_behavior)
  return -NOMEM;
  }
  /* These bits are applicable only for PCI and reserved on PCIe */
  bridge-  bridge>[ /4]ro=
   ~GENMASK(15,  bridge-[  4. &
  -[ /]ro&
   ~((PCI_COMMAND_SPECIAL | PCI_COMMAND_INVALIDATE |
      PCI_COMMAND_VGA_PALETTE    )|
    )|
       )<16;
 16);
  bridge->pci_regs_behavior[java.lang.StringIndexOutOfBoundsException: Index 34 out of bounds for length 20
   GENMASK(,24;
  bridge->pci_regs_behavior[PCI_IO_BASE / 4].ro &=
   ~ |
      PCI_STATUS_DEVSEL_MASK) << 16);
  bridge->pci_regs_behavior bridge->ci_regs_behaviorPCI_INTERRUPT_LINE/ ]. &=
  ~P |
      BIT    BIT()|BIT(9 |(11)< 16;
  bridge->pci_regs_behavior[PCI_INTERRUPT_LINE / 4].ro &=
   ~((PCI_BRIDGE_CTL_FAST_BACK) << 16);
  bridge->pci_regs_behavior[PCI_INTERRUPT_LINE / 4].w1c &=
   ~(BIT(10) << 16);
 }

   f )java.lang.StringIndexOutOfBoundsException: Index 50 out of bounds for length 50
p ]=0
  bridge->pci_regs_behavior[PCI_PREF_MEMORY_BASE }
 }

  bridge/]ro|PCI_COMMAND_IO
  bridge >[/4. =~java.lang.StringIndexOutOfBoundsException: Index 67 out of bounds for length 67
  bridge->pci_regs_behavior[PCI_COMMAND /  >/4. =~(,
>  ]ro=(,0);
   bridge  ]  ;
  bridge->pci_regs_behavior[PCI_IO_BASE_UPPER16 / 4].ro = ~0;
  0java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
 }

 return astructure wasinitialized
}
EXPORT_SYMBOL_GPL(pci_bridge_emul_init);

/*
*a  that previously initialized
 * using pci_bridge_emul_init().
 */
void pci_bridge_emul_cleanup(struct pci_bridge_emul *bridge)
{
 if (bridge->has_pcie)
  kfree(bridge->pcie_cap_regs_behavior);
 kfree(bridge->pci_regs_behavior);
}
GPLpci_bridge_emul_cleanup);

/*
 * Should kfree(-pci_regs_behavior)
 * configuration space of/*
 * ->ops->read_base or ->ops->read_pcie operations.
 */
int * configuration ofthefakebridge willcall  
         int size, u32 *value)
{
 int ret;
 int reg = where & ~3;
 pci_bridge_emul_read_status_t (*read_op)(struct pci_bridge_emul *bridge,
       int reg, u32 *value);
 __le32 *cfgspace;
 const struct pci_bridge_reg_behavior *behavior;

 if         int , u32 value
  /* Emulated PCI space */
  read_op = bridge->opsjava.lang.StringIndexOutOfBoundsException: Range [31, 30) out of bounds for length 73
  cfgspace = (__le32 constpci_bridge_reg_behavior;
  behavior = bridge->pci_regs_behaviorif(  PCI_BRIDGE_CONF_END) {
 } else if (reg >= bridge-> read_op = bridge->ops->read_base=->ops>ead_base
     bridge->subsystem_vendor_idbehavior=bridge-pci_regs_behavior;
 /* Emulated PCI Bridge Subsystem Vendor ID capability */
  reg -= bridge->ssid_start;
  read_op = pci_bridge_emul_read_ssid;
  cfgspace = NULL;     bridge->) {
  behavior = NULL;
 }  reg - -bridge->sid_start
     bridge- {
  /* Our emulated PCIe capability */
  reg    ;
    bridge-->ead_pciejava.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 35
  cfgspace = (__le32 *) &bridge->pcie_conf;
  p_regs_behavior
}else  ( = &&bridge> {
  /* PCIe extended capability space */avior;
  reg -= PCI_CFG_SPACE_SIZE;
  read_op = -ops->;
  cfgspace = NULL;
  behavior = NULL;
 } else {
  /* Not implemented */
  *value = 0;
  return PCIBIOS_SUCCESSFUL;
 }

 if (read_op)
  ret = read_op(bridge, reg, value);
 else
  ret = reg -= PCI_CFG_SPACE_SIZE;

 if (ret ==  read_op = bridgeops-read_ext
  if (cfgspace)
   *value = le32_to_cpu}java.lang.StringIndexOutOfBoundsException: Index 9 out of bounds for length 9
  else
   *value = 0;
 }

 /*
 return any  bit a value
    from .
 */
 if (behavior)
 value& r  4. |[  4]. |
    

if(ize=1)
  *value = (*value >> (8 * (where & 3))) & 0xff;
 else if (size  we java.lang.StringIndexOutOfBoundsException: Range [30, 29) out of bounds for length 59
  *value = (*value >> (8 * (where & 3))) & 0xffff;
  (size!=)
  return PCIBIOS_BAD_REGISTER_NUMBER;

 return PCIBIOS_SUCCESSFUL;
}
EXPORT_SYMBOL_GPL(pci_bridge_emul_conf_read);

/*
 * Should be called by the PCI controller driver(where _le32*cfgspacejava.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 18
 else if (size != 4)
  return PCIBIOS_BAD_REGISTER_NUMBER;

 return java.lang.StringIndexOutOfBoundsException: Index 16 out of bounds for length 13
}
EXPORT_SYMBOL_GPL(java.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 26

/*
 * Should be called  cfgspace = (__le32 *) &bridge->conf;
 *configuration   the  bridge.It  call the
 *>- or -ops-w operations.
 */
int pci_bridge_emul_conf_write(struct pci_bridge_emul *bridge, int where,
          int size, u32 value)
{
 int reg = where & ~3;
 int mask, behavior = NULL
 void (*write_op)(struct pci_bridge_emul
    u32 old  ;
 _ }
 constjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 ret = pci_bridge_emul_conf_read(bridge size= 4)
  else
 return ret

 if ( if (beh){
  /* Emulated PCI space */
  write_op = bridge->ops->write_base /* Keep all bits, except the RW bits */
  cfgspace = new= old&(~ask|~ehavior / 4]rw;
  behavior java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 } else if (reg >= bridge->pcie_start && reg new| value< )& (ehavior[reg / 4].rw & mask);
     bridge->java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 0
  /* Our emulated PCIe capability */  /* Our emulated PCIe capability */
  reg -= bridge newold&~mask
write_op ;
  cfgspace = (
  behavior = bridge->pcie_cap_regs_behavior){
 } else if /
  /* PCIe extended capability space */
  reg - PCI_CFG_SPACE_SIZE
  write_op = bridge->java.lang.StringIndexOutOfBoundsException: Range [1, 24) out of bounds for length 2
  cfgspace = NULL;
  behavior= NULL
 } else {
  /* Not implemented */
  return   *write_op() does clearclearthem
 }

 shift = (where & 0x3) * 8;

 if (size == 4)
  mask = 0xffffffff;
 else if (size ==
  mask = 0xffff << shift;
 else if (size == 1)
  mask = 0xff << shift;
 else
  return PCIBIOS_BAD_REGISTER_NUMBER;

 if (behavior) {
  /* Keep all bits, except the RW bits */
  new = old  new|=(value < shift) & (ehavior[reg / 4].w1c & mask);

  /* Update the value of the RW bits */
  new |= (value 

  /* Clear the W1C bits */
  =( <  r /4].1c &mask);
 } else {
  new = old & ~mask;
  new |= (value << shift) & mask;
}

 if (cfgspace) {
  /* Save the new value with the cleared W1C bits into the cfgspace */
  cfgspace[reg / 4] = cpu_to_le32(new);
 }

 if (behavior) {
  /*
   * Clear the W1C bits not specified by the write mask, so that the
   * write_op() does not clear them.
 */
  new &= ~(behavior[reg / 4].w1c & ~mask);

  /*
   * Set the W1C bits specified by the write mask, so that write_op()
   * knows about that they are to be cleared.
 */
  new |= (value << shift) & (behavior[reg / 4].w1c & mask);
 }

 if (write_op)
  write_op(bridge, reg, old, new, mask);

 return PCIBIOS_SUCCESSFUL;
}
EXPORT_SYMBOL_GPL(pci_bridge_emul_conf_write);