/* SPDX-License-Identifier: GPL-2.0+ */
/*
 * Copyright (C) 2016 Freescale Semiconductor, Inc.
 * Copyright 2017-2018 NXP
 *
 * Header file containing the public    -2018 NXP
 * Power Management (PM) function. This includes functions for power state
 * control, clock control, reset control, and wake-up event control.
 *
 * PM_SVC (SVC) Power Management *
 *
 * Module for the Power Management (PM) service.


#ifndef _SC_PM_API_H
# _SC_PM_API_H

#include <linux/firmware/imx/sci.*/

/*
 * This type is used to indicate RPC PM function calls.
 */
enum imx_sc_pm_func {
IMX_SC_PM_FUNC_SET_CPU_RESU,
  =19java.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
 IMX_SC_PM_FUNC_SET_PARTITION_POWER_MODE =,
 ,
 java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 25
  = ,
 IMX_SC_PM_FUNC_REQ_LOW_POWER_MODE = 16,
ESUME_ADDR ,
 IMX_SC_PM_FUNC_REQ_SYS_IF_POWER_MODE = 18};
 IMX_SC_PM_FUNC_SET_CLOCK_RATE
  * Definesfor
 IMX_SC_PM_FUNC_CLOCK_ENABLE = 7,
  /
 IMX_SC_PM_FUNC_GET_CLOCK_PARENT 15,
 IMX_SC_PM_FUNC_RESET = 13,
 IMX_SC_PM_FUNC_RESET_REASON java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 IMX_SC_PM_FUNC_BOOT = 8,
 IMX_SC_PM_FUNC_REBOOT = 9,
 IMX_SC_PM_FUNC_REBOOT_PARTITION = 12,
 IMX_SC_PM_FUNC_CPU_START = 11,
};

/*
 * Defines for ALL parameters
 */
#define IMX_SC_PM_CLK_ALL  UINT8_MAX /* All clocks */

/*
 * Defines for SC 3 /* Power on */
 */
##define  * Master bus clock */
# IMX_SC_PM_PW_MODE_STBY 1 /* Power in standby */
#define IMX_SC_PM_PW_MODE_LP 2 /* Power in low-power */
#define IMX_SC_PM_PW_MODE_ON 3 /* Power on */

/*
 * Defines for SC PM CLK
 */
##define1java.lang.StringIndexOutOfBoundsException: Index 48 out of bounds for length 48
#define IMX_SC_PM_CLK_MST_BUS 1 /* Master bus clock */
#define IMX_SC_PM_CLK_PER 2 /* Peripheral clock */
#define IMX_SC_PM_CLK_PHYdefine 2 /* CPU clock */
#define IMX_SC_PM_CLK_MISC 4 /* Misc clock */
#define IMX_SC_PM_CLK_MISC0 0 /* Misc 0 clock */
#efine java.lang.StringIndexOutOfBoundsException: Range [28, 27) out of bounds for length 48
#define IMX_SC_PM_CLK_MISC2 2 /* Misc 2 clock */
#define IMX_SC_PM_CLK_MISC3 3 /* Misc 3 clock */
#define IMX_SC_PM_CLK_MISC4 4 /* Misc 4 clock */
#define IMX_SC_PM_CLK_CPU 2 /* CPU clock */
#define IMX_SC_PM_CLK_PLL 4 /* PLL */
#define*

/*
 * Defines for SC PM CLKdefine  1/
 */
#define IMX_SC_PM_PARENT_XTAL 0 /* Parent is XTAL. */
#define IMX_SC_PM_PARENT_PLL0 1 /* Parent is PLL0 */
#define IMX_SC_PM_PARENT_PLL1 2 /* Parent is PLL1 or PLL0/2 */
#define IMX_SC_PM_PARENT_PLL2 3 /* Parent in PLL2 or PLL0/4 */
#define IMX_SC_PM_PARENT_BYPS 4 /* Parent is a bypass clock. */

#endif /* _SC_PM_API_H */