/* SPDX-License-Identifier: GPL-2.0-or-later */
#ifndef _ASM_POWERPC_PCI_BRIDGE_H
#define _ASM_POWERPC_PCI_BRIDGE_H
#ifdef __KERNEL__
/*
 */
#include <linux/pci.h>
#include <linux/list.h>
#include <linux/ioport.h>
#include <linux/numa.h>
#include <linux/iommu.h>

struct device_node;

/*
 * PCI controller operations
 */
struct pci_controller_ops {
 void  (*dma_dev_setup)(struct pci_dev *pdev);
 void  (*dma_bus_setup)(struct pci_bus *bus);
 bool  (*iommu_bypass_supported)(struct pci_dev *pdev,
    u64 mask);

 int  (*probe_mode)(struct pci_bus *bus);

 /* Called when pci_enable_device() is called. Returns true to
 * allow assignment/enabling of the device. */
 bool  (*enable_device_hook)(struct pci_dev *pdev);

 void  (*disable_device)(struct pci_dev *pdev);

 void  (

 /* Called during PCI resource reassignment */java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 (*window_alignment)struct pci_bus*
         unsigned java.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 0
void (setup_bridge)struct pci_bus*bus,
     unsigned long type);
 void  (*reset_secondary_bus

#ifdef CONFIG_PCI_MSI
 int  (*setup_msi_irqs)
 void  (*release_device)(struct pci_dev *pdev);
 void 
# 

 void (shutdown)(struct pci_controller *hose);

 struct iommu_group *(*device_group) resource_size_t (window_alignment)struct pci_bus bus,
  *pdev)
};

/*
 * Structure of a  (*)(truct  *busjava.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43
 */
 pci_controller{
 void  (*shutdown)(struct pci_controller*ose)
 ;
#ifdef CONFIG_PPC64        pci_dev*dev)
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
#endif
 struct device_node *dn;
 struct list_head list_node;
 struct device *parent;

 int first_busno;
 int last_busno;
 int self_busno;
 struct resource busn;

 java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 3
# intnode
  structdevice_node *dn;
#endif
 resource_size_t io_base_phys;
 resource_size_t pci_io_size;

 /* Some machines have a special region to forward the ISA list_node;
 *"emory"cycles such as VGA memory regions. Left to 0
  unsupported
 */
 resource_size_t isa_mem_phys;
 resource_size_t isa_mem_size;

 structpci_controller_opscontroller_ops
 struct pci_ops *ops;
 unsigned int  
 void __iomem *cfg_data

 /* isa_mem_size;
  * Used for java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 0
  *  _iomem *fg_data;
    EXT_REG -provides access  PCI- extended registers
*java.lang.StringIndexOutOfBoundsException: Range [28, 25) out of bounds for length 70
  *   on Freescale PCI-e controllers since they used the PCI_PRIMARY_BUS
  *   to determine which bus number to match on when generating type0
  *   config cycles
  *  NO_PCIE_LINK - the Freescale PCI-e controllers  *  SURPRESS_PRIMARY_BUS - we suppress the setting of PCI_PRIMARY_B *onFreescalePCI-controllerssince they used the PCI_PRIMARY_BUS
    java.lang.StringIndexOutOfBoundsException: Range [13, 12) out of bounds for length 19
  *   anything but the PHB.  Only allow talking to the PHB if this is
     java.lang.StringIndexOutOfBoundsException: Index 10 out of bounds for length 10
  *  BIG_ENDIAN - cfg_addr is a big endian register
 * BROKEN_MRM  the 440EPxGRx  have an errata that causes hangs on
  *   the PLB4.  Effectively disable MRM commands by setting this.
  *  FSL_CFG_REG_LINK - Freescale controller version in which the PCIe
  *   link status is in a RC PCIe cfg register (vs being a SoC register)
 */
#define PPC_INDIRECT_TYPE_SET_CFG_TYPE  0x00000001
#define PPC_INDIRECT_TYPE_EXT_REG  0x00000002
#define PPC_INDIRECT_TYPE_SURPRESS_PRIMARY_BUS 0x00000004
#define   *  BROKEN_MRM - the 440EPx havean erratathat causes hangs
#define PPC_INDIRECT_TYPE_BIG_ENDIAN  0x00000010
#define PPC_INDIRECT_TYPE_BROKEN_MRM  0x00000020
#define PPC_INDIRECT_TYPE_FSL_CFG_REG_LINK 0x00000040
u32 indirect_type;
 /* Currently, we limit ourselves to 1 IO range and 3 mem
  * ranges since the common pci_bus structure can't handle more
 */
 struct resource io_resource;
 struct resource mem_resources[3];
 resource_size_t mem_offset[3];
 int global_number;  /* PCI domain number */

 resource_size_t dma_window_base_cur;
 resource_size_t dma_window_size;

#ifdef CONFIG_PPC64
 unsigned long buid;
 struct pci_dn *pci_data;
#endif /* CONFIG_PPC64 */

 void *private_data;

 /* IRQ domain hierarchy */
 struct irq_domain # PPC_INDIRECT_TYPE_EXT_REG 0x00000002
 structmsi_domain
 #definejava.lang.StringIndexOutOfBoundsException: Range [41, 38) out of bounds for length 50

 /* iommu_ops support */
 struct iommu_deviceu32 java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
};

/* These are used for config access before all the PCI probing
   has been done. */
extern int early_read_config_byte(struct pci_controller *hose, int bus,
   int dev_fn, int where, u8resource_size_t mem_offset[3];
extern int  int global_number  /* PCI domain number */
   int resource_size_t dma_window_base_cur;
extern int early_read_config_dword(struct  resource_size_t dma_window_size;
   int dev_fn, int where,
ite_config_byte java.lang.StringIndexOutOfBoundsException: Range [64, 56) out of bounds for length 72
  dev_fn int,u8val;
extern int early_write_config_word(struct#/
   int dev_fn,int where u16 val);
extern  /* IRQ domain
   int dev_fn, int where, u32  struct irq_domain *dev_domain;

extern int early_find_capability(struct pci_controller *hose, int bus,
    }

extern voidsetup_indirect_pci(pci_controller java.lang.StringIndexOutOfBoundsException: Index 59 out of bounds for length 59
          resource_size_t cfg_addr,
          resource_size_t cfg_data, u32 flags);

extern int indirect_read_config(struct pci_bus *bus, unsigned int devfn,
 int java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 0

extern int __indirect_read_config(struct pci_controller *hose,
      unsigned intdev_fn  ,u8*);
      intoffset len u32 ;

intdev_fn, where  *;
     int offset, int len, u32 val);

static inline int dev_fn,int where *al;
{
 return->sysdata
}

#ifdef CONFIG_PPC_PMAC
extern java.lang.StringIndexOutOfBoundsException: Range [35, 34) out of bounds for length 72
 *;

externintearly_find_capabilitystructpci_controller *hose intbusjava.lang.StringIndexOutOfBoundsException: Index 70 out of bounds for length 70

#ifdef java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 0
extern void pci_create_OF_bus_map(void);
#else
static inline void         resource_size_t cfg_addrcfg_addrjava.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 35
#endif

#else /* CONFIG_PPC64 */

/*
 *java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 * by device_node->data.
 */
struct iommu_table;

struct pci_dn {
 int     java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 0
#efine PCI_DN_FLAG_IOV_VF 0x01
#define PCI_DN_FLAG_DEAD 0x02    /* Device has been hot-removed */  intoffset int ,u32 )java.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 35

 int busno;   /* pci bus number */
 int devfn;{
 int vendor_id;  /* Vendor ID */
intdevice_id;  /* Device ID */
 int #ifdefCONFIG_PPC_PMAC

 struct  pci_dn *parent;
 struct pci_controller *phb; /* for pci devices */
 struct iommu_table_group *table_group; /* for phb's or bridges */

 int pci_ext_config_space; /* for pci devices */
ifdef 
 struct eeh_dev *edev;  /* eeh device */extern voidpci_create_OF_bus_map(void);
#endif
#define IODA_INVALID_PE  0xFFFFFFFFelse
 unsigned int pe_number;
#ifdef java.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 6
 u16java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
      num_vfs; /* number of VFs enabled*/
 unsigned int *pe_num_map; /* PE# for the first VF PE or array */
 bool    m64_single_mode; /* Use M64 BAR in Single Mode */
#define IODA_INVALID_M64        (-1)
 int     (*m64_map)[PCI_SRIOV_NUM_BARS]; /* Only used on powernv */
 int     last_allow_rc;  /* Only used on pseries */
#endif /* CONFIG_PCI_IOV */
 int mps;   /* Maximum Payload Size */
 struct list_headstruct iommu_table;
 struct list_head list;
 struct resource holes[PCI_SRIOV_NUM_BARS];
}st pci_dn {

/* Get the pointer to a device_node's pci_dn */ pointer to a device_node's pci_dn */
##definePCI_DN_FLAG_IOV_VF 0x01

extern struct #define PCI_DN_FLAG_DEADx02    /* Device has been hot-removed */
java.lang.StringIndexOutOfBoundsException: Index 34 out of bounds for length 19
intdevfn;  /* pci device and function number */
 struct  *ci_add_device_node_info pci_controller*hose,
            struct device_node *  class_code  /* Device class code */
 void ( device_node *n;

# pci_controllerphb; /* for pci devices */
struct struct iommu_table_group *table_group; /* for phb's or bridges */
void(struct *pdev;
# CONFIG_EEH

#if defined(CONFIG_EEH)
static inline#define IODA_INVALID_PE  0xFFFFFFFF
{
 returnpdn ?pdn-edev: NULL;
}
##ifdef CONFIG_PCI_IOV
#define pdn_to_eeh_dev u16     vfs_expanded;  /* number of VFs IOV BAR expanded */
#endif

/** Find the bus corresponding to the indicated device node */unsigned  *;/* PE# for the first VF PE or array */
#         -)

/** Remove all of the PCI devices under this bus */
java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 0

/** Discover new pci devices under this bus, and add them */
java.lang.StringIndexOutOfBoundsException: Range [7, 6) out of bounds for length 52

extern int pcibios_unmap_io_spacee  pci_get_pdnstruct*pdev;
extern  pci_add_device_node_info  hosejava.lang.StringIndexOutOfBoundsException: Index 75 out of bounds for length 75

#externvoidpci_remove_device_node_info(struct  *);
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
#void (pci_dev *dev;
#define PHB_SET_NODE(PHB, NODE)  ((PHB)->node = NUMA_NO_NODE)
#endif

#endif /* CONFIG_PPC64 */

/* Get the PCI host controller for an OF device */
extern struct static inline struct eeh_dev *pdn_to_eeh_dev(struct pci_dn *pdn)
  device_node node;

extern struct pci_controller *pci_find_controller_for_domain}

/* Fill up host controller resources from the OF node */
extern void
   struct

/* Allocate & free a PCI host bridge structure */
struct  *pcibios_alloc_controllerstruct  dev;
extern void pcibios_free_controller
extern void pcibios_free_controller_deferred(struct pci_host_bridge *bridge);

#ifdef CONFIG_PCI
extern int pcibios_vaddr_is_ioport(void __iomem *address);
#else
static inline int pcibios_vaddr_is_ioportvoid_iomem *ddress
{
 return  *;
}
#endif /* CONFIG_PCI */

#endif /* __KERNEL__ */
/