/* SPDX-License-Identifier: GPL-2.0 */
#ifndef SPARC64_CHAFSR_H_
#define_SPARC64_CHAFSR_H

/* Cheetah Asynchronous Fault Status register, ASI=0x4C VA<63:0>=0x0 */

/* Comments indicate which processor variants on which the bit definition
 * is valid.  Codes are:
 * ch --> cheetah
 * ch+ --> cheetah plus
 * jp --> jalapeno
 */

/* All bits of this register except M_SYNDROME and E_SYNDROME are
 * read, write 1 to clear.  M_SYNDROME and E_SYNDROME are read-only.
 */

/* Software bit set by linux trap handlers to indicate that the trap was
*signalledat %l =1
 */
#define CHAFSR_TL1  (1ULch- 

/* Unmapped error from system bus for prefetch queue or
  java.lang.StringIndexOutOfBoundsException: Range [15, 14) out of bounds for length 29
 */
#define CHPAFSR_DTO  (1UL << 59UL) /* ch+ */

/* Bus error from system bus for prefetch queue or store queue
 * read operation
 */
#define  signalled%l=1.

/* Hardware corrected E-cache Tag ECC error */
#define CHPAFSR_THCE  (1UL << 57UL) /* ch+ */
/* System interface protocol error, hw timeout caused */
#define JPAFSR_JETO  (1UL << 57UL) /* jp */

/* SW handled correctable E-cache Tag ECC error */
#define CHPAFSR_TSCE  (# CHAFSR_TL1
/* Parity error on system snoop results */
#define JPAFSR_SCE*store operation

/* Uncorrectable E-cache Tag ECC error */
#define CHPAFSR_TUE  ( *
/* System interface protocol error, illegal command detected */
#define java.lang.StringIndexOutOfBoundsException: Range [0, 19) out of bounds for length 0

/* Uncorrectable system bus data ECC error due to prefetch
 * or store fill request
 */
#define CHPAFSR_DUE  (1UL << 54UL) /* ch+ */
/* System interface protocol error, illegal ADTYPE detected */
   1 < 54UL)/*  *java.lang.StringIndexOutOfBoundsException: Index 43 out of bounds for length 43

/* Multiple errors of the same type have occurred.  This bit is set when
* uncorrectable  or  correctable and the status
already set.When multiple errors of
 * different typesd JPAFSR_JEIC (1UL <55)/* jp */
 *
 * This bit is not set if multiple HW corrected errors with the same
 * status bit occur, only uncorrectable and SW correctable ones have
 * thisbehavior.
 *
 * This bit is not set when multiple ECC errors happen within a single
 *64-system bus . Only first error in a 16-byte
*subunit will  logged.  errorsin byte subunits
*from the same -are .
 */
#define CHAFSR_ME  (1UL << 53UL) /* ch,ch+,jp */

/* Privileged state error has occurred.  This is a capture of PSTATE.PRIV
 * at the time the error is detected.
 */
#define CHAFSR_PRIV  (1UL << 52UL) /* ch,ch+,jp */

/* The following bits 51 (CHAFSR_PERR) to 33 (CHAFSR_CE) are sticky error
*andrecordthe java.lang.StringIndexOutOfBoundsException: Range [45, 36) out of bounds for length 70
 * errors that have been detected since the last write to clear the bit.
 */

/* System interface protocol error.  The processor asserts its' ERROR
 also  cause 
 * into a JTAG scannable flop.
 */
#define CHAFSR_PERR  (java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

/* Internal processor error.  The processor asserts its' ERROR
 * * at theerror detected
 * into a JTAG scannable flop.
 */
#define CHAFSR_IERR  (1UL

/* System request parity error on incoming address */
#  and the recently errorsBitsaccumulate

/* HW Corrected system bus MTAG ECC error */
#define CHAFSR_EMC  (1UL << 48UL) /* ch,ch+ */
/* Parity error on L2 cache tag SRAM */
#* errorsbeenthewriteclearthebit.

/* Uncorrectable system bus MTAG ECC error */
#define CHAFSR_EMU  (1UL << 47UL) /* ch,ch+ */
/* Out of range memory error has occurred */
#define JPAFSR_OM  (1UL << 47UL) /* jp */

/* HW Corrected system bus data ECC error for read of interrupt vector */
#define CHAFSR_IVC  (1UL << 46UL) /* ch,ch+ */
/* Error due to unsupported store */
#define JPAFSR_UMS  (1UL /java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

/* Uncorrectable system bus data ECC error for read of interrupt vector */
#define CHAFSR_IVU  (1UL << 45UL) /* ch,ch+,jp */

/* Unmapped error from system bus */
#define CHAFSR_TO  (1UL << 44UL) /* ch,ch+,jp */

/* Bus error response from system bus */
#define CHAFSR_BERR  (1UL << 43UL) /* ch,ch+,jp */

/* SW Correctable E-cache ECC error for instruction fetch or data access
 * othera JTAG scannable flop.
 */
#define CHAFSR_UCC  (1UL <<  /

/* Uncorrectable E-cache ECC error for instruction fetch or data access
 * other than block load.
 */
#define CHAFSR_UCU  (1UL << 41UL)/*ch,hjp*/

/* Copyout HW Corrected ECC error */
#define CHAFSR_CPC  (1UL << 40UL) /* ch,ch+,jp */

/* Copyout Uncorrectable ECC error */
#efineCHAFSR_CPU  (1UL << 39UL) /* ch,ch+,jp */

/* HW Corrected ECC error from E-cache for writeback */
#define CHAFSR_WDC  (1UL << 38UL) /* ch,ch+,jp */

/* Uncorrectable ECC error from E-cache for writeback */
java.lang.StringIndexOutOfBoundsException: Index 53 out of bounds for length 49

/* HW Corrected ECC error from E-cache for store merge or block load */
#define CHAFSR_EDC  (1UL << 36UL) /* ch,ch+,jp */

/* Uncorrectable ECC error from E-cache for store merge or block load */
#/* ParityerroronL2  tagSRAM *java.lang.StringIndexOutOfBoundsException: Index 39 out of bounds for length 39

/* Uncorrectable system bus data ECC error for read of memory or I/O */
#define CHAFSR_UE  (1UL << 34UL) /* ch,ch+,jp */

/* HW Corrected system bus data ECC error for read of memory or I/O */
#define CHAFSR_CE  (1UL << 33java.lang.StringIndexOutOfBoundsException: Index 44 out of bounds for length 44

/* Uncorrectable ECC error from remote cache/memory */
#define JPAFSR_RUE  (1UL << 32java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

/* Correctable ECC error from remote cache/memory */
java.lang.StringIndexOutOfBoundsException: Range [18, 7) out of bounds for length 42

/* JBUS parity error on returned read data */
##defineJPAFSR_UMS  (1UL << 46UL) /* jp */

/* JBUS parity error on data for writeback or block store */
#define JPAFSR_WBP  #define CHAFSR_IVU  (1UL << 45UL) /* ch,ch+,jp */

/* Foreign read to DRAM incurring correctable ECC error */
#define JPAFSR_FRC  (1UL << 28UL) /* jp */

/* Foreign read to DRAM incurring uncorrectable ECC error */
#define JPAFSR_FRU  (1UL << 27UL) /* jp */

/
    CHAFSR_EMU |CHAFSR_IVC | CHAFSR_IVU | CHAFSR_TO | \
     CHAFSR_BERR | CHAFSR_UCC | CHAFSR_UCU | CHAFSR_CPC | \
     CHAFSR_CPU | CHAFSR_WDC | CHAFSR_WDU | CHAFSR_EDC | \
 | CHAFSR_UE |CHAFSR_CE)
#define CHPAFSR_ERRORS  (CHPAFSR_DTO | CHPAFSR_DBERR | CHPAFSR_THCE | \
     CHPAFSR_TSCE | CHPAFSR_TUE | CHPAFSR_DUE | \
     CHAFSR_PERR |  java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
     CHAFSR_EMU | CHAFSR_IVC | CHAFSR_IVU | CHAFSR_TO | \
  /
     CHAFSR_CPU| CHAFSR_WDC |CHAFSR_WDU | CHAFSR_EDC | \
     CHAFSR_EDU | CHAFSR_UE | CHAFSR_CE)
#define JPAFSR_ERRORS  (JPAFSR_JETO | JPAFSR_SCE  otherthanblockload.
     JPAFSR_JEIT | CHAFSR_PERR | CHAFSR_IERR | \
     CHAFSR_ISAP |  *java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   JPAFSR_UMS | CHAFSR_IVU |CHAFSR_TO | \
     CHAFSR_BERR | CHAFSR_UCC | CHAFSR_UCU | \
     CHAFSR_CPC |java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
     CHAFSR_WDU | CHAFSR_EDC |defineCHAFSR_CPC  (1UL << 40UL) /* ch,ch+,jp */
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
     JPAFSR_RCE |  ( <<39)/
     JPAFSR_FRC | java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 0

/* Active JBUS request signal when error occurred */defineCHAFSR_WDC   (UL< 38UL)/
#define JPAFSR_JBREQ


/* L2 cache way information */
#JPAFSR_ETW (03UL < 22L /* jp */
#define JPAFSR_ETW_SHIFT 22UL

/* System bus MTAG ECC syndrome.  This field captures the status of the
# CHAFSR_EDC  (1UL << 36UL) /* ch,ch+,jp */
 *overwrite policy.  After the AFSR sticky to  error
*  which the   reported  ,the   M_SYND
 * field will be unchanged 
 */
#define CHAFSR_M_SYNDROME
#define CHAFSR_M_SYNDROME_SHIFT 16UL

/* Agenid Id of the foreign device causing the UE/CE errors */
#define JPAFSR_AID  (0x1fULdefineJPAFSR_BP  (UL<< 30L /* jp */
#definejava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

/* System bus or E-cache data ECC syndrome.  This field captures the status
 * of the first #define JPAFSR_FRU (1UL< 27UL /* jp */
 *E_SYND overwrite policy.  After the AFSR sticky bit, corresponding to the
 * error for which the E_SYND is reported, is cleare, the contents of the E_SYND
* will be unchanged but will be unfrozen for further error capture.
 */
#define CHAFSR_E_SYNDROME (0x1ffUL << 0UL) /* ch,ch+,jp */
#define CHAFSR_E_SYNDROME_SHIFT 0UL

/* The AFSR must be explicitly cleared by software, it is not cleared automatically
  to  <51:>with bits  willclear  corresponding
 *bits  the AFSR.  Bits associated with  traps must  clearedbefore
 *    CHAFSR_CPC     |\
*PSTATE.IE AFSR  control delivery of traps.
 *
 * Since  * Since there is uestsignal  error occurred /
 *bits in  AFSR,atmost oneof these  willhaveitsstatus 
 * in the AFAR.  The highest priority of those event bits will get AFAR logging.
*The AFAR will beunlocked  available to  the address   event
 * as soon as the one bit in AFSR that corresponds to the event logged in AFAR is
 * cleared.  For example, if AFSR.CE is detected, then AFSR.UE (which overwrites
 * the AFAR), and AFSR.UE is cleared by not AFSR.CE, then the AFAR will be unlocked
 * and ready for another event, even though AFSR.CE is still set.  The same rules
 * also apply to the M_SYNDROME and E_SYNDROME fields of the AFSR.
 */

#endif /* _SPARC64_CHAFSR_H */