Quelle  bcm47622.dtsi   Sprache: unbekannt

// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
/*
 * Copyright 2022 Broadcom Ltd.
 */

#include <dt-bindings/interrupt-controller/arm-gic.h>
#include <dt-bindings/interrupt-controller/irq.h>

/ {
 compatible = "brcm,bcm47622", "brcm,bcmbca";
 #address-cells = <1>;
 #size-cells = <1>;

 interrupt-parent = <&gic>;

 cpus {
  #address-cells = <1>;
  #size-cells = <0>;

  CA7_0: cpu@0 {
   device_type = "cpu";
   compatible = "arm,cortex-a7";
   reg = <0x0>;
   next-level-cache = <&L2_0>;
   enable-method = "psci";
  };

  CA7_1: cpu@1 {
   device_type = "cpu";
   compatible = "arm,cortex-a7";
   reg = <0x1>;
   next-level-cache = <&L2_0>;
   enable-method = "psci";
  };

  CA7_2: cpu@2 {
   device_type = "cpu";
   compatible = "arm,cortex-a7";
   reg = <0x2>;
   next-level-cache = <&L2_0>;
   enable-method = "psci";
  };

  CA7_3: cpu@3 {
   device_type = "cpu";
   compatible = "arm,cortex-a7";
   reg = <0x3>;
   next-level-cache = <&L2_0>;
   enable-method = "psci";
  };

  L2_0: l2-cache0 {
   compatible = "cache";
   cache-level = <2>;
   cache-unified;
  };
 };

 timer {
  compatible = "arm,armv7-timer";
  interrupts = <GIC_PPI 13 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>,
   <GIC_PPI 14 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>,
   <GIC_PPI 11 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>,
   <GIC_PPI 10 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>;
  arm,cpu-registers-not-fw-configured;
 };

 pmu: pmu {
  compatible = "arm,cortex-a7-pmu";
  interrupts = <GIC_SPI 7 IRQ_TYPE_LEVEL_HIGH>,
   <GIC_SPI 8 IRQ_TYPE_LEVEL_HIGH>,
   <GIC_SPI 9 IRQ_TYPE_LEVEL_HIGH>,
   <GIC_SPI 10 IRQ_TYPE_LEVEL_HIGH>;
  interrupt-affinity = <&CA7_0>, <&CA7_1>,
   <&CA7_2>, <&CA7_3>;
 };

 clocks: clocks {
  periph_clk: periph-clk {
   compatible = "fixed-clock";
   #clock-cells = <0>;
   clock-frequency = <200000000>;
  };

  uart_clk: uart-clk {
   compatible = "fixed-factor-clock";
   #clock-cells = <0>;
   clocks = <&periph_clk>;
   clock-div = <4>;
   clock-mult = <1>;
  };

  hsspi_pll: hsspi-pll {
   compatible = "fixed-clock";
   #clock-cells = <0>;
   clock-frequency = <200000000>;
  };
 };

 psci {
  compatible = "arm,psci-0.2";
  method = "smc";
 };

 axi@81000000 {
  compatible = "simple-bus";
  #address-cells = <1>;
  #size-cells = <1>;
  ranges = <0 0x81000000 0x8000>;

  gic: interrupt-controller@1000 {
   compatible = "arm,cortex-a7-gic";
   #interrupt-cells = <3>;
   interrupt-controller;
   interrupts = <GIC_PPI 9 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_HIGH)>;
   reg = <0x1000 0x1000>,
    <0x2000 0x2000>,
    <0x4000 0x2000>,
    <0x6000 0x2000>;
  };
 };

 bus@ff800000 {
  compatible = "simple-bus";
  #address-cells = <1>;
  #size-cells = <1>;
  ranges = <0 0xff800000 0x800000>;

  hsspi: spi@1000 {
   #address-cells = <1>;
   #size-cells = <0>;
   compatible = "brcm,bcm47622-hsspi", "brcm,bcmbca-hsspi-v1.0";
   reg = <0x1000 0x600>;
   interrupts = <GIC_SPI 36 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&hsspi_pll &hsspi_pll>;
   clock-names = "hsspi", "pll";
   num-cs = <8>;
   status = "disabled";
  };

  nand_controller: nand-controller@1800 {
   #address-cells = <1>;
   #size-cells = <0>;
   compatible = "brcm,nand-bcm63138", "brcm,brcmnand-v7.1", "brcm,brcmnand";
   reg = <0x1800 0x600>, <0x2000 0x10>;
   reg-names = "nand", "nand-int-base";
   status = "disabled";

   nandcs: nand@0 {
    compatible = "brcm,nandcs";
    reg = <0>;
   };
  };

  uart0: serial@12000 {
   compatible = "arm,pl011", "arm,primecell";
   reg = <0x12000 0x1000>;
   interrupts = <GIC_SPI 32 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&uart_clk>, <&uart_clk>;
   clock-names = "uartclk", "apb_pclk";
   status = "disabled";
  };
 };
};