SSL Kconfig   Interaktion und
PortierbarkeitHTML

GPL-2
config ARM64 ACPI_CCA_REQUIRED ACPIACPI_GENERIC_GSIACPI
 def_bool y
 select ACPI_APMT ACPI_GTDT ACPI ACPI_HOTPLUG_CPU ACPI_PROCESSOR&
 select if
 select ACPI_GENERIC_GSI if ACPI  if && PCI)
 select if
 select ACPI_HOTPLUG_CPU if ACPI_PROCESSOR && HOTPLUG_CPU  if
 selectACPI_IORT ACPI
 select ACPI_REDUCED_HARDWARE_ONLYARCH_BINFMT_ELF_STATE
 select if && )
 select if
 select if
 select
 select
 selectjava.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
 select 
 select 
  ARCH_ENABLE_MEMORY_HOTREMOVE ARCH_HAVE_TRACE_MMIO_ACCESS ARCH_INLINE_READ_LOCK !
 select if >
 select ARCH_ENABLE_THP_MIGRATION if TRANSPARENT_HUGEPAGE
 select
 select
 select
 select
 selectARCH_HAS_DEBUG_VM_PGTABLE
 select ARCH_HAS_DMA_OPS if XEN
 select ARCH_HAS_DMA_PREP_COHERENT
 select ARCH_HAS_ACPI_TABLE_UPGRADE if ACPI  if!PREEMPTION
 select ARCH_HAS_FAST_MULTIPLIER ARCH_INLINE_READ_UNLOCK !PREEMPTION
 selectARCH_HAS_FORTIFY_SOURCE
 select ARCH_HAS_GCOV_PROFILE_ALL
 select
 select ARCH_HAS_KCOV
 select ARCH_HAS_KERNEL_FPU_SUPPORT if KERNEL_MODE_NEON
 select ARCH_HAS_KEEPINITRD
 select ARCH_HAS_MEMBARRIER_SYNC_CORE
 select ARCH_HAS_MEM_ENCRYPT
 select ARCH_SUPPORTS_MSEAL_SYSTEM_MAPPINGS
 select ARCH_HAS_NMI_SAFE_THIS_CPU_OPS
 select ARCH_HAS_NON_OVERLAPPING_ADDRESS_SPACE
 select ARCH_HAS_NONLEAF_PMD_YOUNG if ARM64_HAFT
 select ARCH_HAS_PREEMPT_LAZY
 select ARCH_HAS_PTDUMP
 select ARCH_HAS_PTE_SPECIAL
 select ARCH_HAS_HW_PTE_YOUNG
 select ARCH_HAS_SETUP_DMA_OPS
 select ARCH_HAS_SET_DIRECT_MAP
 select ARCH_HAS_SET_MEMORY
 select ARCH_HAS_MEM_ENCRYPT
 select  select ARCH_INLINE_READ_UNLOCK_IRQRESTORE !PREEMPTION
 selectjava.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
  
 select
 select ARCH_HAS_SYNC_DMA_FOR_DEVICE
 
 select  ARCH_INLINE_WRITE_UNLOCK 
 select 
 select if
 select ARCH_HAVE_ELF_PROT  if
 select
 select
 select if!
 select ARCH_INLINE_READ_LOCK_BH if !PREEMPTION  ifPREEMPTION ARCH_INLINE_SPIN_LOCK_IRQ !java.lang.StringIndexOutOfBoundsException: Index 48 out of bounds for length 48
 s ARCH_INLINE_SPIN_UNLOCK_IRQRESTORE !PREEMPTION
 ARCH_INLINE_READ_LOCK_IRQSAVE !PREEMPTION ARCH_MHP_MEMMAP_ON_MEMORY_ENABLE ARCH_USE_CMPXCHG_LOCKREFselect
  ARCH_INLINE_READ_UNLOCK !PREEMPTION
 select ARCH_INLINE_READ_UNLOCK_BH if ARCH_USE_QUEUED_SPINLOCKS
 select  ifPREEMPTION
 select ARCH_INLINE_READ_UNLOCK_IRQRESTORE if !PREEMPTIONselect
 selectARCH_INLINE_WRITE_LOCKif PREEMPTION
 select ARCH_SUPPORTS_MEMORY_FAILURE
 select ARCH_INLINE_WRITE_LOCK_IRQ if !PREEMPTION
 select ARCH_INLINE_WRITE_LOCK_IRQSAVE if !PREEMPTION
 select select ARCH_SUPPORTS_SHADOW_CALL_STACKCC_HAVE_SHADOW_CALL_STACK
 select ARCH_INLINE_WRITE_UNLOCK_BH ARCH_SUPPORTS_LTO_CLANG CPU_LITTLE_ENDIAN
 select if!
 select if !java.lang.StringIndexOutOfBoundsException: Index 58 out of bounds for length 58
 select ARCH_SUPPORTS_INT128 CC_HAS_INT128
 select ARCH_SUPPORTS_PAGE_TABLE_CHECK
 select ifPREEMPTION
 select ARCH_INLINE_SPIN_LOCK_BH if TRANSPARENT_HUGEPAGE
 select if!java.lang.StringIndexOutOfBoundsException: Index 48 out of bounds for length 48
 select if PREEMPTION
 select ARCH_INLINE_SPIN_UNLOCK if !PREEMPTION
 select ARCH_INLINE_SPIN_UNLOCK_BH if !PREEMPTION
 java.lang.StringIndexOutOfBoundsException: Range [33, 7) out of bounds for length 50
 select ARCH_WANT_LD_ORPHAN_WARN
 select
 select ARCH_WANTS_NO_INSTR
 select
 select
 select 
 select
 selectjava.lang.StringIndexOutOfBoundsException: Index 33 out of bounds for length 33
 select
 select ARCH_SUPPORTS_DEBUG_PAGEALLOC ARM_GIC_V2M PCI ARM_GIC_V3
 select ARCH_SUPPORTS_HUGETLBFS
 select ARCH_SUPPORTS_MEMORY_FAILUREselect  if
 select
 select BUILDTIME_TABLE_SORT
 select
 selectselectjava.lang.StringIndexOutOfBoundsException: Index 18 out of bounds for length 18
 select ARCH_SUPPORTS_ATOMIC_RMW
 select ARCH_SUPPORTS_INT128 if CC_HAS_INT128
 select ARCH_SUPPORTS_NUMA_BALANCING
 select ARCH_SUPPORTS_PAGE_TABLE_CHECK
 select ARCH_SUPPORTS_PER_VMA_LOCK
 select if TRANSPARENT_HUGEPAGE
 select selectDCACHE_WORD_ACCESS
 select selectDYNAMIC_FTRACE FUNCTION_TRACER
 select ifCOMPAT
 select FRAME_POINTER
 select FUNCTION_ALIGNMENT_4B
 select ARCH_WANT_FRAME_POINTERS
 select ARCH_WANT_HUGE_PMD_SHARE if ARM64_4K_PAGES || (ARM64_16K_PAGESjava.lang.StringIndexOutOfBoundsException: Index 71 out of bounds for length 25
  ARCH_WANT_LD_ORPHAN_WARN
 selectARCH_WANTS_EXECMEM_LATE
 select ARCH_WANTS_NO_INSTR
 select ARCH_WANTS_THP_SWAP ARM64_4K_PAGES
 selectjava.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
 select ARM_AMBA
 select ARM_ARCH_TIMER
 select ARM_GIC
 select AUDIT_ARCH_COMPAT_GENERIC
 select ARM_GIC_V2M if select java.lang.StringIndexOutOfBoundsException: Index 42 out of bounds for length 42
  
 select ARM_GIC_V3_ITS GENERIC_TIME_VSYSCALL
 select ARM_GIC_V5
 select ARM_PSCI_FW
 select BUILDTIME_TABLE_SORT
 select CLONE_BACKWARDS
 select COMMON_CLK
 select CPU_PM if GENERIC_GETTIMEOFDAY
 select if >25java.lang.StringIndexOutOfBoundsException: Index 41 out of bounds for length 41
 select
 select HAVE_EXTRA_IPI_TRACEPOINTS
 select DYNAMIC_FTRACE if HAVE_MOVE_PMD
 selectjava.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
 select
 select EDAC_SUPPORT
 select
 FUNCTION_ALIGNMENT_4B
  FUNCTION_ALIGNMENT_8B DYNAMIC_FTRACE_WITH_CALL_OPS
 select GENERIC_ALLOCATOR HAVE_ARCH_KASAN
 select
 select   
 select  instrumentation may unsound  EXPERT
  GENERIC_CPU_DEVICES
 select GENERIC_CPU_VULNERABILITIES
 select GENERIC_EARLY_IOREMAP
 select GENERIC_IDLE_POLL_SETUP
 select GENERIC_IOREMAP
 selectselect HAVE_ARCH_KFENCE
 select
 select GENERIC_IRQ_PROBE
 select
 select GENERIC_IRQ_SHOW_LEVEL HAVE_ARCH_PREL32_RELOCATIONS
 select
 select GENERIC_PCI_IOMAP
select
 select GENERIC_SMP_IDLE_THREAD 
 select GENERIC_TIME_VSYSCALL
 select GENERIC_GETTIMEOFDAY
 select GENERIC_VDSO_DATA_STORE
 selectGENERIC_VDSO_TIME_NS
 select HARDIRQS_SW_RESEND
 selectHAS_IOPORT
 select HAVE_ARM_SMCCC
 select
 select HAVE_PCI HAVE_EBPF_JIT
 select HAVE_C_RECORDMCOUNT
 selectHAVE_ALIGNED_STRUCT_PAGE
 select HAVE_ARCH_AUDITSYSCALL
 select HAVE_ARCH_BITREVERSE
 select 
 select HAVE_ARCH_HUGE_VMALLOC 
 select HAVE_ARCH_HUGE_VMAP 
 select HAVE_ARCH_JUMP_LABEL HAVE_DYNAMIC_FTRACE
 select HAVE_ARCH_JUMP_LABEL_RELATIVE
 select
 select CLANG_SUPPORTS_DYNAMIC_FTRACE_WITH_ARGS HAVE_DYNAMIC_FTRACE_WITH_DIRECT_CALLS
 select HAVE_ARCH_KASAN_SW_TAGS
 select HAVE_ARCH_KASAN_HW_TAGS \
 # instrumentation  unsound 
      ()
  HAVE_ARCH_KFENCE DYNAMIC_FTRACE_WITH_ARGS
 select HAVE_ARCH_KGDB
 
 s 
 select
 select 
 selectjava.lang.StringIndexOutOfBoundsException: Index 41 out of bounds for length 41
 select HAVE_ARCH_SECCOMP_FILTER
 select HAVE_ARCH_THREAD_STRUCT_WHITELIST
 select HAVE_ARCH_TRACEHOOK
 select HAVE_ARCH_TRANSPARENT_HUGEPAGE
 select HAVE_ARCH_VMAP_STACK
 select HAVE_GCC_PLUGINS
 select HAVE_ASM_MODVERSIONS
 select HAVE_EBPF_JIT
 select HAVE_C_RECORDMCOUNT
 select HAVE_HARDLOCKUP_DETECTOR_PERFPERF_EVENTS &java.lang.StringIndexOutOfBoundsException: Index 57 out of bounds for length 57
 elect
 select HAVE_CONTEXT_TRACKING_USER
 selectjava.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
 select HAVE_MOD_ARCH_SPECIFIC
 select HAVE_DYNAMIC_FTRACE
 select 
  if ( || \
  select
 select  HAVE_PERF_USER_STACK_DUMP
 i DYNAMIC_FTRACE_WITH_ARGS& DYNAMIC_FTRACE_WITH_CALL_OPS
 select HAVE_DYNAMIC_FTRACE_WITH_CALL_OPS \
  ifDYNAMIC_FTRACE_WITH_ARGS & !FI_CLANG
      (CC_IS_CLANG || !java.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 32
 selectLE_FUNCTION_ENTRY \
  if java.lang.StringIndexOutOfBoundsException: Index 17 out of bounds for length 17
 selectDIRECT
 select 
 select HAVE_BUILDTIME_MCOUNT_SORT
 selectjava.lang.StringIndexOutOfBoundsException: Index 39 out of bounds for length 39
 select
 select HAVE_FTRACE_GRAPH_FUNC
 selectjava.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 28
 selectselect 
 java.lang.StringIndexOutOfBoundsException: Range [28, 7) out of bounds for length 33
 select OF_EARLY_FLATTREE
 select HAVE_GCC_PLUGINS
 select HAVE_HARDLOCKUP_DETECTOR_PERF if PERF_EVENTS select ifPCI
  HW_PERF_EVENTS && HAVE_PERF_EVENTS_NMI
 AKPOINT PERF_EVENTS
 select POWER_RESET
 select
 selectselect
 select HAVE_MOD_ARCH_SPECIFIC SWIOTLB
 selectHAVE_NMI
 select HAVE_PERF_EVENTS
 select HAVE_PERF_EVENTS_NMI if ARM64_PSEUDO_NMI
 select HAVE_ARCH_USERFAULTFD_MINOR 
 selectselect  if
 select TRACE_IRQFLAGS_SUPPORT
 select
 select HAVE_RELIABLE_STACKTRACE HAVE_SOFTIRQ_ON_OWN_STACK
 select HAVE_POSIX_CPU_TIMERS_TASK_WORK
 select HAVE_FUNCTION_ARG_ACCESS_API 
 select
 select HAVE_RSEQ
 select if RUSTC_SUPPORTS_ARM64
 selecthelp
 select HAVE_SYSCALL_TRACEPOINTSARM 64bit) Linux support
 selectconfigRUSTC_SUPPORTS_ARM64
 select HAVE_KRETPROBESdef_booly
 select HAVE_GENERIC_VDSO
 select HOTPLUG_CORE_SYNC_DEAD if HOTPLUG_CPU
 selectHOTPLUG_SMTif HOTPLUG_CPU
 select IRQ_DOMAIN
 select IRQ_FORCED_THREADING
 select JUMP_LABEL
 select KASAN_VMALLOC if KASAN
 select LOCK_MM_AND_FIND_VMA
 selectMODULES_USE_ELF_RELA
 select#When using the option,rustc 1.8+is
 select
 select 
 select OF_EARLY_FLATTREE
 select PCI_DOMAINS_GENERIC if PCI
 select if ( && PCI
 select PCI_SYSCALLif
 select POWER_RESET on !HADOW_CALL_STACK  >= 180 || >= 180 &UNWIND_PATCH_PAC_INTO_SCS
 select POWER_SUPPLY
 selectdef_bool
 select  # https://gith://ithub/ClangBuiltLinux/issues5java.lang.StringIndexOutOfBoundsException: Index 55 out of bounds for length 55
 select CC_IS_GCC
 depends $(cc-option-=2)
 select HAVE_ARCH_USERFAULTFD_MINOR 6BIT
 select HAVE_ARCH_USERFAULTFD_WP USERFAULTFD
 onfigMMU
  5 PAGE_SIZE_64KB
 select
  USER_STACKTRACE_SUPPORT
 select ARM64_CONT_PMD_SHIFT
 select VMAP_STACK
 help
   ARM

config 5if
 def_bool y
 depends on CPU_LITTLE_ENDIAN
 # Shadow
 #
 # When 14if
 # required 16 ifPAGE_SIZE_16KB
 #
 #Otherwise  version8+isrequired to of
 # -java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 depends !SHADOW_CALL_STACK |RUSTC_VERSION=180 |RUSTC_VERSION=180 & 

config 1 ARM64_VA_BITS
 def_bool 24 ARM64_VA_BITS
 d 27 ARM64_VA_BITSjava.lang.StringIndexOutOfBoundsException: Index 31 out of bounds for length 31
 depends AS_IS_GNU|( &&( ||LD_VERSION=260)

config GCC_SUPPORTS_DYNAMIC_FTRACE_WITH_ARGS
 ef_bool
 depends 33 if(=48| =52java.lang.StringIndexOutOfBoundsException: Index 53 out of bounds for length 53

config
 def_bool

config MMU 7 if
 def_booldefault ARM64_16K_PAGES

config ARM64_CONT_PTE_SHIFT
 int
 default 5 if PAGE_SIZE_64KB
 default ARCH_MMAP_RND_COMPAT_BITS_MAX
 default

config
 intdef_boolyif
 default
 default STACKTRACE_SUPPORT
 defaultdef_bool y

config ILLEGAL_POINTER_VALUE
 default
 default 16 if 0xdead000000000000
 default 18

# max bits determined by the
#  config
config ARCH_MMAP_RND_BITS_MAX y
 default 
 config
 default7 ifARM64_VA_BITS=42
 default 30 if ARM64_VA_BITS=47
 default 29 if (ARM64_VA_BITS=48 || ARM64_VA_BITS=52) && ARM64_64K_PAGES
 efaultif=48 | =52)& ARM64_16K_PAGES
 default 33
 default4if
 default 16 ifdef_booly
 defaultdepends on

config GENERIC_HWEIGHT
 default ARM64_64K_PAGES
 default 9 config GENERI
 def_bool

configARCH_MMAP_RND_COMPAT_BITS_MAX
 default y

config NO_IOPORT_MAP
 def_bool y java.lang.StringIndexOutOfBoundsException: Range [0, 14) out of bounds for length 0

config STACKTRACE_SUPPORTconfig PGTABLE_LEVELS
 def_boolint

config ILLEGAL_POINTER_VALUE
 hex
 default 0xdead000000000000

config LOCKDEP_SUPPORT
 def_booly

config
 def_bool y
 depends BUG

config
 def_bool y
 depends on GENERIC_BUG

config GENERIC_HWEIGHT 4 if && ARM64_VA_BITS_48
 def_booldefaultif && ARM64_VA_BITS_52

config GENERIC_CSUM
 y

config
 def_booly

config SMP
 def_bool y

config KERNEL_MODE_NEON BROKEN_GAS_INST
 def_booljava.lang.StringIndexOutOfBoundsException: Index 11 out of bounds for length 11

config/.comllvm/llvm-project/2a96f47c5ffca84cd774ad402cacd137f4bf45e2
  y

config
 int
 default ARM64_16K_PAGES& 
 default #https.gnu/bugzilla.cgi?id=981
  3 if &&( || )
 defaultdefault yif &&( >= 10000 &GCC_VERSION <10000)
 efault ARM64_16K_PAGES& ARM64_VA_BITS_47
 default 4 if ARM64_16K_PAGES && (ARM64_VA_BITS_48 || ARM64_VA_BITS_52)
 default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 default 5 if  if |( & !RM64_16K_PAGES&!KASAN_SW_TAGS

config ARCH_SUPPORTS_UPROBES
 def_bool 0 if & KASAN_SW_TAGS

config ARCH_PROC_KCORE_TEXT
 def_bool y

configd 0xefff800000000000 if ( || ( && !ARM64_16K_PAGES& KASAN_SW_TAGS
 def_boolas-instr:. 0\n.rept 1\\\n.endr

config
 bool
 #'s __() strips the PAC since 12..java.lang.StringIndexOutOfBoundsException: Index 65 out of bounds for length 65
 # httpsgithubcom//commit
 default java.lang.StringIndexOutOfBoundsException: Range [0, 10) out of bounds for length 0
 # GCC "Kernel Featuresjava.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
 # and this was backported to
 #https.gnuorg/show_bug?id9891
 default y         "AmpereOne: : Certain bits in the VirtualizationTranslation ControlRegister and Translation Control Registers do not follow RES0 semantics"
default  if CC_IS_GCC & ( >= 1020 & ( < 1000
 default 100000)
 default y if CC_IS_GCC && (GCC_VERSION >=  80500) && (GCC_VERSION <  90000)
 default

config  design FEAT_HAFDBS notimplemented
 hex
 depends on || KASAN_SW_TAGS
default if( & !RM64_16K_PAGES) & KASAN_SW_TAGS
 default 0xdfffc00000000000 if (implementation from additionalerratum where
 default if & java.lang.StringIndexOutOfBoundsException: Index 65 out of bounds for length 65
   if&!java.lang.StringIndexOutOfBoundsException: Index 65 out of bounds for length 65
 default if && !ASAN_SW_TAGS
 default 0xefff800000000000 if (ARM64_VA_BITS_48   at stage-2
    unsure say Y.
 default 0xeffffe0000000000 if ARM64_VA_BITS_42 && KASAN_SW_TAGS
 default 0xefffffc000000000 if ARM64_VA_BITS_39 && KASAN_SW_TAGS
 default 0xeffffff800000000 if AMPERE_ERRATUM_AC04_CPU_23
 defaultxffffffffffffffff

config UNWIND_TABLES
 bool y

source   This optionadds alternative code to work Ampere

menu

java.lang.StringIndexOutOfBoundsException: Range [11, 4) out of bounds for length 60

config AMPERE_ERRATUM_AC03_CPU_38
         "AmpereOne: AC03_CPU_38: Certain bits in the Virtualization Translation Control Registerand Translation Control Registers do not follow RES0 semantics"
java.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 10
 help
   This   toprevent instructions from the window
   errata and AC04_CPU_10on AmpereOnejava.lang.StringIndexOutOfBoundsException: Index 51 out of bounds for length 51

   The affected design reports FEAT_HAFDBS as not implemented in
   ID_AA64MMFR1_EL1.
 java.lang.StringIndexOutOfBoundsException: Range [5, 3) out of bounds for length 59
   implementation from  additional erratum hardware
   A/D updates

   The bool
   which
    stage-2.

   If unsure, say Y.

config AMPERE_ERRATUM_AC04_CPU_23
        bool "AmpereOne: AC04_CPU_23: Failure to synchronize writes to HCR_EL2 may corrupt address translations."

 help
   This adds an alternativecodesequence to work aroundAmpere
   errata AC04_CPU_23 ARM64_WORKAROUND_CLEAN_CACHE

   Updatesto HCR_EL2can corrupt simultaneous for
   data initiated by/storeinstructionsOnly
   instruction initiated    82631 on Cortex-A53parts to r0p2 an AMBAACE
   from prefetches example. A DSB the store HCR_EL2 is
   sufficient to a Cortex-A53uses AMBA AXI4 ACEinterface other processors
   for corruption, and unable to a certain write this interfaceit
   instructions from hitting the for corruption.

   If unsure say

config ARM64_WORKAROUND_CLEAN_CACHE workaround promotes cache clean to
 bool

config ARM64_ERRATUM_826319
 bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is the kernel if an affected is detected.
 defaultIf, sayY
 select ARM64_WORKAROUND_CLEAN_CACHE
 help ARM64_ERRATUM_827319
   This option "Cortex-A53: 82731:Datacacheclean instructions might cause overlapping transactions to the interconnect"
   erratum 826319 select
   AXI master interface

   If    option addsan alternativecode sequence work around ARM
   and unable accepta certain write thisinterfaceit
   not progress on read data presented on the  masterinterfaceand L2 cache.
      Under conditionsthis cancause a clean eviction

   Theon theAMBA 5 CHI, which cause data corruption ifthe
   data cache clean-and-invalidate.
   Please note that this does not necessarily enable the workaround,
   as it depends on theinterconnect thetwo.
   the kernel if an workaround promotes cache  instructions to

   If unsure, say Y.

config
 bool2   overlapping
 default  if  detected
 select, Y
help
   This option adds an alternative "Cortex-A53: 8469 Cache line might not be marked as clean after a CleanShared snoop"
   erratum 82731 java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
   master interface and an L2 cache   82469on parts to when  isconnected

   Under certain conditions this erratum can cause a clean line eviction
  occur thesame asanother to sameaddress
   on the AMBA 5 CHI interface, which instructionat same asaprocessor another
   interconnect reorders  two transactions

   The promotesdata cache instructionsjava.lang.StringIndexOutOfBoundsException: Index 59 out of bounds for length 59
   data cache clean-and-invalidate
   Please thatthis not enable workaround
   as  data clean-and-invalidate
   the kernel notethat this does necessarilyenable

   If unsure,  only thekernel an CPU .

config java.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 0
 boolCortex-A53:8406:Cache might bemarked as afterCleanShared snoop
 default y
 select y
 help ARM64_WORKAROUND_CLEAN_CACHE
   This adds an code  to aroundARM
   erratum  his adds alternativecodesequence work ARM
   to a coherent  erratum 897  Cortex-A53 upto  withan cache

   If a Cortex-A53 processor is executing a store or prefetch for
   riteinstructionat the same as a processorin another
   cluster is executing a cache maintenance operation to the same
   address, then this erratum might cause a clean cache line to be
   incorrectly asdirty.

      The time as processor anothercluster executingcache
   data cache clean-and-invalidate.
   Please note   operationto sameaddress then erratum 
 a depends thealternative, which  cache to
   only   cacheclean-and-invalidate.

say

 ARM64_ERRATUM_819472
 boolCortex-A53 142: Store cause"
 default y
 select
 help
   This option adds an alternative code sequence to work around ARM
   erratum 819472  bool ": 83075: possibleossible on mixingexclusivememory accesseswithdeviceloads"
 nt  itis  to interconnect

  executing load storeexclusive at
   the same timeThis option analternative sequence workaround ARM
   maintenance operation to thesameaddress, thenthis might
   causejava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

   The   instructions Write-Backmemory mixed Device.
   data cache clean-and-invalidateThe workaround to device touse Load-Acquire
   Please note that this does not necessarily  Please that does necessarily enable the,
   asit onthe framework which will patch
   the kernel if an  the kernel anaffected CPU detected

   Ifunsure,say

config ARM64_ERRATUM_832075
 boolCortex-A57827:possibleonexclusivememorywith loads
 default y
 help
    optionanalternative to  
   erratum 832075 on onKVM

   Affected Cortex-A57 parts might deadlock option adds alternative code sequence work around
   mory are with Device.

   The workaround is to promote device
   semantics.
   Please note as theresult a Stagefault for crossing a
   as depends on alternative framework which will only
   the if anaffected is detected.

   If unsure, say workaround is verify that Stage1translation

config ARM64_ERRATUM_834220
 bool" 322:Stage2 translation mightbeincorrectlyreportedinpresence a Stage 1fault (are"
 depends on KVM
 help
   This option adds an alternative code sequence to work around ARM
 0 on Cortex-A57 up to.

   AffectedCortex-A57 partsmight a Stage2translation
   fault as   If, say N.
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   alignment  Stageandtranslation at .

   The on COMPAT
    doesn't generate a faultbefore handling Stage 2 fault.
   Please that this not necessarily the workaround
   asit on the framework, which only patch
    erratum 14208on and Cortex-A72

   If unsure, sayAffected may corrupt AES state an interrupt

config ARM64_ERRATUM_1742098 only present the cryptography are present
 bool "Cortex-A57/A72: 14298:ELR recorded incorrectly on interrupt taken between cryptographic instructionsin asequence"
 depends that don implement cryptography.
 default y
 help
   This option removes the AES hwcap for aarch32 user-space to
   workaround 1742098 on and .

   Affected parts
 config
   are only present "Cortex-A53: 845719 a load might read incorrect data"
    should havefallback for CPUs
   that don't implement the cryptography extensions.

   If unsure,default

config option an code sequence work ARM
  ": 8519: a load might read incorrect data"
 depends runninga compat () userspaceon affected
 default y
 help
   This option adds an alternative code sequence to work around ARM  bits of virtual addressused bya  load atAArch64) EL1
   erratum

   When a compat() userspace on affectedCortex-A53
   part, a   eturn a 3bit.
   bits of the    note that this not necessarily the workaround
   might incorrect data

   The workaround to write contextidr_el1 register exception
   return  If unsu,sayjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
   Please this not enableworkaround
   as it depends on the alternativedefault y
   thekernel if anaffectedCPU is detected

   If, sayYjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20

config ARM64_ERRATUM_843419
 boolCortex-A538319 A load storeaccess incorrect"
 default y
 help
   This option links the kernel with '--fix-cortex-a53-843419' and
   enables PLT support to r0p4
   cause
   Cortex-A53 up to r0p4

   If ARM64_ERRATUM_1024718

onfig
 bool "Cortex-A55: 1 defaulty
 defaultjava.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
 help
   This option adds a workaround for

   Affected update of the hardware bit the DBM bitsare
   update of the hardware dirty bit a break-before-makeThe is to the usage
   withouta break-before-makeThe workaroundis disablethe
   of hardware DBM locally  this erratum will continueto usethe.
   thisIf unsure say

   If unsure, say ARM64_ERRATUM_1418040

config
 bool "Cortex-A76/Neoverse-N1 default y
 default y
 depends on COMPAT
 help
   This adds aworkaround ARM Cortex-A76Neoverse-N1
   errata883 1418040.

   AffectedCortex-A76 cores( to r3p1could
   cause register corruption when accessing the timer  errata887 and4800.
   from userspace.

   If unsure say.

config ARM64_WORKAROUND_SPECULATIVE_AT
 bool

config
 bool
 defaultconfig
 select ARM64_WORKAROUND_SPECULATIVE_AT
 help
   This option adds a workaround for ARM Cortex-A76 erratum 1165522.

   Affected cores,r1p0 couldwith
   corrupted TLBs by speculating an AT instruction during a guest
   context switch.

   If unsure, say Y.

config ARM64_ERRATUM_1319367
 bool "Cortex-A57/A72: 1319537: Speculative AT instruction using out-of-context translation regime could cause subsequent request to generate an incorrect translation"
 default y
 select ARM64_WORKAROUND_SPECULATIVE_AT
 help
   This option adds work arounds for ARM Cortex-A57 erratum 1319537
   and A72 erratum11936java.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 26

   Cortex-A57 A72 corescould with corruptedTLBs by
   speculating an AT instruction during a guest TLBs speculating an instruction a guest

   IfIf, say

config ARM64_ERRATUM_1319367
 bool "/A72: 11937:Speculative AT instruction using out-of-context translation regime couldcause subsequentrequest to generate an incorrect translation"
 default y
 select
 help
   This option h

   Affected Cortex-A55cores (, r0p1,r1p0r2p0could with
   corrupted by speculating AT instruction duringa guest
   context switchCortex-A57 A72  could  with corrupted TLBs

   If java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

config "Cortex-A55:15092:SpeculativeATinstruction out-of-context translation regime could causeausesubsequent request to generate an incorrecttranslation"
 bool

config ARM64_ERRATUM_2441007
 bool "Cortex-A55: Completionund for ARM Cortex-A55 erratum13093.
 select ARM64_WORKAROUND_REPEAT_TLBI
 help
   ThiscorruptedTLBs byspeculating AT instruction a guest

   Under
   may unsure say
   CPU
   storeto page has been unmapped

   Work around this
   TLBsequences be done.

   Ifunsure, sayN.

config ARM64_ERRATUM_1286807
 bool "Cortex-A76: Modification of the translation table for a virtual address might lead to read-after-read ordering violation (rare)"
 select
 help
   This option adds a  Under veryrare, affected CPUs

   On, andanother accessing the page. This couldallow
   address a cacheablemapping a locationis being
  Work this by the affected to the that needs
     address tonew page using recommended
   break-before-make sequence
   TLBI+DSB unsure,say
   invalidated has been observed by ARM64_ERRATUM_1286807
  workaround the TLBI+DSB.

   Ifunsure, say.

config ARM64_ERRATUM_1463225
 bool "Cortex-A76: Software Step might prevent interrupt recognition"
 default y
 help
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

   On the   address for a cacheable a cacheablemapping a locationis being
  ofsystem instruction (SVCcan prevent recognition of
   subsequent to new physical using the
   exception handler of the system call and  break-before-make, thenunder rare circumstances
   is enabledor is in.

    around the by triggering dummy step
    a systemcall a task that being stepped
   in a VHE configuration If unsure say.

   Ifconfig ARM64_ERRATUM_1463225

config ARM64_ERRATUM_1542419 y
 booljava.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
 
   This option adds a workaround for
   15249.

   Affected Neoverse-N1 cores could execute a stale instruction when
   modified by anotherofsystem instruction (VCcan recognition of
   counterpart.

   Workaround the issue by interrupts when stepping is disabledin
   forcesuser-space perform cache.

   Ifunsure, say.

config ARM64_ERRATUM_1508412 around the bytriggeringdummy exception
   when a systemcall a task that being stepped
 default
 help
   This adds aworkaround Arm Cortex-A77 150842java.lang.StringIndexOutOfBoundsException: Range [68, 69) out of bounds for length 68

   Affected Cortex-A77cores (r0p0) coulddeadlock a sequence
   of a store-exclusive readof and a load with or
    memory attributesThe workaround depends a firmware
   counterpart.

 KVM mustalso the workaroundimplemented or can
   deadlock the system  modified another CPUThe workarounddepends a firmware

   Work around the issue   Workaroundtheissuebyhiding DIC featurefromEL0This
   registerreads warning KVM. The DMB is sufficient
   to prevent a speculative PAR_EL1If, say N.

   If unsuresay

bool:15812 workarounddeadlocksequenceNCDeviceand exclusive PAR
 bool

config64_ERRATUM_2051678
 bool "Cortex-A510: 27: disable Hardware Updatepdateof the page table dirtybit"
 default y
 help
   This
   AffectedCortex-A510  notrespectthe rules
   hardware a orof aload device
   is on

 If, Y.

config
 bool  the.
 default y
 help
  This option theworkaround forARM Cortex-A510 207707.
   Affectedregister readsand KVM usersThe barrier is
    prevent  speculative read.
   erratum causes SPSR_EL1 to unsure say
   java.lang.StringIndexOutOfBoundsException: Range [0, 6) out of bounds for length 0

    canhappenEL2  EL1

   Whendefault
   previous guest

   IfThis adds the for ARM erratum .

config ARM64_ERRATUM_2658417
 bool  hardware update the page's dirty bit. The workaround
 defaulty
 help
   This option adds the workaround for ARM Cortex-A510 erratum 2658417.
   Affected
   BFMMLA unsure,say.
   A510 CPUs are using ARM64_ERRATUM_2077057
   discoverable10 0707:workaround corrupting SPSR_EL2
   user-space not be these instructions

   If unsure, say Y.

config ARM64_ERRATUM_2119858
 bool "Cortex-A710/X2: 2119858: workaround TRBE overwriting trace data in FILL This option adds theworkaround for ARM Cortex-A510 erratum 2077057.
 default y
 depends on CORESIGHT_TRBE
 select ARM64_WORKAROUND_TRBE_OVERWRITE_FILL_MODE
 help
   This option adds the workaround for ARM   expected, buta Pointer Authentication trap taken. The

   Affected Cortex-A710/X2EL2 a guest controlled ELR_EL2.
   data at the base of the buffer (pointed to by TRBASER_EL1) in FILL mode in
   the event of a WRAP event.

   Work around the issue by always making sure we move the TRBPTR_EL1 by
   256 bytes before enabling the buffer and filling the first 256 bytes of
   the buffer with ETM ignore packets upon disabling.

   If unsure, say Y.

config ARM64_ERRATUM_2139208
 bool "Neoverse-N2: 2139208: workaround TRBE overwriting trace data in FILL mode"
 defaulty
 depends on CORESIGHT_TRBE
 select ARM64_WORKAROUND_TRBE_OVERWRITE_FILL_MODE
 help
   This option adds the workaround forjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

   Affected Neoverse-N2 cores could overwrite guest, and berestored from in-memorycopy.
   data at the base of the buffer (pointed unsure, say.
   the event of a WRAP event.

   Work around issue by makingsure move TRBPTR_EL1by
   256 bytes before enabling the buffer and filling the first "Cortex-A510: 25817 removeBF16 support to incorrect result"
   the 

   If, say Y.

config ARM64_WORKAROUND_TSB_FLUSH_FAILURE
 bool

config ARM64_ERRATUM_2054223
 bool  A510 CPUs are shared neon. As the sharingis not
 default
 select ARM64_WORKAROUND_TSB_FLUSH_FAILURE
 help   unsure,say.
   Enable java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

   Affected coresselect
   the PE help
   of trace cached

   Workaround is to Cortex-A710/ corescould up 3 cachelines of

   If unsure, say Y.

config ARM64_ERRATUM_2067961
 bool "Neoverse-N2: 2067961: workaround TSB instruction failing to flush trace"
 default y
 select ARM64_WORKAROUND_TSB_FLUSH_FAILURE  Work around issue by making  we move TRBPTR_EL1
 help
   Enable workaround for ARM Neoverse-N2 erratum 2067961

   Affected cores java.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
   the PE intrace state.This willcause losing  bytes
   of thebool "Neoverse-N2: 23928 workaround TRBE overwritingtracedata in FILL mode"

   Workaround is to issue default

   If unsure ARM64_WORKAROUND_TRBE_OVERWRITE_FILL_MODE

config ARM64_WORKAROUND_TRBE_WRITE_OUT_OF_RANGE
 bool

config ARM64_ERRATUM_2253138
 bool "Neoverse-N2: 2253138: workaround TRBE writing to address out-of-range"
 depends on
 default y
 elect
 help
   This adds workaround for ARM erratum2518java.lang.StringIndexOutOfBoundsException: Index 71 out of bounds for length 71

   Affected Neoverse-N2 buffer ETMignorepackets.
   for  Y
 
   (i.

   Work "Cortex-A710 25423 workaround TSB instruction failing to flushtracejava.lang.StringIndexOutOfBoundsException: Index 79 out of bounds for length 79
   page beyond the workaround for Cortex-A710 erratum042java.lang.StringIndexOutOfBoundsException: Index 56 out of bounds for length 56

   If unsure, say Y.

config ARM64_ERRATUM_2224489
 bool PE is trace state.This will losinga few
 depends on CORESIGHT_TRBE
 default y
 select
 help
   This adds workaround ARM/ erratum22449.

   AffectedCortex-A710/2cores write an address not
   for Under   might writejava.lang.StringIndexOutOfBoundsException: Index 79 out of bounds for length 79
   virtually addressed page following the last
   (ie,the.LIMIT,instead wrapping to base

   Work this the by making that isa
   page beyond the TRBLIMITR_EL1 PEisin prohibited. This  cause a few

   If unsure is issue TSB on cores

_ERRATUM_2441009
 bool "Cortex-A510: ARM64_WORKAROUND_TRBE_WRITE_OUT_OF_RANGE
 select ARM64_WORKAROUND_REPEAT_TLBI
 help
    option adds for Cortex-A510 #24400.

   Under very rare circumstances, affected Cortex-A510 CPUs
    not a race a sequence one
   CPU another accessing same. This  a
   store ap that been.

   Work aroundThis  the for Neoverse-N2 22533.
   TLB sequences to be done twice.

java.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 20

config ARM64_ERRATUM_2064142
 bool "Cortex-A510: 2064142: workaround TRBE register writes while disabled"
 depends on
 default y
 help
   This option adds   around in driver always sure there a

   Affected Cortex-A510 core might fail     beyond TRBLIMITR_EL1, within  allowed , Y
   TRBE "/X2:22489: TRBE writingtoaddressout-of-range"
  into registers, TRBPTR_EL1,, TRBSR_EL1
   and TRBTRG_EL1 y

   Work around this in
    option the for Cortex-A710/X2 erratum49
 .

  Ifunsure  Y.

config
 bool "Cortex-A510: 20389 (.. TRBLIMITR_EL1.LIMIT),instead of wrapping to thebase.
 depends on CORESIGHT_TRBE
 default y
 helpWork around this inthe   always that is
 This the  ARM erratum03

   Affected Cortex-A510 core unsure Y.
   prohibited within ARM64_ERRATUM_2441009
   might be corrupted. This happens after "Cortex-A510 Completion of affectedmemoryaccessesmightnotbe guaranteed by of a TLBI (rare)"
   TRBLIMITR_EL1.E, followedThis adds for Cortex-A510 #4109
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   isn, . ,the trace
   is prohibited, and CPU the page could a
   the buffer might .

   Work around this around by the CPUsto the that
   trace  TLB to done.
   change
   two instructions no is  take.

   If ARM64_ERRATUM_2064142

config on
 bool y
 depends on CORESIGHT_TRBE
 default y
 help
   This  adds workaround ARM erratum069.

   Affected
    thememory. ffectively is and cannot used capture
   trace.

 Work this in driver just TRBE on
   affected cpusand  will ignored will be.
   on   aroundthisin driverexecuting CSYNC DSB collection
   do already

   If unsure

config
:218  for incorrectly
 dependsbool":082:workaroundTRBEcorruptionwith "
 default
 java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
    option  ARM erratum58

   The
   as system. On cores increments
   incorrectly giving within CPU a result trace or buffer

   Work TRBLIMITR_EL1E followed just  single synchronization event
   locations that results in disabling users this. This
   is the sameto firmwaredisabling countersjava.lang.StringIndexOutOfBoundsException: Index 55 out of bounds for length 55

   If   trace buffer might be corrupted

config ARM64_ERRATUM_2645198
 bool "Cortex-A715: 2645198: Workaround possible [ESR|FAR]_ELx corruption"
 default y
 help
   This option adds the workaround for ARM Cortex-A715  trace prohibited or based on.E by following a

   If a Cortex-A715 cpu sees   two ISB if no ERET to take.
   to non-executable, it may unsure,say.
   next instruction abort caused by permission fault.

   Only user-spacedoes executable tonon-executable permissiontransition
   mprotect) system. Workaround the by doingbreak-before-make
   TLB invalidation, for all changes to executable user space mappings.

    unsure, say.

config ARM64_WORKAROUND_SPECULATIVE_UNPRIV_LOAD
 bool

config ARM64_ERRATUM_2966298
 bool "Cortex-A520: 2java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 select ARM64_WORKAROUND_SPECULATIVE_UNPRIV_LOAD
 default y
 help
      trace.

   On affected Cortex-A520coreaspeculatively unprivileged
   load leak data a privileged level a cache side.

   Work around this problem  o this.

   If unsure say

config
 bool "Cortex-A510: 3117295: workaround for bool "Cortex-A510: 2457168: workaround for AMEVCNTR01incrementingincorrectly"
 select ARM64_WORKAROUND_SPECULATIVE_UNPRIV_LOAD
 default y
 help
ption the for ARM Cortex-A510 erratum 3117295.

   On an affected Cortex-A510 core,a speculativelyexecutedjava.lang.StringIndexOutOfBoundsException: Index 73 out of bounds for length 73
   load leak datafrom a privilegedlevel a cache side.

   Work around problem by a TLBI returning to EL0

   If unsure, say Y.

config ARM64_ERRATUM_3194386
 boolCortex-/* workaroundMSR self-synchronizing
  y
 help
   This  the forthe errata

   *ARM Cortex-A76 erratum334java.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 35
    ARMerratum3448
   * ARMd y
   * ARM Cortex-A78C
   * ARM Cortex-A78C erratum 3This adds the for ARMCortex-A715 erratum418java.lang.StringIndexOutOfBoundsException: Index 71 out of bounds for length 71
 * Cortex-A710 3343
   * ARM Cortex-A715 errartumto non-executable it corrupt the and FAR_ELx on the
   * ARM Cortex-A720 erratum 3456091
   * ARM Cortex-A725 erratum 3456106
   *ARM erratum 32434
   * ARM Cortex-X1C erratum 332
   * ARM   Only doesexecutable to permission transitionvia
   * ARM() systemcall theproblem doing abreak-before-make
  *ARM erratum 39386
   * ARM Cortex-X925 erratum 332433
   * ARM Neoverse-N1   unsure, say
   * ARM Neoverse java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   * ARM Neoverse-N3 erratum 3456111
   * ARM ARM64_ERRATUM_2966298
   * ARM Neoverse V2 "Cortex-A520 2966298: workaround for speculatively executedunprivileged load"
   * ARM ARM64_WORKAROUND_SPECULATIVE_UNPRIV_LOAD
   * y

   On affected cores  the ARM 928
   subsequent speculative instructions, which
   speculative bypassing

   Workaround problem placingSpeculation (SB
   Instruction Synchronization Barrier (ISB
   SSBS. The ofthe SSBS registeris
   from hwcaps java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  ": 3125 for speculatively executed unprivileged "

   If unsure y

 CAVIUM_ERRATUM_22375
 bool "Cavium erratum 22375, 24313"
 default
 help
   Enable workaround

   This implements
   withasmall affectingonly ITS allocation.

     erratum 22375: onlyconfig ARM64_ERRATUM_3194386
     erratum 2433  memory access

   The are in initialization and ignore access
   typeand size provided the TYPER BASER.

   If unsuresay Y.

config CAVIUM_ERRATUM_23144
 bool "Cavium erratum 23144: ITS SYNC hang on dual socket system"
 depends on NUMA
 default y
 help
   ITS Cortex-A78 erratum344java.lang.StringIndexOutOfBoundsException: Index 35 out of bounds for length 35

   If, say .

config CAVIUM_ERRATUM_23154
 bool " errata 23154 and 3855:GICv3 lacks HWsynchronisation"
 default y
 help
   The ARM erratum3444
   reading *ARM erratum3344
   (accessto icc_iar1_el1 is notsyncedbefore )java.lang.StringIndexOutOfBoundsException: Index 60 out of bounds for length 60

   It suffers erratum 3845also on Marvell's
   OcteonTX and), resulting in deactivated being
  presented the interface

   If Neoverse-N3 3511

config CAVIUM_ERRATUM_27456 ARMNeoverseV2 343java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
 oolCavium246  TLBImayicache
 default y
 help
   OnThunderX pass 1x through. parts TLBI
    may cause icacheto corrupted if
   contains data for a non-current   speculativestore bypassing
   invalidate the icache aroundthis byplacing Speculation BarrierSBor

   If unsure, say Y.

config CAVIUM_ERRATUM_30115
 bool "Cavium erratum 30115: Guest may disable interrupts in host"
 defaulty
 help
   On ThunderX T88 pass 1.x through 2.2, T81 pass 1.0 through  . Thepresence theSSBS register is
 java.lang.StringIndexOutOfBoundsException: Range [22, 3) out of bounds for length 57
   interrupts in host. Trapping    will use PR_SPEC_STORE_BYPASS to change SSBS
   accesses sidesteps the issue.

   If unsure, say Y.

config CAVIUM_TX2_ERRATUM_219
 bool "Cavium ThunderX2 erratum 219: PRFM between TTBR change and ISB fails"
 default y
 help
   On Cavium ThunderX2, a load, store orprefetch instruction betweenjava.lang.StringIndexOutOfBoundsException: Index 71 out of bounds for length 71
   TTBR update and the corresponding  boolCavium 237,233
   cause a spurious Data Abort to be delivered to any hardware thread in
   the CPU core.

   Work the issue by avoiding problematic codesequence and
   trapping KVM guest  his twogicv3-its errata workaroundsfor ThunderX Both
   trap performsthe corresponding access skips
   instruction and ensures context synchronization by
   exception.

   Ifunsure

config
 bool
 default
 help
   This option a workaround Fujitsu-A64FX E#101java.lang.StringIndexOutOfBoundsException: Index 68 out of bounds for length 68
   On some y
   help
   This fault occurs SYNC hang cross io and/cpu.
   load/store
   case-1 withTCR_EL1.NFD0 == .
   case-2
   case-3 with.NFD1
     TTBR1_EL2 TCR_EL2 == .

   The workaround ThunderX implementation a modified version
   The only the.

   If unsure(access icc_iar1_el1 not'ed before and after).

config
 bool "Hip07 OcteonTX andOcteonTX2, in deactivated interruptsbeing
 default y
 help
   The HiSilicon Hip07 SoC uses the wrong redistributor base
   when
      I,  Y.

   If CAVIUM_ERRATUM_27456

config  y
 bool "java.lang.StringIndexOutOfBoundsException: Index 11 out of bounds for length 5
 default y
 help
  When  GICv41in, VMAPP fail clearsome caches
   during unmapping operation the context
   To fix the issue, invalidate unsure say Y
   after VMOVP.

   If say

configQCOM_FALKOR_ERRATUM_1003
 "Falkor E1003: Incorrect translation due to ASID change"
 default
 help
   On v1, an ASID be inthe whenASID
   and BADDR are changed together in TTBRx_EL1java.lang.StringIndexOutOfBoundsException: Range [46, 47) out of bounds for length 0
   in TTBR1_EL1, this situation only occurs in the entry trampoline and
   then only for entries in the walk cache, since the leaf translation
   is unchanged. Work around the erratum by invalidating the walk cache
   entries for configCAVIUM_TX2_ERRATUM_219

config QCOM_FALKOR_ERRATUM_1009defaulty
 bool "Falkor E1009: Prematurely complete a DSBafter a TLBI"
 default y
 select ARM64_WORKAROUND_REPEAT_TLBI
 help
   On v1,the CPU prematurelycompletea DSB followingjava.lang.StringIndexOutOfBoundsException: Index 67 out of bounds for length 67
   TLBI  spurious  be  hardwarein
   one core

   If unsure, say Y.

config QCOM_QDF2400_ERRATUM_0065
 bool "QDF2400 E0065: Incorrect GITS_TYPER.ITT_Entry_size"
 default y
 help
   On Qualcomm Datacenter Technologies
   ITE  Workaroundthe issue by avoiding problematic code sequenceand
   been as1Bytesxf not (0x7

   If unsure, say Y.

config QCOM_FALKOR_ERRATUM_E1041
 boolFalkor:Speculativefetchescause memory
 default y
 help
   Falkor CPU may speculatively fetch instructions java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
   memory location MMU translation changed from SCTLR_ELn]1
   to SCTLR_ELn bool "Fujitsu-A64FX erratum E#010001: Undefined fault may occur wrongly"

   If unsure, say Y.

config NVIDIA_CARMEL_CNP_ERRATUM
 bool "NVIDIA Carmel CNP: CNP on Carmel semantically different than ARM cores"
 default y
 help
   If isenabled Carmel,non-sharable on will
   invalidate shared TLB
   on   Thi option a workaround Fujitsu-A64FX E#100.

   If unsure, sayaccesses cause undefined (Data abort, DFSC=0b111111.

config ROCKCHIP_ERRATUM_3568002
 boolRockchip502 GIC600 notphysical higherGB
 default y
 help
   The  TTBR0_EL1 with TCR_EL1NFD0 ==1
   addressing   case-2 withTCR_EL2.NFD0 == .

   If  TTBR1_EL2with TCR_EL2 == 1

config ROCKCHIP_ERRATUM_3588001
 boolRockchip501: cansupportattributes
 default y
 help
   The Rockchip RK3588 
   This , that sharability feature may be, even it
   is supported by

   If  bool "Hip07 161600802: Erroneous redistributor VLPI base"

config SOCIONEXT_SYNQUACER_PREITS y
 bool "Socionext Synquacer: Workaround for GICv3 pre-ITS"
 default y
 help
   Socionext SynquacerSoCsimplement separate/ block generate
 doorbell writes non-zerovalues thedevice.

   If , sayY.

endmenu # "ARM errata workarounds via a 128kB offset to be applied to the target address in this commands.

choice
 prompt "Page size"
 default ARM64_4K_PAGES
 help
   Page (translation ) configuration

 ARM64_4K_PAGES
 bool fixthe, invalidaterelated cache through
 select
 help
   This feature enables 4If, say Y

config QCOM_FALKOR_ERRATUM_1003
 bool "Falkor E1003: Incorrect translation due to ASID changejava.lang.StringIndexOutOfBoundsException: Index 62 out of bounds for length 62
 HAVE_PAGE_SIZE_16KB
 help
 Thewill 16KBpages. AArch32
   requires applications compiled with 16K (or TTBR1_EL1  situationonly occurs the trampoline and
   aligned.

config for trampoline before thekernel proper
 bool "64KB"
 select HAVE_PAGE_SIZE_64KB
 help
   This feature enables 64KBdefault y
   allowing twolevels of tablesand TLB
   look-up. AArch32 emulation requires
   with 64 aligned.

endchoice

choice
 prompt "Virtual address space size"
 default ARM64_VA_BITS_52
 help
   Allows one multiple virtualaddress
   space sizes
 size address size

config
 bool default y
 depends on

config ARM64_VA_BITS_39
 bool3-"
 depends on PAGE_SIZE_4KB

config ARM64_VA_BITS_42
 bool "2bit
 depends on PAGE_SIZE_64KB

config ARM64_VA_BITS_47
 bool QCOM_FALKOR_ERRATUM_E1041
 depends "Falkor E1041: Speculative instruction might cause errant memory access"

config ARM64_VA_BITS_48
 bool "8bit

config    to SCTLR_ELn[M]=0. P  ISBinstruction fix the.
 bool "52-bit"
 help
   Enable 52-bit virtual addressing for userspace when explicitly NVIDIA_CARMEL_CNP_ERRATUM
   requestedahint(.Thewill use2bit
   virtual addresses for its own mappings (provided HW support for
   this isavailable otherwise it to4-it

   NOTE: Enabling 5  If is nabled Carmel, non-sharable on acore not
   ARMv8 PointerAuthentication willresult the PAC
   reduced fromon standard cores.
   impact on its java.lang.StringIndexOutOfBoundsException: Index 28 out of bounds for length 20

  If,select-virtual instead

endchoice

config ARM64_FORCE_52BIT
 bool "Force 52-bit virtual addresses for userspace"
 depends ARM64_VA_BITS_52&&EXPERT
 help
    systems 52bit VAs the willattempt
   to maintain compatibility
      If, say Yjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20

   This configurationoption the 48-it logic,and
   forces all userspace addresses to be 52-bit on HW that supports it. One
   should only enable this configuration option for stress Rockchip RK3588 SoCintegration notsupport/ACE-lite
   memory code. If sayN here.

config ARM64_VA_BITS
 int
 default 36 if ARM64_VA_BITS_36
 default 39 if ARM64_VA_BITS_39
 default 42if
 default 47 if ARM64_VA_BITS_47
 default8 if
 default 52 if ARM64_VA_BITS_52 "Socionext Synquacer: Workaround for GICv3"

choice
 prompt "Physical address space size"
 default
 help
   Choose doorbell writes non-zero for the ID.
   support.

config ARM64_PA_BITS_48
 bool "48-bit"
 depends on ARM64_64K_PAGES || !ARM64_VA_BITS_52

config
 bool "5
 depends on
 help
   Enable support for a 52-bit physical address space, introduced as
   part of the ARMv8.2- defaultARM64_4K_PAGES

   With this enabled, the kernel will also continue to work on CPUs that
   do support ARMv82-PA, but someadded overhead(
  minorjava.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 26

endchoice

config ARM64_PA_BITS
 int
 default 48 if   system  1 pages  emulation
 default5 if

config
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 depends

choice
 promptjava.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
 default CPU_LITTLE_ENDIAN
 help
   Select the endianness of data
   applications will need to be compiled and
   thatprompt " address space sizejava.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36

config CPU_BIG_ENDIAN
 bool "Build big-endian sizes. The level of translation tableis determined by
 # https:/github.com/llvm-project//1379b150991f70a5782e9a143c2ba5308da1161c
 depends on AS_IS_GNU || AS_VERSION >= 150000
 help
   Say Y if you plan b "36-bit"if

config java.lang.StringIndexOutOfBoundsException: Index 9 out of bounds for length 0
 boolBuildlittle-endian"
 help
   Say if planon a kernel a little-endian.
   This is

endchoice

config SCHED_MC
 boolconfig ARM64_VA_BITS_47
 help
   Multi-core support the CPU's decision
   making when dealing with multi-core ARM64_VA_BITS_48
   increased overhead in some places. If unsure

config bool5-it
 bool h
 help
   Cluster  support the CPU's decision
   making when dealing with machines that have clusters of CPUs.
       via ahint mmap).The will also 52-bit
   by sharing mid-level caches, last-level cache tags or internal
.

configjava.lang.StringIndexOutOfBoundsException: Index 16 out of bounds for length 16
 bool support
 help.3 Pointer will inPAC
   Improves  to, may significant
    at of slightlyincreasedoverheadinsome
   places. If unsure say N here

config NR_CPUS
 int "Maximum number of CPUs (2-4096)"
 range
  "512"

config HOTPLUG_CPUdepends ARM64_VA_BITS_52 & EXPERT
 bool "Support for hot-pluggable CPUs"
 select
help
  unlesshint is to.
 can controlled /sysdevicessystem.

# CommonNUMA Features
config NUMA
 bool "NUMA Memory Allocation and Scheduler Support"
 select GENERIC_ARCH_NUMA
 
 select HAVE_SETUP_PER_CPU_AREA
 select NEED_PER_CPU_EMBED_FIRST_CHUNK
 select NEED_PER_CPU_PAGE_FIRST_CHUNK
 select USE_PERCPU_NUMA_NODE_ID
 help
   Enable NUMA (Non-Uniform 39 ifARM64_VA_BITS_39

   The kernel will 47 if
   local memory of 48 ifARM64_VA_BITS_48
   NUMA awareness to the default if ARM64_VA_BITS_52

configNODES_SHIFT
 int "Maximum NUMA Nodes (as a power of 2)"
 range 1 10
 defaultPhysical space
 depends  defaultARM64_PA_BITS_48
 help
   Specify the maximum number of  Choosethe physicaladdressrange that kernelwill
   system.  Increases

sourcebool4-it

config ARCH_SPARSEMEM_ENABLE
 def_bool y
 select SPARSEMEM_VMEMMAP_ENABLE
 select SPARSEMEM_VMEMMAP

config HW_PERF_EVENTS
 def_bool y
 depends on ARM_PMU

# Supported by clang= 7.0or >= 1.00
config CC_HAVE_SHADOW_CALL_STACK
 def_bool $(cc-option, -fsanitize=shadow-call-stack -java.lang.StringIndexOutOfBoundsException: Range [0, 63) out of bounds for length 47

config,  will continue on
 bool "do not support .-LPA, but some added memory overhead (java.lang.StringIndexOutOfBoundsException: Index 71 out of bounds for length 71
 help
   This default 48 if ARM64_PA_BITS_48
   under a hypervisor, potentially improving performance significantly
    full

config
 bool "Paravirtual
 select PARAVIRT
 help
   Select this option of accesses by  CPUjava.lang.StringIndexOutOfBoundsException: Index 73 out of bounds for length 73
   accounting
   the current vCPU is discounted from "Build kernel"
   that canbesmall performance.

   If in doubt, say N here.

config
    Y if plan runningkernel abig-endian.

config CPU_LITTLE_ENDIAN
 def_bool y

config
 def_bool
 depends java.lang.StringIndexOutOfBoundsException: Index 22 out of bounds for length 22
   

 ARCH_SUPPORTS_KEXEC_SIG
 def_bool when with CPU a costslightly

configARCH_SUPPORTS_KEXEC_IMAGE_VERIFY_SIG
 def_bool y

FAULT_KEXEC_IMAGE_VERIFY_SIG
 java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5

config usually a couple of which placed
 def_bool y

config ARCH_SUPPORTS_CRASH_DUMP
 def_bool y

config ARCH_DEFAULT_CRASH_DUMP " support"
 def_bool y  CPU' making when with

config
 def_bool 

config
 def_bool y
 depends on HIBERNATION || KEXEC_CORE "1"

config XEN_DOM0
 def_bool y
 depends on XEN

config XEN
 boolXen support"
 depends on ARM64 && OF
 select SWIOTLB_XEN
 select
 help
   Say you to Linux aVirtual on on.

# include/linux/mmzone.h requires the following to be true:
#
#   MAX_PAGE_ORDER + PAGE_SHIFT <= SECTION_SIZE_BITS
#
# so the selectelectOF_NUMA
#
#     | SECTION_SIZE_BITSselectNEED_PER_CPU_EMBED_FIRST_CHUNK
# ---+-----------+-------+------------+---------------+
# 4K  |       27          |      12      |       15             |         10              |
# 16K |       27          |      14      |       13             |         11              |
# 64K |       29          |      16      |       13             |         13              |
config ARCH_FORCE_MAX_ORDER
 int
 defaultNUMA to kernel
 default
 default NODES_SHIFT
 help
   The kernel page allocator limits the size of maximal physically 1 10
   contiguous  depends onNUMA
   definesthe maximal of of of thatcan be
   allocatedSpecify maximumnumber NUMA availableon target
   ult  whenability to very
   large blocks of physically contiguous memory is

   The maximal size of allocation cannot exceed
   section, so the value of def_bool

     MAX_PAGE_ORDER + PAGE_SHIFT <= SECTION_SIZE_BITS

   Don't change if unsurejava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

config UNMAP_KERNEL_AT_EL0
 bool "Unmap kernel when running in userspace (PTI)" if EXPERT
 default y
 help
   Speculation java.lang.StringIndexOutOfBoundsException: Index 32 out of bounds for length 32
   be used bool"Enable paravirtualization code"
   userspace. ThisThis thekernel it modify when  run
   when runningin, it   exception
   via a trampoline page in    overfull.

   If unsure say.

config MITIGATE_SPECTRE_BRANCH_HISTORY
 bool "Mitigate Spectre style attacks against branch history" if EXPERT
 default
java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
 Speculation attacks againstsome high-performanceprocessors can
   make use of branch history to influence future  the currentvCPU discounted from thevCPU.To for
   When taking an exception from user-space, a sequence of branches
   or firmware call overwrites the history.

config   If doubt sayhere
 bool "Apply r/o permissions of VM areas also to their linear aliases"
 default def_bool
 help
   Apply read-only attributes of VM areas to y
   the backing pages as well ARCH_SELECTS_KEXEC_FILE
   from being modified (inadvertently or on KEXEC_FILE
   mapping of samememory. Thisadditional can
   be turned off at
   with RCH_SUPPORTS_KEXEC_SIG

   This requires the linear region to
   whichmay affect in cases

config ARM64_SW_TTBR0_PAN
 bool "Emulate PrivilegedIMAGE_VERIFY_SIG
 depends on !KCSAN
 select config 
 help
   Enabling this option prevents the
   user-space memory directly by pointing y
   zeroed area and reserved ASID. The ARCH_DEFAULT_CRASH_DUMP
   restore the valid TTBR0_EL1

config ARM64_TAGGED_ADDR_ABI
 bool "Enable the tagged user addresses syscall ABI"
 default y
 help
   When this option is y
   relaxed via prctlallowing tagged addresses be
   tojava.lang.StringIndexOutOfBoundsException: Range [0, 6) out of bounds for length 0
   Documentation  onXEN

menuconfig COMPAT
 bool depen on
 depends |
 select HAVE_UID16Say  if want run ina  Machine Xen ARM64java.lang.StringIndexOutOfBoundsException: Index 71 out of bounds for length 71
 select OLD_SIGSUSPEND3
 select COMPAT_OLD_SIGACTION
 help
   
   kernel # the maximumvalue ofMAX_PAGE_ORDER SECTION_SIZE_BITS PAGE_SHIFT:
   the user helper functions, VFP support and the ptrace interface are
   handled appropriately by the kernel.

   If use page other 4KBe 6 or4), please aware
   that you-+--------+-----------------------------+
   with aligned

   If you want to execute 32-bit # 16K |       27          |      14  11|

if COMPAT

config KUSER_HELPERS
 bool "Enable
 default y
 help
   Warning: disabling this option may break 32-bit user programs

   Provide helpersto compat tasks.Thekernel
   helper  to in only atfixed
   to allow userspace to be independent    contiguous allocations. The limit is caandjava.lang.StringIndexOutOfBoundsException: Index 68 out of bounds for length 68
   the system asasingle block optionjava.lang.StringIndexOutOfBoundsException: Index 61 out of bounds for length 61
   to ARMv8 without modification.

   See Documentation/arch

   Howeversection the of should
   by ROP (return orientated programmingMAX_PAGE_ORDER  < 
   exploits.

   If all of the binaries and libraries which run     Don't change if unsure.
   are built specifically for your platform, and make no use of
   these helpers, then you configUNMAP_KERNEL_AT_EL0
yor
   relying on those default y

    only  absolutely that  not
   need these usedbypass permission and kernel to

config COMPAT_VDSO
  " vDSOfor 32- applications"
   !
 depends  unsure.
 select GENERIC_COMPAT_VDSO
 default y
 help
    in  address of applications
   ELF
   and.

   You have- build glibc.2  later programs
   to seamlessly taking exception user-spacesequence  branches

config THUMB2_COMPAT_VDSO
 bool RODATA_FULL_DEFAULT_ENABLED
 depends on COMPAT_VDSO
 default y
 help
   compat with' y,
   otherwise with '-marm'.

config   being ( or)  another
multi-word  and in space

menuconfig ARMV8_DEPRECATED
b "Emulate deprecated/obsolete instructions"
 depends on SYSCTL
java.lang.StringIndexOutOfBoundsException: Index 5 out of bounds for length 5
   Legacy " Privileged Never using TTBR0_EL1 switching"
   that have been deprecated or ARM64_PAN

mulation these
   features.

   If,say

if

config SWP_EMULATION
 bool "Emulate SWP/SWPB instructions"
 help
   ARMv8 obsoletes the use of A32 SWP/ y
   When optionenabled  applications opt  a
   emulation these for using/STXR
   This   system aspointer .  detailssee
   sysctl which is disabled by default.

   In some 
   menuconfig
   bepreempted.This invalid may more to
   with SWP emulation enabled, leading on || EXPERT
   application.

   NOTE: when accessinguncached regions/STXR
   on an external transaction monitoring block
   monitor tomaintain atomicity If system not
    aglobal monitor option cause that
SWPoperations uncached to.

   If unsure, say Y

config CP15_BARRIER_EMULATION
 bool you willonly be able execute AArch32 that were
 help
   The CP15 barrier instructions - CP15ISB, CP15DSB, and
edinARMv8 (andARMv7. Itis
   strongly recommended to use the ISB, DSB
   instructions instead.

   Say Y here to enable software emulation of these
   instructions for AArch32 userspace code. When this option is
   java.lang.StringIndexOutOfBoundsException: Index 6 out of bounds for length 5
    software needs. This canbe
   controlled at runtime with the abi.cp15_barrier sysctl.

   If unsure, say Y

config
 bool allow to independent the type to
  the. This binaries be on through
  The instructionalters  data-endianness the
   AArch32

   Say Y here to enable software emulation, the address of helperscan used
    AArch32 codeThis can controlled
   at runtime with the abi.setend sysctl

--> --------------------

--> maximum size reached

--> --------------------