Quelle  uvd_v7_0.c   Sprache: C

/*
 * Copyright 2016 Advanced Micro Devices, Inc.
 *
 * Permission is hereby granted, free of charge, to any person obtaining a
 * copy of this software and associated documentation files (the "Software"),
 * to deal in the Software without restriction, including without limitation
 * the rights to use, copy, modify, merge, publish, distribute, sublicense,
 * and/or sell copies of the Software, and to permit persons to whom the
 * Software is furnished to do so, subject to the following conditions:
 *
 * The above copyright notice and this permission notice shall be included in
 * all copies or substantial portions of the Software.
 *
 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
 * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
 * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
 * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
 * OTHER DEALINGS IN THE SOFTWARE.
 *
 */

#include <linux/firmware.h>

#include "amdgpu.h"
#include "amdgpu_uvd.h"
#include "amdgpu_cs.h"
#include "soc15.h"
#include "soc15d.h"
#include "soc15_common.h"
#include "mmsch_v1_0.h"

#include "uvd/uvd_7_0_offset.h"
#include "uvd/uvd_7_0_sh_mask.h"
#include "vce/vce_4_0_offset.h"
#include "vce/vce_4_0_default.h"
#include "vce/vce_4_0_sh_mask.h"
#include "nbif/nbif_6_1_offset.h"
#include "mmhub/mmhub_1_0_offset.h"
#include "mmhub/mmhub_1_0_sh_mask.h"
#include "ivsrcid/uvd/irqsrcs_uvd_7_0.h"

#define mmUVD_PG0_CC_UVD_HARVESTING                                                                    0x00c7
#define mmUVD_PG0_CC_UVD_HARVESTING_BASE_IDX                                                           1
//UVD_PG0_CC_UVD_HARVESTING
#define UVD_PG0_CC_UVD_HARVESTING__UVD_DISABLE__SHIFT                                                         0x1
#define UVD_PG0_CC_UVD_HARVESTING__UVD_DISABLE_MASK                                                           0x00000002L

#define UVD7_MAX_HW_INSTANCES_VEGA20   2

static void uvd_v7_0_set_ring_funcs(struct amdgpu_device *adev);
static void uvd_v7_0_set_enc_ring_funcs(struct amdgpu_device *adev);
static void uvd_v7_0_set_irq_funcs(struct amdgpu_device *adev);
static int uvd_v7_0_start(struct amdgpu_device *adev);
static void uvd_v7_0_stop(struct amdgpu_device *adev);
static int uvd_v7_0_sriov_start(struct amdgpu_device *adev);

static int amdgpu_ih_clientid_uvds[] = {
 SOC15_IH_CLIENTID_UVD,
 SOC15_IH_CLIENTID_UVD1
};

/**
 * uvd_v7_0_ring_get_rptr - get read pointer
 *
 * @ring: amdgpu_ring pointer
 *
 * Returns the current hardware read pointer
 */
static uint64_t uvd_v7_0_ring_get_rptr(struct amdgpu_ring *ring)
{
 struct amdgpu_device *adev = ring->adev;

 return RREG32_SOC15(UVD, ring->me, mmUVD_RBC_RB_RPTR);
}

/**
 * uvd_v7_0_enc_ring_get_rptr - get enc read pointer
 *
 * @ring: amdgpu_ring pointer
 *
 * Returns the current hardware enc read pointer
 */
static uint64_t uvd_v7_0_enc_ring_get_rptr(struct amdgpu_ring *ring)
{
 struct amdgpu_device *adev = ring->adev;

 if (ring == &adev->uvd.inst[ring->me].ring_enc[0])
  return RREG32_SOC15(UVD, ring->me, mmUVD_RB_RPTR);
 else
  return RREG32_SOC15(UVD, ring->me, mmUVD_RB_RPTR2);
}

/**
 * uvd_v7_0_ring_get_wptr - get write pointer
 *
 * @ring: amdgpu_ring pointer
 *
 * Returns the current hardware write pointer
 */
static uint64_t uvd_v7_0_ring_get_wptr(struct amdgpu_ring *ring)
{
 struct amdgpu_device *adev = ring->adev;

 return RREG32_SOC15(UVD, ring->me, mmUVD_RBC_RB_WPTR);
}

/**
 * uvd_v7_0_enc_ring_get_wptr - get enc write pointer
 *
 * @ring: amdgpu_ring pointer
 *
 * Returns the current hardware enc write pointer
 */
static uint64_t uvd_v7_0_enc_ring_get_wptr(struct amdgpu_ring *ring)
{
 struct amdgpu_device *adev = ring->adev;

 if (ring->use_doorbell)
  return *ring->wptr_cpu_addr;

 if (ring == &adev->uvd.inst[ring->me].ring_enc[0])
  return RREG32_SOC15(UVD, ring->me, mmUVD_RB_WPTR);
 else
  return RREG32_SOC15(UVD, ring->me, mmUVD_RB_WPTR2);
}

/**
 * uvd_v7_0_ring_set_wptr - set write pointer
 *
 * @ring: amdgpu_ring pointer
 *
 * Commits the write pointer to the hardware
 */
static void uvd_v7_0_ring_set_wptr(struct amdgpu_ring *ring)
{
 struct amdgpu_device *adev = ring->adev;

 WREG32_SOC15(UVD, ring->me, mmUVD_RBC_RB_WPTR, lower_32_bits(ring->wptr));
}

/**
 * uvd_v7_0_enc_ring_set_wptr - set enc write pointer
 *
 * @ring: amdgpu_ring pointer
 *
 * Commits the enc write pointer to the hardware
 */
static void uvd_v7_0_enc_ring_set_wptr(struct amdgpu_ring *ring)
{
 struct amdgpu_device *adev = ring->adev;

 if (ring->use_doorbell) {
  /* XXX check if swapping is necessary on BE */
  *ring->wptr_cpu_addr = lower_32_bits(ring->wptr);
  WDOORBELL32(ring->doorbell_index, lower_32_bits(ring->wptr));
  return;
 }

 if (ring == &adev->uvd.inst[ring->me].ring_enc[0])
  WREG32_SOC15(UVD, ring->me, mmUVD_RB_WPTR,
   lower_32_bits(ring->wptr));
 else
  WREG32_SOC15(UVD, ring->me, mmUVD_RB_WPTR2,
   lower_32_bits(ring->wptr));
}

/**
 * uvd_v7_0_enc_ring_test_ring - test if UVD ENC ring is working
 *
 * @ring: the engine to test on
 *
 */
static int uvd_v7_0_enc_ring_test_ring(struct amdgpu_ring *ring)
{
 struct amdgpu_device *adev = ring->adev;
 uint32_t rptr;
 unsigned i;
 int r;

 if (amdgpu_sriov_vf(adev))
  return 0;

 r = amdgpu_ring_alloc(ring, 16);
 if (r)
  return r;

 rptr = amdgpu_ring_get_rptr(ring);

 amdgpu_ring_write(ring, HEVC_ENC_CMD_END);
 amdgpu_ring_commit(ring);

 for (i = 0; i < adev->usec_timeout; i++) {
  if (amdgpu_ring_get_rptr(ring) != rptr)
   break;
  udelay(1);
 }

 if (i >= adev->usec_timeout)
  r = -ETIMEDOUT;

 return r;
}

/**
 * uvd_v7_0_enc_get_create_msg - generate a UVD ENC create msg
 *
 * @ring: ring we should submit the msg to
 * @handle: session handle to use
 * @bo: amdgpu object for which we query the offset
 * @fence: optional fence to return
 *
 * Open up a stream for HW test
 */
static int uvd_v7_0_enc_get_create_msg(struct amdgpu_ring *ring, u32 handle,
           struct amdgpu_bo *bo,
           struct dma_fence **fence)
{
 const unsigned ib_size_dw = 16;
 struct amdgpu_job *job;
 struct amdgpu_ib *ib;
 struct dma_fence *f = NULL;
 uint64_t addr;
 int i, r;

 r = amdgpu_job_alloc_with_ib(ring->adev, NULL, NULL, ib_size_dw * 4,
         AMDGPU_IB_POOL_DIRECT, &job);
 if (r)
  return r;

 ib = &job->ibs[0];
 addr = amdgpu_bo_gpu_offset(bo);

 ib->length_dw = 0;
 ib->ptr[ib->length_dw++] = 0x00000018;
 ib->ptr[ib->length_dw++] = 0x00000001; /* session info */
 ib->ptr[ib->length_dw++] = handle;
 ib->ptr[ib->length_dw++] = 0x00000000;
 ib->ptr[ib->length_dw++] = upper_32_bits(addr);
 ib->ptr[ib->length_dw++] = addr;

 ib->ptr[ib->length_dw++] = 0x00000014;
 ib->ptr[ib->length_dw++] = 0x00000002; /* task info */
 ib->ptr[ib->length_dw++] = 0x0000001c;
 ib->ptr[ib->length_dw++] = 0x00000000;
 ib->ptr[ib->length_dw++] = 0x00000000;

 ib->ptr[ib->length_dw++] = 0x00000008;
 ib->ptr[ib->length_dw++] = 0x08000001; /* op initialize */

 for (i = ib->length_dw; i < ib_size_dw; ++i)
  ib->ptr[i] = 0x0;

 r = amdgpu_job_submit_direct(job, ring, &f);
 if (r)
  goto err;

 if (fence)
  *fence = dma_fence_get(f);
 dma_fence_put(f);
 return 0;

err:
 amdgpu_job_free(job);
 return r;
}

/**
 * uvd_v7_0_enc_get_destroy_msg - generate a UVD ENC destroy msg
 *
 * @ring: ring we should submit the msg to
 * @handle: session handle to use
 * @bo: amdgpu object for which we query the offset
 * @fence: optional fence to return
 *
 * Close up a stream for HW test or if userspace failed to do so
 */
static int uvd_v7_0_enc_get_destroy_msg(struct amdgpu_ring *ring, u32 handle,
     struct amdgpu_bo *bo,
     struct dma_fence **fence)
{
 const unsigned ib_size_dw = 16;
 struct amdgpu_job *job;
 struct amdgpu_ib *ib;
 struct dma_fence *f = NULL;
 uint64_t addr;
 int i, r;

 r = amdgpu_job_alloc_with_ib(ring->adev, NULL, NULL, ib_size_dw * 4,
         AMDGPU_IB_POOL_DIRECT, &job);
 if (r)
  return r;

 ib = &job->ibs[0];
 addr = amdgpu_bo_gpu_offset(bo);

 ib->length_dw = 0;
 ib->ptr[ib->length_dw++] = 0x00000018;
 ib->ptr[ib->length_dw++] = 0x00000001;
 ib->ptr[ib->length_dw++] = handle;
 ib->ptr[ib->length_dw++] = 0x00000000;
 ib->ptr[ib->length_dw++] = upper_32_bits(addr);
 ib->ptr[ib->length_dw++] = addr;

 ib->ptr[ib->length_dw++] = 0x00000014;
 ib->ptr[ib->length_dw++] = 0x00000002;
 ib->ptr[ib->length_dw++] = 0x0000001c;
 ib->ptr[ib->length_dw++] = 0x00000000;
 ib->ptr[ib->length_dw++] = 0x00000000;

 ib->ptr[ib->length_dw++] = 0x00000008;
 ib->ptr[ib->length_dw++] = 0x08000002; /* op close session */

 for (i = ib->length_dw; i < ib_size_dw; ++i)
  ib->ptr[i] = 0x0;

 r = amdgpu_job_submit_direct(job, ring, &f);
 if (r)
  goto err;

 if (fence)
  *fence = dma_fence_get(f);
 dma_fence_put(f);
 return 0;

err:
 amdgpu_job_free(job);
 return r;
}

/**
 * uvd_v7_0_enc_ring_test_ib - test if UVD ENC IBs are working
 *
 * @ring: the engine to test on
 * @timeout: timeout value in jiffies, or MAX_SCHEDULE_TIMEOUT
 *
 */
static int uvd_v7_0_enc_ring_test_ib(struct amdgpu_ring *ring, long timeout)
{
 struct dma_fence *fence = NULL;
 struct amdgpu_bo *bo = ring->adev->uvd.ib_bo;
 long r;

 r = uvd_v7_0_enc_get_create_msg(ring, 1, bo, NULL);
 if (r)
  goto error;

 r = uvd_v7_0_enc_get_destroy_msg(ring, 1, bo, &fence);
 if (r)
  goto error;

 r = dma_fence_wait_timeout(fence, false, timeout);
 if (r == 0)
  r = -ETIMEDOUT;
 else if (r > 0)
  r = 0;

error:
 dma_fence_put(fence);
 return r;
}

static int uvd_v7_0_early_init(struct amdgpu_ip_block *ip_block)
{
 struct amdgpu_device *adev = ip_block->adev;

 if (adev->asic_type == CHIP_VEGA20) {
  u32 harvest;
  int i;

  adev->uvd.num_uvd_inst = UVD7_MAX_HW_INSTANCES_VEGA20;
  for (i = 0; i < adev->uvd.num_uvd_inst; i++) {
   harvest = RREG32_SOC15(UVD, i, mmUVD_PG0_CC_UVD_HARVESTING);
   if (harvest & UVD_PG0_CC_UVD_HARVESTING__UVD_DISABLE_MASK) {
    adev->uvd.harvest_config |= 1 << i;
   }
  }
  if (adev->uvd.harvest_config == (AMDGPU_UVD_HARVEST_UVD0 |
       AMDGPU_UVD_HARVEST_UVD1))
   /* both instances are harvested, disable the block */
   return -ENOENT;
 } else {
  adev->uvd.num_uvd_inst = 1;
 }

 if (amdgpu_sriov_vf(adev))
  adev->uvd.num_enc_rings = 1;
 else
  adev->uvd.num_enc_rings = 2;
 uvd_v7_0_set_ring_funcs(adev);
 uvd_v7_0_set_enc_ring_funcs(adev);
 uvd_v7_0_set_irq_funcs(adev);

 return 0;
}

static int uvd_v7_0_sw_init(struct amdgpu_ip_block *ip_block)
{
 struct amdgpu_ring *ring;

 int i, j, r;
 struct amdgpu_device *adev = ip_block->adev;

 for (j = 0; j < adev->uvd.num_uvd_inst; j++) {
  if (adev->uvd.harvest_config & (1 << j))
   continue;
  /* UVD TRAP */
  r = amdgpu_irq_add_id(adev, amdgpu_ih_clientid_uvds[j], UVD_7_0__SRCID__UVD_SYSTEM_MESSAGE_INTERRUPT, &adev->uvd.inst[j].irq);
  if (r)
   return r;

  /* UVD ENC TRAP */
  for (i = 0; i < adev->uvd.num_enc_rings; ++i) {
   r = amdgpu_irq_add_id(adev, amdgpu_ih_clientid_uvds[j], i + UVD_7_0__SRCID__UVD_ENC_GEN_PURP, &adev->uvd.inst[j].irq);
   if (r)
    return r;
  }
 }

 r = amdgpu_uvd_sw_init(adev);
 if (r)
  return r;

 if (adev->firmware.load_type == AMDGPU_FW_LOAD_PSP) {
  const struct common_firmware_header *hdr;
  hdr = (const struct common_firmware_header *)adev->uvd.fw->data;
  adev->firmware.ucode[AMDGPU_UCODE_ID_UVD].ucode_id = AMDGPU_UCODE_ID_UVD;
  adev->firmware.ucode[AMDGPU_UCODE_ID_UVD].fw = adev->uvd.fw;
  adev->firmware.fw_size +=
   ALIGN(le32_to_cpu(hdr->ucode_size_bytes), PAGE_SIZE);

  if (adev->uvd.num_uvd_inst == UVD7_MAX_HW_INSTANCES_VEGA20) {
   adev->firmware.ucode[AMDGPU_UCODE_ID_UVD1].ucode_id = AMDGPU_UCODE_ID_UVD1;
   adev->firmware.ucode[AMDGPU_UCODE_ID_UVD1].fw = adev->uvd.fw;
   adev->firmware.fw_size +=
    ALIGN(le32_to_cpu(hdr->ucode_size_bytes), PAGE_SIZE);
  }
  DRM_INFO("PSP loading UVD firmware\n");
 }

 for (j = 0; j < adev->uvd.num_uvd_inst; j++) {
  if (adev->uvd.harvest_config & (1 << j))
   continue;
  if (!amdgpu_sriov_vf(adev)) {
   ring = &adev->uvd.inst[j].ring;
   ring->vm_hub = AMDGPU_MMHUB0(0);
   sprintf(ring->name, "uvd_%d", ring->me);
   r = amdgpu_ring_init(adev, ring, 512,
          &adev->uvd.inst[j].irq, 0,
          AMDGPU_RING_PRIO_DEFAULT, NULL);
   if (r)
    return r;
  }

  for (i = 0; i < adev->uvd.num_enc_rings; ++i) {
   ring = &adev->uvd.inst[j].ring_enc[i];
   ring->vm_hub = AMDGPU_MMHUB0(0);
   sprintf(ring->name, "uvd_enc_%d.%d", ring->me, i);
   if (amdgpu_sriov_vf(adev)) {
    ring->use_doorbell = true;

    /* currently only use the first enconding ring for
 * sriov, so set unused location for other unused rings.
 */
    if (i == 0)
     ring->doorbell_index = adev->doorbell_index.uvd_vce.uvd_ring0_1 * 2;
    else
     ring->doorbell_index = adev->doorbell_index.uvd_vce.uvd_ring2_3 * 2 + 1;
   }
   r = amdgpu_ring_init(adev, ring, 512,
          &adev->uvd.inst[j].irq, 0,
          AMDGPU_RING_PRIO_DEFAULT, NULL);
   if (r)
    return r;
  }
 }

 r = amdgpu_uvd_resume(adev);
 if (r)
  return r;

 r = amdgpu_virt_alloc_mm_table(adev);
 if (r)
  return r;

 return r;
}

static int uvd_v7_0_sw_fini(struct amdgpu_ip_block *ip_block)
{
 int i, j, r;
 struct amdgpu_device *adev = ip_block->adev;

 amdgpu_virt_free_mm_table(adev);

 r = amdgpu_uvd_suspend(adev);
 if (r)
  return r;

 for (j = 0; j < adev->uvd.num_uvd_inst; ++j) {
  if (adev->uvd.harvest_config & (1 << j))
   continue;
  for (i = 0; i < adev->uvd.num_enc_rings; ++i)
   amdgpu_ring_fini(&adev->uvd.inst[j].ring_enc[i]);
 }
 return amdgpu_uvd_sw_fini(adev);
}

/**
 * uvd_v7_0_hw_init - start and test UVD block
 *
 * @ip_block: Pointer to the amdgpu_ip_block for this hw instance.
 *
 * Initialize the hardware, boot up the VCPU and do some testing
 */
static int uvd_v7_0_hw_init(struct amdgpu_ip_block *ip_block)
{
 struct amdgpu_device *adev = ip_block->adev;
 struct amdgpu_ring *ring;
 uint32_t tmp;
 int i, j, r;

 if (amdgpu_sriov_vf(adev))
  r = uvd_v7_0_sriov_start(adev);
 else
  r = uvd_v7_0_start(adev);
 if (r)
  goto done;

 for (j = 0; j < adev->uvd.num_uvd_inst; ++j) {
  if (adev->uvd.harvest_config & (1 << j))
   continue;
  ring = &adev->uvd.inst[j].ring;

  if (!amdgpu_sriov_vf(adev)) {
   r = amdgpu_ring_test_helper(ring);
   if (r)
    goto done;

   r = amdgpu_ring_alloc(ring, 10);
   if (r) {
    DRM_ERROR("amdgpu: (%d)ring failed to lock UVD ring (%d).\n", j, r);
    goto done;
   }

   tmp = PACKET0(SOC15_REG_OFFSET(UVD, j,
    mmUVD_SEMA_WAIT_FAULT_TIMEOUT_CNTL), 0);
   amdgpu_ring_write(ring, tmp);
   amdgpu_ring_write(ring, 0xFFFFF);

   tmp = PACKET0(SOC15_REG_OFFSET(UVD, j,
    mmUVD_SEMA_WAIT_INCOMPLETE_TIMEOUT_CNTL), 0);
   amdgpu_ring_write(ring, tmp);
   amdgpu_ring_write(ring, 0xFFFFF);

   tmp = PACKET0(SOC15_REG_OFFSET(UVD, j,
    mmUVD_SEMA_SIGNAL_INCOMPLETE_TIMEOUT_CNTL), 0);
   amdgpu_ring_write(ring, tmp);
   amdgpu_ring_write(ring, 0xFFFFF);

   /* Clear timeout status bits */
   amdgpu_ring_write(ring, PACKET0(SOC15_REG_OFFSET(UVD, j,
    mmUVD_SEMA_TIMEOUT_STATUS), 0));
   amdgpu_ring_write(ring, 0x8);

   amdgpu_ring_write(ring, PACKET0(SOC15_REG_OFFSET(UVD, j,
    mmUVD_SEMA_CNTL), 0));
   amdgpu_ring_write(ring, 3);

   amdgpu_ring_commit(ring);
  }

  for (i = 0; i < adev->uvd.num_enc_rings; ++i) {
   ring = &adev->uvd.inst[j].ring_enc[i];
   r = amdgpu_ring_test_helper(ring);
   if (r)
    goto done;
  }
 }
done:
 if (!r)
  DRM_INFO("UVD and UVD ENC initialized successfully.\n");

 return r;
}

/**
 * uvd_v7_0_hw_fini - stop the hardware block
 *
 * @ip_block: Pointer to the amdgpu_ip_block for this hw instance.
 *
 * Stop the UVD block, mark ring as not ready any more
 */
static int uvd_v7_0_hw_fini(struct amdgpu_ip_block *ip_block)
{
 struct amdgpu_device *adev = ip_block->adev;

 cancel_delayed_work_sync(&adev->uvd.idle_work);

 if (!amdgpu_sriov_vf(adev))
  uvd_v7_0_stop(adev);
 else {
  /* full access mode, so don't touch any UVD register */
  DRM_DEBUG("For SRIOV client, shouldn't do anything.\n");
 }

 return 0;
}

static int uvd_v7_0_prepare_suspend(struct amdgpu_ip_block *ip_block)
{
 struct amdgpu_device *adev = ip_block->adev;

 return amdgpu_uvd_prepare_suspend(adev);
}

static int uvd_v7_0_suspend(struct amdgpu_ip_block *ip_block)
{
 int r;
 struct amdgpu_device *adev = ip_block->adev;

 /*
 * Proper cleanups before halting the HW engine:
 *   - cancel the delayed idle work
 *   - enable powergating
 *   - enable clockgating
 *   - disable dpm
 *
 * TODO: to align with the VCN implementation, move the
 * jobs for clockgating/powergating/dpm setting to
 * ->set_powergating_state().
 */
 cancel_delayed_work_sync(&adev->uvd.idle_work);

 if (adev->pm.dpm_enabled) {
  amdgpu_dpm_enable_uvd(adev, false);
 } else {
  amdgpu_asic_set_uvd_clocks(adev, 0, 0);
  /* shutdown the UVD block */
  amdgpu_device_ip_set_powergating_state(adev, AMD_IP_BLOCK_TYPE_UVD,
             AMD_PG_STATE_GATE);
  amdgpu_device_ip_set_clockgating_state(adev, AMD_IP_BLOCK_TYPE_UVD,
             AMD_CG_STATE_GATE);
 }

 r = uvd_v7_0_hw_fini(ip_block);
 if (r)
  return r;

 return amdgpu_uvd_suspend(adev);
}

static int uvd_v7_0_resume(struct amdgpu_ip_block *ip_block)
{
 int r;

 r = amdgpu_uvd_resume(ip_block->adev);
 if (r)
  return r;

 return uvd_v7_0_hw_init(ip_block);
}

/**
 * uvd_v7_0_mc_resume - memory controller programming
 *
 * @adev: amdgpu_device pointer
 *
 * Let the UVD memory controller know it's offsets
 */
static void uvd_v7_0_mc_resume(struct amdgpu_device *adev)
{
 uint32_t size = AMDGPU_UVD_FIRMWARE_SIZE(adev);
 uint32_t offset;
 int i;

 for (i = 0; i < adev->uvd.num_uvd_inst; ++i) {
  if (adev->uvd.harvest_config & (1 << i))
   continue;
  if (adev->firmware.load_type == AMDGPU_FW_LOAD_PSP) {
   WREG32_SOC15(UVD, i, mmUVD_LMI_VCPU_CACHE_64BIT_BAR_LOW,
    i == 0 ?
    adev->firmware.ucode[AMDGPU_UCODE_ID_UVD].tmr_mc_addr_lo :
    adev->firmware.ucode[AMDGPU_UCODE_ID_UVD1].tmr_mc_addr_lo);
   WREG32_SOC15(UVD, i, mmUVD_LMI_VCPU_CACHE_64BIT_BAR_HIGH,
    i == 0 ?
    adev->firmware.ucode[AMDGPU_UCODE_ID_UVD].tmr_mc_addr_hi :
    adev->firmware.ucode[AMDGPU_UCODE_ID_UVD1].tmr_mc_addr_hi);
   WREG32_SOC15(UVD, i, mmUVD_VCPU_CACHE_OFFSET0, 0);
   offset = 0;
  } else {
   WREG32_SOC15(UVD, i, mmUVD_LMI_VCPU_CACHE_64BIT_BAR_LOW,
    lower_32_bits(adev->uvd.inst[i].gpu_addr));
   WREG32_SOC15(UVD, i, mmUVD_LMI_VCPU_CACHE_64BIT_BAR_HIGH,
    upper_32_bits(adev->uvd.inst[i].gpu_addr));
   offset = size;
   WREG32_SOC15(UVD, i, mmUVD_VCPU_CACHE_OFFSET0,
     AMDGPU_UVD_FIRMWARE_OFFSET >> 3);
  }

  WREG32_SOC15(UVD, i, mmUVD_VCPU_CACHE_SIZE0, size);

  WREG32_SOC15(UVD, i, mmUVD_LMI_VCPU_CACHE1_64BIT_BAR_LOW,
    lower_32_bits(adev->uvd.inst[i].gpu_addr + offset));
  WREG32_SOC15(UVD, i, mmUVD_LMI_VCPU_CACHE1_64BIT_BAR_HIGH,
    upper_32_bits(adev->uvd.inst[i].gpu_addr + offset));
  WREG32_SOC15(UVD, i, mmUVD_VCPU_CACHE_OFFSET1, (1 << 21));
  WREG32_SOC15(UVD, i, mmUVD_VCPU_CACHE_SIZE1, AMDGPU_UVD_HEAP_SIZE);

  WREG32_SOC15(UVD, i, mmUVD_LMI_VCPU_CACHE2_64BIT_BAR_LOW,
    lower_32_bits(adev->uvd.inst[i].gpu_addr + offset + AMDGPU_UVD_HEAP_SIZE));
  WREG32_SOC15(UVD, i, mmUVD_LMI_VCPU_CACHE2_64BIT_BAR_HIGH,
    upper_32_bits(adev->uvd.inst[i].gpu_addr + offset + AMDGPU_UVD_HEAP_SIZE));
  WREG32_SOC15(UVD, i, mmUVD_VCPU_CACHE_OFFSET2, (2 << 21));
  WREG32_SOC15(UVD, i, mmUVD_VCPU_CACHE_SIZE2,
    AMDGPU_UVD_STACK_SIZE + (AMDGPU_UVD_SESSION_SIZE * 40));

  WREG32_SOC15(UVD, i, mmUVD_UDEC_ADDR_CONFIG,
    adev->gfx.config.gb_addr_config);
  WREG32_SOC15(UVD, i, mmUVD_UDEC_DB_ADDR_CONFIG,
    adev->gfx.config.gb_addr_config);
  WREG32_SOC15(UVD, i, mmUVD_UDEC_DBW_ADDR_CONFIG,
    adev->gfx.config.gb_addr_config);

  WREG32_SOC15(UVD, i, mmUVD_GP_SCRATCH4, adev->uvd.max_handles);
 }
}

static int uvd_v7_0_mmsch_start(struct amdgpu_device *adev,
    struct amdgpu_mm_table *table)
{
 uint32_t data = 0, loop;
 uint64_t addr = table->gpu_addr;
 struct mmsch_v1_0_init_header *header = (struct mmsch_v1_0_init_header *)table->cpu_addr;
 uint32_t size;
 int i;

 size = header->header_size + header->vce_table_size + header->uvd_table_size;

 /* 1, write to vce_mmsch_vf_ctx_addr_lo/hi register with GPU mc addr of memory descriptor location */
 WREG32_SOC15(VCE, 0, mmVCE_MMSCH_VF_CTX_ADDR_LO, lower_32_bits(addr));
 WREG32_SOC15(VCE, 0, mmVCE_MMSCH_VF_CTX_ADDR_HI, upper_32_bits(addr));

 /* 2, update vmid of descriptor */
 data = RREG32_SOC15(VCE, 0, mmVCE_MMSCH_VF_VMID);
 data &= ~VCE_MMSCH_VF_VMID__VF_CTX_VMID_MASK;
 data |= (0 << VCE_MMSCH_VF_VMID__VF_CTX_VMID__SHIFT); /* use domain0 for MM scheduler */
 WREG32_SOC15(VCE, 0, mmVCE_MMSCH_VF_VMID, data);

 /* 3, notify mmsch about the size of this descriptor */
 WREG32_SOC15(VCE, 0, mmVCE_MMSCH_VF_CTX_SIZE, size);

 /* 4, set resp to zero */
 WREG32_SOC15(VCE, 0, mmVCE_MMSCH_VF_MAILBOX_RESP, 0);

 for (i = 0; i < adev->uvd.num_uvd_inst; ++i) {
  if (adev->uvd.harvest_config & (1 << i))
   continue;
  WDOORBELL32(adev->uvd.inst[i].ring_enc[0].doorbell_index, 0);
  *adev->uvd.inst[i].ring_enc[0].wptr_cpu_addr = 0;
  adev->uvd.inst[i].ring_enc[0].wptr = 0;
  adev->uvd.inst[i].ring_enc[0].wptr_old = 0;
 }
 /* 5, kick off the initialization and wait until VCE_MMSCH_VF_MAILBOX_RESP becomes non-zero */
 WREG32_SOC15(VCE, 0, mmVCE_MMSCH_VF_MAILBOX_HOST, 0x10000001);

 data = RREG32_SOC15(VCE, 0, mmVCE_MMSCH_VF_MAILBOX_RESP);
 loop = 1000;
 while ((data & 0x10000002) != 0x10000002) {
  udelay(10);
  data = RREG32_SOC15(VCE, 0, mmVCE_MMSCH_VF_MAILBOX_RESP);
  loop--;
  if (!loop)
   break;
 }

 if (!loop) {
  dev_err(adev->dev, "failed to init MMSCH, mmVCE_MMSCH_VF_MAILBOX_RESP = %x\n", data);
  return -EBUSY;
 }

 return 0;
}

static int uvd_v7_0_sriov_start(struct amdgpu_device *adev)
{
 struct amdgpu_ring *ring;
 uint32_t offset, size, tmp;
 uint32_t table_size = 0;
 struct mmsch_v1_0_cmd_direct_write direct_wt = { {0} };
 struct mmsch_v1_0_cmd_direct_read_modify_write direct_rd_mod_wt = { {0} };
 struct mmsch_v1_0_cmd_direct_polling direct_poll = { {0} };
 struct mmsch_v1_0_cmd_end end = { {0} };
 uint32_t *init_table = adev->virt.mm_table.cpu_addr;
 struct mmsch_v1_0_init_header *header = (struct mmsch_v1_0_init_header *)init_table;
 uint8_t i = 0;

 direct_wt.cmd_header.command_type = MMSCH_COMMAND__DIRECT_REG_WRITE;
 direct_rd_mod_wt.cmd_header.command_type = MMSCH_COMMAND__DIRECT_REG_READ_MODIFY_WRITE;
 direct_poll.cmd_header.command_type = MMSCH_COMMAND__DIRECT_REG_POLLING;
 end.cmd_header.command_type = MMSCH_COMMAND__END;

 if (header->uvd_table_offset == 0 && header->uvd_table_size == 0) {
  header->version = MMSCH_VERSION;
  header->header_size = sizeof(struct mmsch_v1_0_init_header) >> 2;

  if (header->vce_table_offset == 0 && header->vce_table_size == 0)
   header->uvd_table_offset = header->header_size;
  else
   header->uvd_table_offset = header->vce_table_size + header->vce_table_offset;

  init_table += header->uvd_table_offset;

  for (i = 0; i < adev->uvd.num_uvd_inst; ++i) {
   if (adev->uvd.harvest_config & (1 << i))
    continue;
   ring = &adev->uvd.inst[i].ring;
   ring->wptr = 0;
   size = AMDGPU_GPU_PAGE_ALIGN(adev->uvd.fw->size + 4);

   MMSCH_V1_0_INSERT_DIRECT_RD_MOD_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_STATUS),
          0xFFFFFFFF, 0x00000004);
   /* mc resume*/
   if (adev->firmware.load_type == AMDGPU_FW_LOAD_PSP) {
    MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i,
       mmUVD_LMI_VCPU_CACHE_64BIT_BAR_LOW),
       adev->firmware.ucode[AMDGPU_UCODE_ID_UVD].tmr_mc_addr_lo);
    MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i,
       mmUVD_LMI_VCPU_CACHE_64BIT_BAR_HIGH),
       adev->firmware.ucode[AMDGPU_UCODE_ID_UVD].tmr_mc_addr_hi);
    MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, 0, mmUVD_VCPU_CACHE_OFFSET0), 0);
    offset = 0;
   } else {
    MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_LMI_VCPU_CACHE_64BIT_BAR_LOW),
           lower_32_bits(adev->uvd.inst[i].gpu_addr));
    MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_LMI_VCPU_CACHE_64BIT_BAR_HIGH),
           upper_32_bits(adev->uvd.inst[i].gpu_addr));
    offset = size;
    MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, 0, mmUVD_VCPU_CACHE_OFFSET0),
       AMDGPU_UVD_FIRMWARE_OFFSET >> 3);

   }

   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_VCPU_CACHE_SIZE0), size);

   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_LMI_VCPU_CACHE1_64BIT_BAR_LOW),
          lower_32_bits(adev->uvd.inst[i].gpu_addr + offset));
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_LMI_VCPU_CACHE1_64BIT_BAR_HIGH),
          upper_32_bits(adev->uvd.inst[i].gpu_addr + offset));
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_VCPU_CACHE_OFFSET1), (1 << 21));
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_VCPU_CACHE_SIZE1), AMDGPU_UVD_HEAP_SIZE);

   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_LMI_VCPU_CACHE2_64BIT_BAR_LOW),
          lower_32_bits(adev->uvd.inst[i].gpu_addr + offset + AMDGPU_UVD_HEAP_SIZE));
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_LMI_VCPU_CACHE2_64BIT_BAR_HIGH),
          upper_32_bits(adev->uvd.inst[i].gpu_addr + offset + AMDGPU_UVD_HEAP_SIZE));
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_VCPU_CACHE_OFFSET2), (2 << 21));
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_VCPU_CACHE_SIZE2),
          AMDGPU_UVD_STACK_SIZE + (AMDGPU_UVD_SESSION_SIZE * 40));

   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_GP_SCRATCH4), adev->uvd.max_handles);
   /* mc resume end*/

   /* disable clock gating */
   MMSCH_V1_0_INSERT_DIRECT_RD_MOD_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_CGC_CTRL),
          ~UVD_CGC_CTRL__DYN_CLOCK_MODE_MASK, 0);

   /* disable interupt */
   MMSCH_V1_0_INSERT_DIRECT_RD_MOD_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_MASTINT_EN),
          ~UVD_MASTINT_EN__VCPU_EN_MASK, 0);

   /* stall UMC and register bus before resetting VCPU */
   MMSCH_V1_0_INSERT_DIRECT_RD_MOD_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_LMI_CTRL2),
          ~UVD_LMI_CTRL2__STALL_ARB_UMC_MASK,
          UVD_LMI_CTRL2__STALL_ARB_UMC_MASK);

   /* put LMI, VCPU, RBC etc... into reset */
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_SOFT_RESET),
          (uint32_t)(UVD_SOFT_RESET__LMI_SOFT_RESET_MASK |
              UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK |
              UVD_SOFT_RESET__LBSI_SOFT_RESET_MASK |
              UVD_SOFT_RESET__RBC_SOFT_RESET_MASK |
              UVD_SOFT_RESET__CSM_SOFT_RESET_MASK |
              UVD_SOFT_RESET__CXW_SOFT_RESET_MASK |
              UVD_SOFT_RESET__TAP_SOFT_RESET_MASK |
              UVD_SOFT_RESET__LMI_UMC_SOFT_RESET_MASK));

   /* initialize UVD memory controller */
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_LMI_CTRL),
          (uint32_t)((0x40 << UVD_LMI_CTRL__WRITE_CLEAN_TIMER__SHIFT) |
              UVD_LMI_CTRL__WRITE_CLEAN_TIMER_EN_MASK |
              UVD_LMI_CTRL__DATA_COHERENCY_EN_MASK |
              UVD_LMI_CTRL__VCPU_DATA_COHERENCY_EN_MASK |
              UVD_LMI_CTRL__REQ_MODE_MASK |
              0x00100000L));

   /* take all subblocks out of reset, except VCPU */
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_SOFT_RESET),
          UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK);

   /* enable VCPU clock */
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_VCPU_CNTL),
          UVD_VCPU_CNTL__CLK_EN_MASK);

   /* enable master interrupt */
   MMSCH_V1_0_INSERT_DIRECT_RD_MOD_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_MASTINT_EN),
          ~(UVD_MASTINT_EN__VCPU_EN_MASK|UVD_MASTINT_EN__SYS_EN_MASK),
          (UVD_MASTINT_EN__VCPU_EN_MASK|UVD_MASTINT_EN__SYS_EN_MASK));

   /* clear the bit 4 of UVD_STATUS */
   MMSCH_V1_0_INSERT_DIRECT_RD_MOD_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_STATUS),
          ~(2 << UVD_STATUS__VCPU_REPORT__SHIFT), 0);

   /* force RBC into idle state */
   size = order_base_2(ring->ring_size);
   tmp = REG_SET_FIELD(0, UVD_RBC_RB_CNTL, RB_BUFSZ, size);
   tmp = REG_SET_FIELD(tmp, UVD_RBC_RB_CNTL, RB_NO_FETCH, 1);
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_RBC_RB_CNTL), tmp);

   ring = &adev->uvd.inst[i].ring_enc[0];
   ring->wptr = 0;
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_RB_BASE_LO), ring->gpu_addr);
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_RB_BASE_HI), upper_32_bits(ring->gpu_addr));
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_RB_SIZE), ring->ring_size / 4);

   /* boot up the VCPU */
   MMSCH_V1_0_INSERT_DIRECT_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_SOFT_RESET), 0);

   /* enable UMC */
   MMSCH_V1_0_INSERT_DIRECT_RD_MOD_WT(SOC15_REG_OFFSET(UVD, i, mmUVD_LMI_CTRL2),
              ~UVD_LMI_CTRL2__STALL_ARB_UMC_MASK, 0);

   MMSCH_V1_0_INSERT_DIRECT_POLL(SOC15_REG_OFFSET(UVD, i, mmUVD_STATUS), 0x02, 0x02);
  }
  /* add end packet */
  memcpy((void *)init_table, &end, sizeof(struct mmsch_v1_0_cmd_end));
  table_size += sizeof(struct mmsch_v1_0_cmd_end) / 4;
  header->uvd_table_size = table_size;

 }
 return uvd_v7_0_mmsch_start(adev, &adev->virt.mm_table);
}

/**
 * uvd_v7_0_start - start UVD block
 *
 * @adev: amdgpu_device pointer
 *
 * Setup and start the UVD block
 */
static int uvd_v7_0_start(struct amdgpu_device *adev)
{
 struct amdgpu_ring *ring;
 uint32_t rb_bufsz, tmp;
 uint32_t lmi_swap_cntl;
 uint32_t mp_swap_cntl;
 int i, j, k, r;

 for (k = 0; k < adev->uvd.num_uvd_inst; ++k) {
  if (adev->uvd.harvest_config & (1 << k))
   continue;
  /* disable DPG */
  WREG32_P(SOC15_REG_OFFSET(UVD, k, mmUVD_POWER_STATUS), 0,
    ~UVD_POWER_STATUS__UVD_PG_MODE_MASK);
 }

 /* disable byte swapping */
 lmi_swap_cntl = 0;
 mp_swap_cntl = 0;

 uvd_v7_0_mc_resume(adev);

 for (k = 0; k < adev->uvd.num_uvd_inst; ++k) {
  if (adev->uvd.harvest_config & (1 << k))
   continue;
  ring = &adev->uvd.inst[k].ring;
  /* disable clock gating */
  WREG32_P(SOC15_REG_OFFSET(UVD, k, mmUVD_CGC_CTRL), 0,
    ~UVD_CGC_CTRL__DYN_CLOCK_MODE_MASK);

  /* disable interupt */
  WREG32_P(SOC15_REG_OFFSET(UVD, k, mmUVD_MASTINT_EN), 0,
    ~UVD_MASTINT_EN__VCPU_EN_MASK);

  /* stall UMC and register bus before resetting VCPU */
  WREG32_P(SOC15_REG_OFFSET(UVD, k, mmUVD_LMI_CTRL2),
    UVD_LMI_CTRL2__STALL_ARB_UMC_MASK,
    ~UVD_LMI_CTRL2__STALL_ARB_UMC_MASK);
  mdelay(1);

  /* put LMI, VCPU, RBC etc... into reset */
  WREG32_SOC15(UVD, k, mmUVD_SOFT_RESET,
   UVD_SOFT_RESET__LMI_SOFT_RESET_MASK |
   UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK |
   UVD_SOFT_RESET__LBSI_SOFT_RESET_MASK |
   UVD_SOFT_RESET__RBC_SOFT_RESET_MASK |
   UVD_SOFT_RESET__CSM_SOFT_RESET_MASK |
   UVD_SOFT_RESET__CXW_SOFT_RESET_MASK |
   UVD_SOFT_RESET__TAP_SOFT_RESET_MASK |
   UVD_SOFT_RESET__LMI_UMC_SOFT_RESET_MASK);
  mdelay(5);

  /* initialize UVD memory controller */
  WREG32_SOC15(UVD, k, mmUVD_LMI_CTRL,
   (0x40 << UVD_LMI_CTRL__WRITE_CLEAN_TIMER__SHIFT) |
   UVD_LMI_CTRL__WRITE_CLEAN_TIMER_EN_MASK |
   UVD_LMI_CTRL__DATA_COHERENCY_EN_MASK |
   UVD_LMI_CTRL__VCPU_DATA_COHERENCY_EN_MASK |
   UVD_LMI_CTRL__REQ_MODE_MASK |
   0x00100000L);

#ifdef __BIG_ENDIAN
  /* swap (8 in 32) RB and IB */
  lmi_swap_cntl = 0xa;
  mp_swap_cntl = 0;
#endif
  WREG32_SOC15(UVD, k, mmUVD_LMI_SWAP_CNTL, lmi_swap_cntl);
  WREG32_SOC15(UVD, k, mmUVD_MP_SWAP_CNTL, mp_swap_cntl);

  WREG32_SOC15(UVD, k, mmUVD_MPC_SET_MUXA0, 0x40c2040);
  WREG32_SOC15(UVD, k, mmUVD_MPC_SET_MUXA1, 0x0);
  WREG32_SOC15(UVD, k, mmUVD_MPC_SET_MUXB0, 0x40c2040);
  WREG32_SOC15(UVD, k, mmUVD_MPC_SET_MUXB1, 0x0);
  WREG32_SOC15(UVD, k, mmUVD_MPC_SET_ALU, 0);
  WREG32_SOC15(UVD, k, mmUVD_MPC_SET_MUX, 0x88);

  /* take all subblocks out of reset, except VCPU */
  WREG32_SOC15(UVD, k, mmUVD_SOFT_RESET,
    UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK);
  mdelay(5);

  /* enable VCPU clock */
  WREG32_SOC15(UVD, k, mmUVD_VCPU_CNTL,
    UVD_VCPU_CNTL__CLK_EN_MASK);

  /* enable UMC */
  WREG32_P(SOC15_REG_OFFSET(UVD, k, mmUVD_LMI_CTRL2), 0,
    ~UVD_LMI_CTRL2__STALL_ARB_UMC_MASK);

  /* boot up the VCPU */
  WREG32_SOC15(UVD, k, mmUVD_SOFT_RESET, 0);
  mdelay(10);

  for (i = 0; i < 10; ++i) {
   uint32_t status;

   for (j = 0; j < 100; ++j) {
    status = RREG32_SOC15(UVD, k, mmUVD_STATUS);
    if (status & 2)
     break;
    mdelay(10);
   }
   r = 0;
   if (status & 2)
    break;

   DRM_ERROR("UVD(%d) not responding, trying to reset the VCPU!!!\n", k);
   WREG32_P(SOC15_REG_OFFSET(UVD, k, mmUVD_SOFT_RESET),
     UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK,
     ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK);
   mdelay(10);
   WREG32_P(SOC15_REG_OFFSET(UVD, k, mmUVD_SOFT_RESET), 0,
     ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK);
   mdelay(10);
   r = -1;
  }

  if (r) {
   DRM_ERROR("UVD(%d) not responding, giving up!!!\n", k);
   return r;
  }
  /* enable master interrupt */
  WREG32_P(SOC15_REG_OFFSET(UVD, k, mmUVD_MASTINT_EN),
   (UVD_MASTINT_EN__VCPU_EN_MASK|UVD_MASTINT_EN__SYS_EN_MASK),
   ~(UVD_MASTINT_EN__VCPU_EN_MASK|UVD_MASTINT_EN__SYS_EN_MASK));

  /* clear the bit 4 of UVD_STATUS */
  WREG32_P(SOC15_REG_OFFSET(UVD, k, mmUVD_STATUS), 0,
    ~(2 << UVD_STATUS__VCPU_REPORT__SHIFT));

  /* force RBC into idle state */
  rb_bufsz = order_base_2(ring->ring_size);
  tmp = REG_SET_FIELD(0, UVD_RBC_RB_CNTL, RB_BUFSZ, rb_bufsz);
  tmp = REG_SET_FIELD(tmp, UVD_RBC_RB_CNTL, RB_BLKSZ, 1);
  tmp = REG_SET_FIELD(tmp, UVD_RBC_RB_CNTL, RB_NO_FETCH, 1);
  tmp = REG_SET_FIELD(tmp, UVD_RBC_RB_CNTL, RB_WPTR_POLL_EN, 0);
  tmp = REG_SET_FIELD(tmp, UVD_RBC_RB_CNTL, RB_NO_UPDATE, 1);
  tmp = REG_SET_FIELD(tmp, UVD_RBC_RB_CNTL, RB_RPTR_WR_EN, 1);
  WREG32_SOC15(UVD, k, mmUVD_RBC_RB_CNTL, tmp);

  /* set the write pointer delay */
  WREG32_SOC15(UVD, k, mmUVD_RBC_RB_WPTR_CNTL, 0);

  /* set the wb address */
  WREG32_SOC15(UVD, k, mmUVD_RBC_RB_RPTR_ADDR,
    (upper_32_bits(ring->gpu_addr) >> 2));

  /* program the RB_BASE for ring buffer */
  WREG32_SOC15(UVD, k, mmUVD_LMI_RBC_RB_64BIT_BAR_LOW,
    lower_32_bits(ring->gpu_addr));
  WREG32_SOC15(UVD, k, mmUVD_LMI_RBC_RB_64BIT_BAR_HIGH,
    upper_32_bits(ring->gpu_addr));

  /* Initialize the ring buffer's read and write pointers */
  WREG32_SOC15(UVD, k, mmUVD_RBC_RB_RPTR, 0);

  ring->wptr = RREG32_SOC15(UVD, k, mmUVD_RBC_RB_RPTR);
  WREG32_SOC15(UVD, k, mmUVD_RBC_RB_WPTR,
    lower_32_bits(ring->wptr));

  WREG32_P(SOC15_REG_OFFSET(UVD, k, mmUVD_RBC_RB_CNTL), 0,
    ~UVD_RBC_RB_CNTL__RB_NO_FETCH_MASK);

  ring = &adev->uvd.inst[k].ring_enc[0];
  WREG32_SOC15(UVD, k, mmUVD_RB_RPTR, lower_32_bits(ring->wptr));
  WREG32_SOC15(UVD, k, mmUVD_RB_WPTR, lower_32_bits(ring->wptr));
  WREG32_SOC15(UVD, k, mmUVD_RB_BASE_LO, ring->gpu_addr);
  WREG32_SOC15(UVD, k, mmUVD_RB_BASE_HI, upper_32_bits(ring->gpu_addr));
  WREG32_SOC15(UVD, k, mmUVD_RB_SIZE, ring->ring_size / 4);

  ring = &adev->uvd.inst[k].ring_enc[1];
  WREG32_SOC15(UVD, k, mmUVD_RB_RPTR2, lower_32_bits(ring->wptr));
  WREG32_SOC15(UVD, k, mmUVD_RB_WPTR2, lower_32_bits(ring->wptr));
  WREG32_SOC15(UVD, k, mmUVD_RB_BASE_LO2, ring->gpu_addr);
  WREG32_SOC15(UVD, k, mmUVD_RB_BASE_HI2, upper_32_bits(ring->gpu_addr));
  WREG32_SOC15(UVD, k, mmUVD_RB_SIZE2, ring->ring_size / 4);
 }
 return 0;
}

/**
 * uvd_v7_0_stop - stop UVD block
 *
 * @adev: amdgpu_device pointer
 *
 * stop the UVD block
 */
static void uvd_v7_0_stop(struct amdgpu_device *adev)
{
 uint8_t i = 0;

 for (i = 0; i < adev->uvd.num_uvd_inst; ++i) {
  if (adev->uvd.harvest_config & (1 << i))
   continue;
  /* force RBC into idle state */
  WREG32_SOC15(UVD, i, mmUVD_RBC_RB_CNTL, 0x11010101);

  /* Stall UMC and register bus before resetting VCPU */
  WREG32_P(SOC15_REG_OFFSET(UVD, i, mmUVD_LMI_CTRL2),
    UVD_LMI_CTRL2__STALL_ARB_UMC_MASK,
    ~UVD_LMI_CTRL2__STALL_ARB_UMC_MASK);
  mdelay(1);

  /* put VCPU into reset */
  WREG32_SOC15(UVD, i, mmUVD_SOFT_RESET,
    UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK);
  mdelay(5);

  /* disable VCPU clock */
  WREG32_SOC15(UVD, i, mmUVD_VCPU_CNTL, 0x0);

  /* Unstall UMC and register bus */
  WREG32_P(SOC15_REG_OFFSET(UVD, i, mmUVD_LMI_CTRL2), 0,
    ~UVD_LMI_CTRL2__STALL_ARB_UMC_MASK);
 }
}

/**
 * uvd_v7_0_ring_emit_fence - emit an fence & trap command
 *
 * @ring: amdgpu_ring pointer
 * @addr: address
 * @seq: sequence number
 * @flags: fence related flags
 *
 * Write a fence and a trap command to the ring.
 */
static void uvd_v7_0_ring_emit_fence(struct amdgpu_ring *ring, u64 addr, u64 seq,
         unsigned flags)
{
 struct amdgpu_device *adev = ring->adev;

 WARN_ON(flags & AMDGPU_FENCE_FLAG_64BIT);

 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_CONTEXT_ID), 0));
 amdgpu_ring_write(ring, seq);
 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GPCOM_VCPU_DATA0), 0));
 amdgpu_ring_write(ring, addr & 0xffffffff);
 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GPCOM_VCPU_DATA1), 0));
 amdgpu_ring_write(ring, upper_32_bits(addr) & 0xff);
 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GPCOM_VCPU_CMD), 0));
 amdgpu_ring_write(ring, 0);

 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GPCOM_VCPU_DATA0), 0));
 amdgpu_ring_write(ring, 0);
 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GPCOM_VCPU_DATA1), 0));
 amdgpu_ring_write(ring, 0);
 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GPCOM_VCPU_CMD), 0));
 amdgpu_ring_write(ring, 2);
}

/**
 * uvd_v7_0_enc_ring_emit_fence - emit an enc fence & trap command
 *
 * @ring: amdgpu_ring pointer
 * @addr: address
 * @seq: sequence number
 * @flags: fence related flags
 *
 * Write enc a fence and a trap command to the ring.
 */
static void uvd_v7_0_enc_ring_emit_fence(struct amdgpu_ring *ring, u64 addr,
   u64 seq, unsigned flags)
{

 WARN_ON(flags & AMDGPU_FENCE_FLAG_64BIT);

 amdgpu_ring_write(ring, HEVC_ENC_CMD_FENCE);
 amdgpu_ring_write(ring, addr);
 amdgpu_ring_write(ring, upper_32_bits(addr));
 amdgpu_ring_write(ring, seq);
 amdgpu_ring_write(ring, HEVC_ENC_CMD_TRAP);
}

/**
 * uvd_v7_0_ring_emit_hdp_flush - skip HDP flushing
 *
 * @ring: amdgpu_ring pointer
 */
static void uvd_v7_0_ring_emit_hdp_flush(struct amdgpu_ring *ring)
{
 /* The firmware doesn't seem to like touching registers at this point. */
}

/**
 * uvd_v7_0_ring_test_ring - register write test
 *
 * @ring: amdgpu_ring pointer
 *
 * Test if we can successfully write to the context register
 */
static int uvd_v7_0_ring_test_ring(struct amdgpu_ring *ring)
{
 struct amdgpu_device *adev = ring->adev;
 uint32_t tmp = 0;
 unsigned i;
 int r;

 WREG32_SOC15(UVD, ring->me, mmUVD_CONTEXT_ID, 0xCAFEDEAD);
 r = amdgpu_ring_alloc(ring, 3);
 if (r)
  return r;

 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_CONTEXT_ID), 0));
 amdgpu_ring_write(ring, 0xDEADBEEF);
 amdgpu_ring_commit(ring);
 for (i = 0; i < adev->usec_timeout; i++) {
  tmp = RREG32_SOC15(UVD, ring->me, mmUVD_CONTEXT_ID);
  if (tmp == 0xDEADBEEF)
   break;
  udelay(1);
 }

 if (i >= adev->usec_timeout)
  r = -ETIMEDOUT;

 return r;
}

/**
 * uvd_v7_0_ring_patch_cs_in_place - Patch the IB for command submission.
 *
 * @p: the CS parser with the IBs
 * @job: which job this ib is in
 * @ib: which IB to patch
 *
 */
static int uvd_v7_0_ring_patch_cs_in_place(struct amdgpu_cs_parser *p,
        struct amdgpu_job *job,
        struct amdgpu_ib *ib)
{
 struct amdgpu_ring *ring = amdgpu_job_ring(job);
 unsigned i;

 /* No patching necessary for the first instance */
 if (!ring->me)
  return 0;

 for (i = 0; i < ib->length_dw; i += 2) {
  uint32_t reg = amdgpu_ib_get_value(ib, i);

  reg -= p->adev->reg_offset[UVD_HWIP][0][1];
  reg += p->adev->reg_offset[UVD_HWIP][1][1];

  amdgpu_ib_set_value(ib, i, reg);
 }
 return 0;
}

/**
 * uvd_v7_0_ring_emit_ib - execute indirect buffer
 *
 * @ring: amdgpu_ring pointer
 * @job: job to retrieve vmid from
 * @ib: indirect buffer to execute
 * @flags: unused
 *
 * Write ring commands to execute the indirect buffer
 */
static void uvd_v7_0_ring_emit_ib(struct amdgpu_ring *ring,
      struct amdgpu_job *job,
      struct amdgpu_ib *ib,
      uint32_t flags)
{
 struct amdgpu_device *adev = ring->adev;
 unsigned vmid = AMDGPU_JOB_GET_VMID(job);

 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_LMI_RBC_IB_VMID), 0));
 amdgpu_ring_write(ring, vmid);

 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_LMI_RBC_IB_64BIT_BAR_LOW), 0));
 amdgpu_ring_write(ring, lower_32_bits(ib->gpu_addr));
 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_LMI_RBC_IB_64BIT_BAR_HIGH), 0));
 amdgpu_ring_write(ring, upper_32_bits(ib->gpu_addr));
 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_RBC_IB_SIZE), 0));
 amdgpu_ring_write(ring, ib->length_dw);
}

/**
 * uvd_v7_0_enc_ring_emit_ib - enc execute indirect buffer
 *
 * @ring: amdgpu_ring pointer
 * @job: job to retrive vmid from
 * @ib: indirect buffer to execute
 * @flags: unused
 *
 * Write enc ring commands to execute the indirect buffer
 */
static void uvd_v7_0_enc_ring_emit_ib(struct amdgpu_ring *ring,
     struct amdgpu_job *job,
     struct amdgpu_ib *ib,
     uint32_t flags)
{
 unsigned vmid = AMDGPU_JOB_GET_VMID(job);

 amdgpu_ring_write(ring, HEVC_ENC_CMD_IB_VM);
 amdgpu_ring_write(ring, vmid);
 amdgpu_ring_write(ring, lower_32_bits(ib->gpu_addr));
 amdgpu_ring_write(ring, upper_32_bits(ib->gpu_addr));
 amdgpu_ring_write(ring, ib->length_dw);
}

static void uvd_v7_0_ring_emit_wreg(struct amdgpu_ring *ring,
        uint32_t reg, uint32_t val)
{
 struct amdgpu_device *adev = ring->adev;

 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GPCOM_VCPU_DATA0), 0));
 amdgpu_ring_write(ring, reg << 2);
 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GPCOM_VCPU_DATA1), 0));
 amdgpu_ring_write(ring, val);
 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GPCOM_VCPU_CMD), 0));
 amdgpu_ring_write(ring, 8);
}

static void uvd_v7_0_ring_emit_reg_wait(struct amdgpu_ring *ring, uint32_t reg,
     uint32_t val, uint32_t mask)
{
 struct amdgpu_device *adev = ring->adev;

 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GPCOM_VCPU_DATA0), 0));
 amdgpu_ring_write(ring, reg << 2);
 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GPCOM_VCPU_DATA1), 0));
 amdgpu_ring_write(ring, val);
 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GP_SCRATCH8), 0));
 amdgpu_ring_write(ring, mask);
 amdgpu_ring_write(ring,
  PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_GPCOM_VCPU_CMD), 0));
 amdgpu_ring_write(ring, 12);
}

static void uvd_v7_0_ring_emit_vm_flush(struct amdgpu_ring *ring,
     unsigned vmid, uint64_t pd_addr)
{
 struct amdgpu_vmhub *hub = &ring->adev->vmhub[ring->vm_hub];
 uint32_t data0, data1, mask;

 pd_addr = amdgpu_gmc_emit_flush_gpu_tlb(ring, vmid, pd_addr);

 /* wait for reg writes */
 data0 = hub->ctx0_ptb_addr_lo32 + vmid * hub->ctx_addr_distance;
 data1 = lower_32_bits(pd_addr);
 mask = 0xffffffff;
 uvd_v7_0_ring_emit_reg_wait(ring, data0, data1, mask);
}

static void uvd_v7_0_ring_insert_nop(struct amdgpu_ring *ring, uint32_t count)
{
 struct amdgpu_device *adev = ring->adev;
 int i;

 WARN_ON(ring->wptr % 2 || count % 2);

 for (i = 0; i < count / 2; i++) {
  amdgpu_ring_write(ring, PACKET0(SOC15_REG_OFFSET(UVD, ring->me, mmUVD_NO_OP), 0));
  amdgpu_ring_write(ring, 0);
 }
}

static void uvd_v7_0_enc_ring_insert_end(struct amdgpu_ring *ring)
{
 amdgpu_ring_write(ring, HEVC_ENC_CMD_END);
}

static void uvd_v7_0_enc_ring_emit_reg_wait(struct amdgpu_ring *ring,
         uint32_t reg, uint32_t val,
         uint32_t mask)
{
 amdgpu_ring_write(ring, HEVC_ENC_CMD_REG_WAIT);
 amdgpu_ring_write(ring, reg << 2);
 amdgpu_ring_write(ring, mask);
 amdgpu_ring_write(ring, val);
}

static void uvd_v7_0_enc_ring_emit_vm_flush(struct amdgpu_ring *ring,
         unsigned int vmid, uint64_t pd_addr)
{
 struct amdgpu_vmhub *hub = &ring->adev->vmhub[ring->vm_hub];

 pd_addr = amdgpu_gmc_emit_flush_gpu_tlb(ring, vmid, pd_addr);

 /* wait for reg writes */
 uvd_v7_0_enc_ring_emit_reg_wait(ring, hub->ctx0_ptb_addr_lo32 +
     vmid * hub->ctx_addr_distance,
     lower_32_bits(pd_addr), 0xffffffff);
}

static void uvd_v7_0_enc_ring_emit_wreg(struct amdgpu_ring *ring,
     uint32_t reg, uint32_t val)
{
 amdgpu_ring_write(ring, HEVC_ENC_CMD_REG_WRITE);
 amdgpu_ring_write(ring, reg << 2);
 amdgpu_ring_write(ring, val);
}

static int uvd_v7_0_set_interrupt_state(struct amdgpu_device *adev,
     struct amdgpu_irq_src *source,
     unsigned type,
     enum amdgpu_interrupt_state state)
{
 // TODO
 return 0;
}

static int uvd_v7_0_process_interrupt(struct amdgpu_device *adev,
          struct amdgpu_irq_src *source,
          struct amdgpu_iv_entry *entry)
{
 uint32_t ip_instance;

 switch (entry->client_id) {
 case SOC15_IH_CLIENTID_UVD:
  ip_instance = 0;
  break;
 case SOC15_IH_CLIENTID_UVD1:
  ip_instance = 1;
  break;
 default:
  DRM_ERROR("Unhandled client id: %d\n", entry->client_id);
  return 0;
 }

 DRM_DEBUG("IH: UVD TRAP\n");

 switch (entry->src_id) {
 case 124:
  amdgpu_fence_process(&adev->uvd.inst[ip_instance].ring);
  break;
 case 119:
  amdgpu_fence_process(&adev->uvd.inst[ip_instance].ring_enc[0]);
  break;
 case 120:
  if (!amdgpu_sriov_vf(adev))
   amdgpu_fence_process(&adev->uvd.inst[ip_instance].ring_enc[1]);
  break;
 default:
  DRM_ERROR("Unhandled interrupt: %d %d\n",
     entry->src_id, entry->src_data[0]);
  break;
 }

 return 0;
}

static int uvd_v7_0_set_clockgating_state(struct amdgpu_ip_block *ip_block,
       enum amd_clockgating_state state)
{
 /* needed for driver unload*/
 return 0;
}

const struct amd_ip_funcs uvd_v7_0_ip_funcs = {
 .name = "uvd_v7_0",
 .early_init = uvd_v7_0_early_init,
 .sw_init = uvd_v7_0_sw_init,
 .sw_fini = uvd_v7_0_sw_fini,
 .hw_init = uvd_v7_0_hw_init,
 .hw_fini = uvd_v7_0_hw_fini,
 .prepare_suspend = uvd_v7_0_prepare_suspend,
 .suspend = uvd_v7_0_suspend,
 .resume = uvd_v7_0_resume,
 .set_clockgating_state = uvd_v7_0_set_clockgating_state,
 .set_powergating_state = NULL /* uvd_v7_0_set_powergating_state */,
};

static const struct amdgpu_ring_funcs uvd_v7_0_ring_vm_funcs = {
 .type = AMDGPU_RING_TYPE_UVD,
 .align_mask = 0xf,
 .support_64bit_ptrs = false,
 .no_user_fence = true,
 .get_rptr = uvd_v7_0_ring_get_rptr,
 .get_wptr = uvd_v7_0_ring_get_wptr,
 .set_wptr = uvd_v7_0_ring_set_wptr,
 .patch_cs_in_place = uvd_v7_0_ring_patch_cs_in_place,
 .emit_frame_size =
  6 + /* hdp invalidate */
  SOC15_FLUSH_GPU_TLB_NUM_WREG * 6 +
  SOC15_FLUSH_GPU_TLB_NUM_REG_WAIT * 8 +
  8 + /* uvd_v7_0_ring_emit_vm_flush */
  14 + 14, /* uvd_v7_0_ring_emit_fence x2 vm fence */
 .emit_ib_size = 8, /* uvd_v7_0_ring_emit_ib */
 .emit_ib = uvd_v7_0_ring_emit_ib,
 .emit_fence = uvd_v7_0_ring_emit_fence,
 .emit_vm_flush = uvd_v7_0_ring_emit_vm_flush,
 .emit_hdp_flush = uvd_v7_0_ring_emit_hdp_flush,
 .test_ring = uvd_v7_0_ring_test_ring,
 .test_ib = amdgpu_uvd_ring_test_ib,
 .insert_nop = uvd_v7_0_ring_insert_nop,
 .pad_ib = amdgpu_ring_generic_pad_ib,
 .begin_use = amdgpu_uvd_ring_begin_use,
 .end_use = amdgpu_uvd_ring_end_use,
 .emit_wreg = uvd_v7_0_ring_emit_wreg,
 .emit_reg_wait = uvd_v7_0_ring_emit_reg_wait,
 .emit_reg_write_reg_wait = amdgpu_ring_emit_reg_write_reg_wait_helper,
};

static const struct amdgpu_ring_funcs uvd_v7_0_enc_ring_vm_funcs = {
 .type = AMDGPU_RING_TYPE_UVD_ENC,
 .align_mask = 0x3f,
 .nop = HEVC_ENC_CMD_NO_OP,
 .support_64bit_ptrs = false,
 .no_user_fence = true,
 .get_rptr = uvd_v7_0_enc_ring_get_rptr,
 .get_wptr = uvd_v7_0_enc_ring_get_wptr,
 .set_wptr = uvd_v7_0_enc_ring_set_wptr,
 .emit_frame_size =
  3 + 3 + /* hdp flush / invalidate */
  SOC15_FLUSH_GPU_TLB_NUM_WREG * 3 +
  SOC15_FLUSH_GPU_TLB_NUM_REG_WAIT * 4 +
  4 + /* uvd_v7_0_enc_ring_emit_vm_flush */
  5 + 5 + /* uvd_v7_0_enc_ring_emit_fence x2 vm fence */
  1, /* uvd_v7_0_enc_ring_insert_end */
 .emit_ib_size = 5, /* uvd_v7_0_enc_ring_emit_ib */
 .emit_ib = uvd_v7_0_enc_ring_emit_ib,
 .emit_fence = uvd_v7_0_enc_ring_emit_fence,
 .emit_vm_flush = uvd_v7_0_enc_ring_emit_vm_flush,
 .test_ring = uvd_v7_0_enc_ring_test_ring,
 .test_ib = uvd_v7_0_enc_ring_test_ib,
 .insert_nop = amdgpu_ring_insert_nop,
 .insert_end = uvd_v7_0_enc_ring_insert_end,
 .pad_ib = amdgpu_ring_generic_pad_ib,
 .begin_use = amdgpu_uvd_ring_begin_use,
 .end_use = amdgpu_uvd_ring_end_use,
 .emit_wreg = uvd_v7_0_enc_ring_emit_wreg,
 .emit_reg_wait = uvd_v7_0_enc_ring_emit_reg_wait,
 .emit_reg_write_reg_wait = amdgpu_ring_emit_reg_write_reg_wait_helper,
};

static void uvd_v7_0_set_ring_funcs(struct amdgpu_device *adev)
{
 int i;

 for (i = 0; i < adev->uvd.num_uvd_inst; i++) {
  if (adev->uvd.harvest_config & (1 << i))
   continue;
  adev->uvd.inst[i].ring.funcs = &uvd_v7_0_ring_vm_funcs;
  adev->uvd.inst[i].ring.me = i;
  DRM_INFO("UVD(%d) is enabled in VM mode\n", i);
 }
}

static void uvd_v7_0_set_enc_ring_funcs(struct amdgpu_device *adev)
{
 int i, j;

 for (j = 0; j < adev->uvd.num_uvd_inst; j++) {
  if (adev->uvd.harvest_config & (1 << j))
   continue;
  for (i = 0; i < adev->uvd.num_enc_rings; ++i) {
   adev->uvd.inst[j].ring_enc[i].funcs = &uvd_v7_0_enc_ring_vm_funcs;
   adev->uvd.inst[j].ring_enc[i].me = j;
  }

  DRM_INFO("UVD(%d) ENC is enabled in VM mode\n", j);
 }
}

static const struct amdgpu_irq_src_funcs uvd_v7_0_irq_funcs = {
 .set = uvd_v7_0_set_interrupt_state,
 .process = uvd_v7_0_process_interrupt,
};

static void uvd_v7_0_set_irq_funcs(struct amdgpu_device *adev)
{
 int i;

 for (i = 0; i < adev->uvd.num_uvd_inst; i++) {
  if (adev->uvd.harvest_config & (1 << i))
   continue;
  adev->uvd.inst[i].irq.num_types = adev->uvd.num_enc_rings + 1;
  adev->uvd.inst[i].irq.funcs = &uvd_v7_0_irq_funcs;
 }
}

const struct amdgpu_ip_block_version uvd_v7_0_ip_block = {
  .type = AMD_IP_BLOCK_TYPE_UVD,
  .major = 7,
  .minor = 0,
  .rev = 0,
  .funcs = &uvd_v7_0_ip_funcs,
};