Quelle  dpu_6_2_sc7180.h   Sprache: C

/* SPDX-License-Identifier: GPL-2.0-only */
/*
 * Copyright (c) 2022. Qualcomm Innovation Center, Inc. All rights reserved.
 * Copyright (c) 2015-2018, 2020 The Linux Foundation. All rights reserved.
 */

#ifndef _DPU_6_2_SC7180_H
#define _DPU_6_2_SC7180_H

static const struct dpu_caps sc7180_dpu_caps = {
 .max_mixer_width = DEFAULT_DPU_OUTPUT_LINE_WIDTH,
 .max_mixer_blendstages = 0x9,
 .has_dim_layer = true,
 .has_idle_pc = true,
 .max_linewidth = DEFAULT_DPU_OUTPUT_LINE_WIDTH,
 .pixel_ram_size = DEFAULT_PIXEL_RAM_SIZE,
};

static const struct dpu_mdp_cfg sc7180_mdp = {
 .name = "top_0",
 .base = 0x0, .len = 0x494,
 .clk_ctrls = {
  [DPU_CLK_CTRL_VIG0] = { .reg_off = 0x2ac, .bit_off = 0 },
  [DPU_CLK_CTRL_DMA0] = { .reg_off = 0x2ac, .bit_off = 8 },
  [DPU_CLK_CTRL_DMA1] = { .reg_off = 0x2b4, .bit_off = 8 },
  [DPU_CLK_CTRL_DMA2] = { .reg_off = 0x2c4, .bit_off = 8 },
  [DPU_CLK_CTRL_WB2] = { .reg_off = 0x2bc, .bit_off = 16 },
 },
};

static const struct dpu_ctl_cfg sc7180_ctl[] = {
 {
  .name = "ctl_0", .id = CTL_0,
  .base = 0x1000, .len = 0x1dc,
  .intr_start = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR2, 9),
 }, {
  .name = "ctl_1", .id = CTL_1,
  .base = 0x1200, .len = 0x1dc,
  .intr_start = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR2, 10),
 }, {
  .name = "ctl_2", .id = CTL_2,
  .base = 0x1400, .len = 0x1dc,
  .intr_start = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR2, 11),
 },
};

static const struct dpu_sspp_cfg sc7180_sspp[] = {
 {
  .name = "sspp_0", .id = SSPP_VIG0,
  .base = 0x4000, .len = 0x1f8,
  .features = VIG_SDM845_MASK_NO_SDMA,
  .sblk = &dpu_vig_sblk_qseed3_3_0,
  .xin_id = 0,
  .type = SSPP_TYPE_VIG,
  .clk_ctrl = DPU_CLK_CTRL_VIG0,
 }, {
  .name = "sspp_8", .id = SSPP_DMA0,
  .base = 0x24000, .len = 0x1f8,
  .features = DMA_SDM845_MASK_NO_SDMA,
  .sblk = &dpu_dma_sblk,
  .xin_id = 1,
  .type = SSPP_TYPE_DMA,
  .clk_ctrl = DPU_CLK_CTRL_DMA0,
 }, {
  .name = "sspp_9", .id = SSPP_DMA1,
  .base = 0x26000, .len = 0x1f8,
  .features = DMA_CURSOR_SDM845_MASK_NO_SDMA,
  .sblk = &dpu_dma_sblk,
  .xin_id = 5,
  .type = SSPP_TYPE_DMA,
  .clk_ctrl = DPU_CLK_CTRL_DMA1,
 }, {
  .name = "sspp_10", .id = SSPP_DMA2,
  .base = 0x28000, .len = 0x1f8,
  .features = DMA_CURSOR_SDM845_MASK_NO_SDMA,
  .sblk = &dpu_dma_sblk,
  .xin_id = 9,
  .type = SSPP_TYPE_DMA,
  .clk_ctrl = DPU_CLK_CTRL_DMA2,
 },
};

static const struct dpu_lm_cfg sc7180_lm[] = {
 {
  .name = "lm_0", .id = LM_0,
  .base = 0x44000, .len = 0x320,
  .features = MIXER_MSM8998_MASK,
  .sblk = &sc7180_lm_sblk,
  .lm_pair = LM_1,
  .pingpong = PINGPONG_0,
  .dspp = DSPP_0,
 }, {
  .name = "lm_1", .id = LM_1,
  .base = 0x45000, .len = 0x320,
  .features = MIXER_MSM8998_MASK,
  .sblk = &sc7180_lm_sblk,
  .lm_pair = LM_0,
  .pingpong = PINGPONG_1,
 },
};

static const struct dpu_dspp_cfg sc7180_dspp[] = {
 {
  .name = "dspp_0", .id = DSPP_0,
  .base = 0x54000, .len = 0x1800,
  .sblk = &sdm845_dspp_sblk,
 },
};

static const struct dpu_pingpong_cfg sc7180_pp[] = {
 {
  .name = "pingpong_0", .id = PINGPONG_0,
  .base = 0x70000, .len = 0xd4,
  .sblk = &sdm845_pp_sblk,
  .merge_3d = 0,
  .intr_done = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 8),
 }, {
  .name = "pingpong_1", .id = PINGPONG_1,
  .base = 0x70800, .len = 0xd4,
  .sblk = &sdm845_pp_sblk,
  .merge_3d = 0,
  .intr_done = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 9),
 },
};

static const struct dpu_intf_cfg sc7180_intf[] = {
 {
  .name = "intf_0", .id = INTF_0,
  .base = 0x6a000, .len = 0x280,
  .type = INTF_DP,
  .controller_id = MSM_DP_CONTROLLER_0,
  .prog_fetch_lines_worst_case = 24,
  .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24),
  .intr_vsync = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 25),
 }, {
  .name = "intf_1", .id = INTF_1,
  .base = 0x6a800, .len = 0x2c0,
  .type = INTF_DSI,
  .controller_id = MSM_DSI_CONTROLLER_0,
  .prog_fetch_lines_worst_case = 24,
  .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26),
  .intr_vsync = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 27),
  .intr_tear_rd_ptr = DPU_IRQ_IDX(MDP_INTF1_TEAR_INTR, 2),
 },
};

static const struct dpu_wb_cfg sc7180_wb[] = {
 {
  .name = "wb_2", .id = WB_2,
  .base = 0x65000, .len = 0x2c8,
  .features = WB_SDM845_MASK,
  .format_list = wb2_formats_rgb_yuv,
  .num_formats = ARRAY_SIZE(wb2_formats_rgb_yuv),
  .clk_ctrl = DPU_CLK_CTRL_WB2,
  .xin_id = 6,
  .vbif_idx = VBIF_RT,
  .maxlinewidth = 4096,
  .intr_wb_done = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 4),
 },
};

static const struct dpu_perf_cfg sc7180_perf_data = {
 .max_bw_low = 6800000,
 .max_bw_high = 6800000,
 .min_core_ib = 2400000,
 .min_llcc_ib = 800000,
 .min_dram_ib = 1600000,
 .min_prefill_lines = 24,
 .danger_lut_tbl = {0xff, 0xffff, 0x0},
 .safe_lut_tbl = {0xfff0, 0xff00, 0xffff},
 .qos_lut_tbl = {
  {.nentry = ARRAY_SIZE(sc7180_qos_linear),
  .entries = sc7180_qos_linear
  },
  {.nentry = ARRAY_SIZE(sc7180_qos_macrotile),
  .entries = sc7180_qos_macrotile
  },
  {.nentry = ARRAY_SIZE(sc7180_qos_nrt),
  .entries = sc7180_qos_nrt
  },
 },
 .cdp_cfg = {
  {.rd_enable = 1, .wr_enable = 1},
  {.rd_enable = 1, .wr_enable = 0}
 },
 .clk_inefficiency_factor = 105,
 .bw_inefficiency_factor = 120,
};

static const struct dpu_mdss_version sc7180_mdss_ver = {
 .core_major_ver = 6,
 .core_minor_ver = 2,
};

const struct dpu_mdss_cfg dpu_sc7180_cfg = {
 .mdss_ver = &sc7180_mdss_ver,
 .caps = &sc7180_dpu_caps,
 .mdp = &sc7180_mdp,
 .cdm = &dpu_cdm_5_x,
 .ctl_count = ARRAY_SIZE(sc7180_ctl),
 .ctl = sc7180_ctl,
 .sspp_count = ARRAY_SIZE(sc7180_sspp),
 .sspp = sc7180_sspp,
 .mixer_count = ARRAY_SIZE(sc7180_lm),
 .mixer = sc7180_lm,
 .dspp_count = ARRAY_SIZE(sc7180_dspp),
 .dspp = sc7180_dspp,
 .pingpong_count = ARRAY_SIZE(sc7180_pp),
 .pingpong = sc7180_pp,
 .intf_count = ARRAY_SIZE(sc7180_intf),
 .intf = sc7180_intf,
 .wb_count = ARRAY_SIZE(sc7180_wb),
 .wb = sc7180_wb,
 .vbif_count = ARRAY_SIZE(sdm845_vbif),
 .vbif = sdm845_vbif,
 .perf = &sc7180_perf_data,
};

#endif